JPS6161441A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6161441A
JPS6161441A JP59182810A JP18281084A JPS6161441A JP S6161441 A JPS6161441 A JP S6161441A JP 59182810 A JP59182810 A JP 59182810A JP 18281084 A JP18281084 A JP 18281084A JP S6161441 A JPS6161441 A JP S6161441A
Authority
JP
Japan
Prior art keywords
diffusion layer
substrate
contact
diffusion
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59182810A
Other languages
English (en)
Inventor
Sunao Shibata
直 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59182810A priority Critical patent/JPS6161441A/ja
Priority to KR1019850003944A priority patent/KR900008359B1/ko
Priority to EP85306249A priority patent/EP0174185B1/en
Priority to DE8585306249T priority patent/DE3575241D1/de
Publication of JPS6161441A publication Critical patent/JPS6161441A/ja
Priority to US07/293,570 priority patent/US4860084A/en
Priority to US07/362,653 priority patent/US4914050A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野］ 本発明は半導体装置の製造方法に係シ、特に微細なコン
タクトホールの形成方法に関するものである。
〔発明の技術的背景とその問題点〕
近年、集積回路の集積度は年々増加しているが。
これはいわゆるスケーリングによ）デバイスの寸法を比
例縮小していくことによってなされている。
デバイスはスケーリングによプ寸法を縮小されることに
よシ、その特性は改善され１回路の動作速度は増加する
ことが期待されるが、一方配線やコンタクトの寄生抵抗
が増大することにより必ずしも予想通）の結果が社）ら
れないという問題があった。たトエばコンタクトホール
の大きさが、小さくなって行くと、実効的なコンタクト
抵抗が大きくなシ、微細化された素子の特性はむしろ悪
くなってしまう（電流駆動能力が小さくなる）。
第２図は従来のコンタクト−ホールの断面構造を示す図
である０例えばＰ型基板２０１上にＮ型の拡散層２０２
が形成され、その上に設けられた絶縁膜２０３に開口部
２０４が形成されている。その上に例えば入１−８ｉ合
金よりなる金属配線２０５が形成され、配線と拡散層２
０２は接触面２０６によって接続されている。
この様なコンタクトホール構造におけるコンタクトの実
効的な抵抗値とコンタクトホールの太きさく正方形のコ
ンタクトホールの一辺の長さ）の関係を示したのが第３
図の○（白丸）である。
図から明らかな様て、コンタクトホーｙサイズが２μｍ
よシ小さくなるとコンタクト抵抗は増大し１μｍ以下で
は３倍以上の大きな値になることが分る。
これは、コンタクトホールの大きさが小さくなるにつれ
て接触面２０６の面積が小さくなり電流が流れにくくな
るためである。
〔発明の目的〕
本発明は以上の点に鑑みなされたものであり、小さなコ
ンタクトホールに於ける抵抗値を減少させることを目的
とする。
〔発明の概要〕
本発明は、拡散層上に形成された絶縁層に開口部を設は
念後、半導体基板を異方性エツチングして、半導体主面
に対し傾斜した面を有する凹部を形成し、この傾斜面に
拡散層と同じ導伝型の不純物を導入し、この凹部に接続
する金属配線を形成する工程とからなる。
〔発明の効果〕
本発明によシ、コンタクトホールの大きさが小さくなり
ても、金属配線と拡散層の接触面積が大きくとれる丸め
実効的なコンタクト抵抗を大幅に減少させることが可能
となシ、微細素子の特性を改善し、スフ−リングにょシ
高集積化された回路の動作スピードを大幅に速めること
ができた。
〔発明の実施例〕
以下１本発明の一実施例を第１図に示し几工程断面図を
用いて説明する。
例えばＰ匿のＳｉ基板１０１上に拡散層１０２を形成す
る。この拡散層は基板にＡｓ　（ヒ素）あるいはＰ（シ
ん）などのｎ型の不純物をイオン注入あるいは拡散によ
って形成したものであり１Ｍ０８ＦＦｌｉＴのソースあ
るいはドレイン領域あるいは配線領域の一部のいずれで
あってもよい０次いでこの上に絶縁層１０３を形成する
。これは、熱酸化膜−ＣＶＤ　８　ｉ　０２膜、ＰＳＧ
（ｊ）んガラス）層、ＢＰ８Ｇ（ボロン−リンガラス）
層等を組合せた多層膜であってもおるいはｂずれか−ｊ
＃の膜であってもよい（第１図（ａ）’）。
次すで通常のフォトリソグラフィーを用いて絶縁層１０
３に開口部１０４を設ける。
次忙、絶縁層１０４をマスクとして基板Ｓｉ　（１０１
）の異方性エツチングを行い、凹部１０７を形成する。
この凹部側面には、第１図（ｂ）に示した様に基板主面
に対し傾斜した側面１０８を持たせる。この工。
チングは通常例えばＣｘＨｙ及びＣＩ！２等のエツチン
グガスを用いｆ５　Ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃ
ｈｉｎｇにょシ行われるが、この他ＫＯＨなどのエツチ
ング液を用いて行りてもよい（第１図（ｂ）　’）　。
次ＫｎｆｆｌＯ不純物、例えハＡｓを５０ＫＶ　テＩ　
Ｘｌ０１５の　イオン注入するととｋよ）斜面の部分１
０８に不純物を導入し、その後熱拡散を行うことにより
。
拡散層１０２に接続する拡散層１０９を形成する（第１
図（Ｃ））。
次に、第１図Ｃｄ）に示し友如く例えばＡＡ！　−Ｓ　
ｉの合金よりなる配線１０５を形成し例えば４５０’Ｃ
でフォーシングガス中に、て約３０分シンターする事に
より配線１０５と拡散層１０２　、１０９との接続を行
う。
本発明では配線１０５と拡散層１０２　、１０９の接続
が凹部１０７の傾斜面１０８にて行われて込る。従って
接触面積は従来の平面のコンタクトに比較して大きくな
っている。この傾斜面と半導体主面のなす角度をθとす
ると（第１図（ｄ）参照）、接触面積は、１／ｃｏｓθ
とな９、例えばθ＝６００の場合は約２倍となる。その
結果コンタクトホール開口部の面積は同じでも従来の方
法だくらべ実効的なコンタクト抵抗値を下げることが出
来た。
本実施例の結果％られたコンタクト抵抗値を第３図く・
（黒丸）で示しである。　　　　′図から明らかなよう
に１本発明により１μｍ以下のコンタクトで、従来の抵
抗値のＡ以下の小さな値の得られていることが分る。
この様に大きな抵抗値の差が生じる原因は今のところ完
全には解明されていないが、１つの理由は、すでに述べ
たようＫ、接触面積の増大による抵抗の減少である。
第２の理由はコンタクト部に流れる電流分布の違いであ
る。即ち、従来の構造では拡散層１０２の接合深さくＸ
ｊ）が０．３μｍ以下では、′Ｌα流がコンタクトのエ
ツジ部に集中して流れるため、より実効的な抵抗が増加
していたのである。
本発明では斜面よシミ流が流れ込むため、エツジ部での
電流の集中が避けられる。また、接合部１０２よフも接
合部１０９の接合深さを深くすると更にコンタクト抵抗
を減少させることができる。これの実現には例えば拡散
層１０２はＡｓで形成し、１０９はシんで形成しその拡
散係数の違いによって、拡散深さを変化させることがで
きる。この様な応用の一例を第２の実施例として第４図
に示す１図中の番号は、第１図と同一のものは同じもの
をさしている。
第４図では拡散層１０２の接合深さＸＪｌは拡散層１０
９の接合深さＸｊｚとＸｊｘ＜Ｘｊｚの関係にある６コ
ンタクト部でＸｊｚが大きくなっているため及び金属配
線との接触面積も大きくなっている故、コンタクト抵抗
は大幅に減少されている。しかるにＭＯＳＦＥＴ　４１
１　（４１２はゲート電極）のソースあるいはドレイン
に接続している拡散層１０２のＸｊｘは、Ｘｊｚとは無
関係に十分小さくできるためＭＯ８ＦＥＴ４１１のチャ
ネル長が小さくなっても十分によい特性を確保すること
ができる（スケーリング則によればゲート長とソース・
ドレインの拡散層深さは同時に比例縮小される）。
この様に本発明は、スケーリング則で小さくされたＭＯ
ＳＦＥＴに応用する場合更知すぐれた特徴をもっている
ことが分る。
本発明の第３の実施例を第５図に示す。
第５図はＭＯ８Ｆ’ＥＴ　（５１１）のソース・ドレイ
ンのコンタクトホールに本発明を用すた場合を示してい
る。図の様に深いコンタクトホール５０１　、５０２が
あると、この間でパンチ・スルー電流の流れる場合があ
る。
この実施例はパンチスルー防止のため、斜面１０８へ基
板と同導伝型の不純物、例えばボロンをイオン注入して
この効果を抑え几構造を示している。
第６図は第４の実施例を示す図でＳｆ基板に形成する凹
部に同図（ｂ）に示した様な垂直な壁を一部に持りたも
のであってもよい。この場合、イオン注入によって形成
されたｎ型の領域６０１が熱拡散によシ、同図（ｃｌに
示した如く拡散層１０５と接続するよう゛になればよい
。
第７図（ａ）　（ｂ）は本発明のその他実施例を示す図
面である。
尚１本発明は拡散層上のコンタクトの場合だついてのみ
述べたが、ポリ８ｉのゲートや、配線に関しても同様に
用いてもよい、しかるにポＩＪＳｊ配線に対しては配線
の厚さ以上の深さの凹部を形成することはできないので
、この場合は、凹部の深さを配線の厚さよシ小と規定し
てもよい。
あるいは拡散層部とポリＳｉ配線部を別々に開口しても
よい。
以上はＰ型基板の場合についてのみ述べたが。
ｎ匿基板の場合も全く同様に適用できることはいうまで
もない。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示す工程断面図、第２
図は従来例の説明図、第３図はコンタクト抵抗とコンタ
クトサイズの関係を表す図面、第４図、第５図、第６図
及び第７図はその他の実施例を示す図面である。 図に於て、 Ｐ型３ｉ基板　　　１０１　、２０１ ｎ型拡散層　　　１０２　、１０９　、２０２Ａ７配線
　　　　１０５　、２０５ 代理人　弁理士　則近憲佑　（他１名）第　　１　図 第１図 第　　２　図 第３図 コンク７ト、゛す“イＫＯｔりｔ） 第５図 第　　６　図 第７図

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板表面に形成された基板と反対導電型の第１
    領域上に絶縁層を形成する工程と、前記絶縁層に開口部
    を設ける工程と、前記絶縁層の開口部下の基板を異方性
    エッチングし、傾斜した壁面を有する凹部を前記第１領
    域を貫いて形成する工程と、前記傾斜面に基板と反対導
    電型の不純物を導入する工程と、前記凹部表面に接続す
    る金属配線を被着する工程とからなることを特徴とする
    半導体装置の製造方法。
JP59182810A 1984-09-03 1984-09-03 半導体装置の製造方法 Pending JPS6161441A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59182810A JPS6161441A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法
KR1019850003944A KR900008359B1 (ko) 1984-09-03 1985-06-05 반도체장치의 제조방법
EP85306249A EP0174185B1 (en) 1984-09-03 1985-09-03 Semiconductor device and manufacturing method thereof
DE8585306249T DE3575241D1 (de) 1984-09-03 1985-09-03 Halbleiteranordnung und verfahren zum herstellen derselben.
US07/293,570 US4860084A (en) 1984-09-03 1989-01-03 Semiconductor device MOSFET with V-shaped drain contact
US07/362,653 US4914050A (en) 1984-09-03 1989-06-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59182810A JPS6161441A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6161441A true JPS6161441A (ja) 1986-03-29

Family

ID=16124832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59182810A Pending JPS6161441A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US4860084A (ja)
EP (1) EP0174185B1 (ja)
JP (1) JPS6161441A (ja)
KR (1) KR900008359B1 (ja)
DE (1) DE3575241D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226049A (ja) * 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04368182A (ja) * 1991-06-17 1992-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4795436A (en) * 1983-11-14 1989-01-03 Bio-Mimetics, Inc. Bioadhesive composition and method of treatment therewith
US5084418A (en) * 1988-12-27 1992-01-28 Texas Instruments Incorporated Method of making an array device with buried interconnects
US5216264A (en) * 1989-06-07 1993-06-01 Sharp Kabushiki Kaisha Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact
US5585288A (en) * 1990-07-16 1996-12-17 Raytheon Company Digital MMIC/analog MMIC structures and process
JPH0496336A (ja) * 1990-08-11 1992-03-27 Nec Corp Ｍｏｓ型半導体装置
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US6310384B1 (en) * 1993-07-02 2001-10-30 Hitachi, Ltd. Low stress semiconductor devices with thermal oxide isolation
US5395777A (en) * 1994-04-06 1995-03-07 United Microelectronics Corp. Method of producing VDMOS transistors
US5466616A (en) * 1994-04-06 1995-11-14 United Microelectronics Corp. Method of producing an LDMOS transistor having reduced dimensions, reduced leakage, and a reduced propensity to latch-up
US5387534A (en) * 1994-05-05 1995-02-07 Micron Semiconductor, Inc. Method of forming an array of non-volatile sonos memory cells and array of non-violatile sonos memory cells
FR2720191B1 (fr) * 1994-05-18 1996-10-18 Michel Haond Transistor à effet de champ à grille isolée, et procédé de fabrication correspondant.
US5895766A (en) 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
JP3012187B2 (ja) * 1996-02-05 2000-02-21 松下電子工業株式会社 半導体装置の製造方法
US5831312A (en) * 1996-04-09 1998-11-03 United Microelectronics Corporation Electrostic discharge protection device comprising a plurality of trenches
US5721146A (en) * 1996-04-29 1998-02-24 Taiwan Semiconductor Manufacturing Company Ltd Method of forming buried contact architecture within a trench
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5736418A (en) * 1996-06-07 1998-04-07 Lsi Logic Corporation Method for fabricating a field effect transistor using microtrenches to control hot electron effects
TW313674B (en) * 1996-09-21 1997-08-21 United Microelectronics Corp High pressure metal oxide semiconductor device and manufacturing method thereof
DE19711165A1 (de) * 1997-03-18 1998-09-24 Smi Syst Microelect Innovat Kontaktanordnung einer planaren, integrierbaren Halbleiteranordnung und Verfahren zur Herstellung dieser Kontaktanordnung
US6297533B1 (en) * 1997-12-04 2001-10-02 The Whitaker Corporation LDMOS structure with via grounded source
US6153934A (en) * 1998-07-30 2000-11-28 International Business Machines Corporation Buried butted contact and method for fabricating
JP3996286B2 (ja) * 1998-11-27 2007-10-24 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3566885B2 (ja) * 1999-06-02 2004-09-15 シャープ株式会社 トレンチアイソレーションの形成方法及び半導体装置の製造方法
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) * 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
WO2004055868A2 (en) 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
JP2004363302A (ja) * 2003-06-04 2004-12-24 Toshiba Corp Ｍｏｓｆｅｔ
KR100604527B1 (ko) * 2003-12-31 2006-07-24 동부일렉트로닉스 주식회사 바이폴라 트랜지스터 제조방법
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
KR101101192B1 (ko) * 2004-08-26 2012-01-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553536A (en) * 1968-11-19 1971-01-05 Rca Corp Semiconductor rectifiers having controlled storage and recovery characteristics
GB1507061A (en) * 1974-03-26 1978-04-12 Signetics Corp Semiconductors
US4151546A (en) * 1976-01-14 1979-04-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor device having electrode-lead layer units of differing thicknesses
JPS5363983A (en) * 1976-11-19 1978-06-07 Toshiba Corp Semiconductor device
JPS5379378A (en) * 1976-12-23 1978-07-13 Matsushita Electric Ind Co Ltd Semoconductor davice and its production
US4116720A (en) * 1977-12-27 1978-09-26 Burroughs Corporation Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance
JPS55107260A (en) * 1979-02-08 1980-08-16 Shindengen Electric Mfg Co Ltd Power transistor
DE2929939A1 (de) * 1979-07-24 1981-02-19 Licentia Gmbh Halbleiteranordnung und verfahren zu ihrer herstellung
JPS5633823A (en) * 1979-08-29 1981-04-04 Toshiba Corp Preparation of semiconductor device
JPS56111217A (en) * 1980-02-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
US4397075A (en) * 1980-07-03 1983-08-09 International Business Machines Corporation FET Memory cell structure and process
EP0067566A3 (en) * 1981-06-13 1985-08-07 Plessey Overseas Limited Integrated light detection or generation means and amplifying means
US4458259A (en) * 1981-11-12 1984-07-03 Gte Laboratories Incorporated Etched-source static induction transistor
JPS58137245A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 大規模半導体メモリ
US4625388A (en) * 1982-04-26 1986-12-02 Acrian, Inc. Method of fabricating mesa MOSFET using overhang mask and resulting structure
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
JPS5963719A (ja) * 1982-10-04 1984-04-11 Matsushita Electronics Corp 半導体装置
JPS60126861A (ja) * 1983-12-13 1985-07-06 Fujitsu Ltd 半導体記憶装置
US4633281A (en) * 1984-06-08 1986-12-30 Eaton Corporation Dual stack power JFET with buried field shaping depletion regions
US4622569A (en) * 1984-06-08 1986-11-11 Eaton Corporation Lateral bidirectional power FET with notched multi-channel stacking and with dual gate reference terminal means

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226049A (ja) * 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0174185A2 (en) 1986-03-12
US4914050A (en) 1990-04-03
US4860084A (en) 1989-08-22
EP0174185B1 (en) 1990-01-03
EP0174185A3 (en) 1988-01-07
DE3575241D1 (de) 1990-02-08
KR900008359B1 (ko) 1990-11-17
KR860002862A (ko) 1986-04-30

Similar Documents

Publication Publication Date Title
JPS6161441A (ja) 半導体装置の製造方法
KR100271721B1 (ko) 6 단계의 마스킹 공정을 이용한 이중 확산형 금속 산화물 실리콘(dmos) 트랜지스터 제조방법
US6872611B2 (en) Method of manufacturing transistor
JP3387563B2 (ja) 電界効果トランジスタ及びその製造方法
JP2002110978A (ja) 電力用半導体素子
US4939154A (en) Method of fabricating an insulated gate semiconductor device having a self-aligned gate
US5254867A (en) Semiconductor devices having an improved gate
JP3113426B2 (ja) 絶縁ゲート半導体装置及びその製造方法
JP3113425B2 (ja) 絶縁ゲート半導体装置およびその製造方法
JPH08172135A (ja) 半導体装置の製造方法および半導体集積回路装置
JP3939195B2 (ja) 半導体装置の製造方法および半導体装置
JPH04368182A (ja) 半導体装置およびその製造方法
JP2888857B2 (ja) 半導体装置
JPH0227737A (ja) 半導体装置の製造方法
JPS63241965A (ja) 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法
JPS6016469A (ja) Ｍｉｓ半導体装置の製法
JPH03293759A (ja) Ｍｏｓ集積回路装置内組み込み用キャパシタ
JPS59161838A (ja) 半導体装置及びその製造方法
KR0175376B1 (ko) 전력용 모스 전계 효과 트랜지스터 및 그 제조방법
JPH0321074A (ja) 半導体集積回路装置
JPS59121972A (ja) 相補型ｍｏｓ記憶装置
JPH04102356A (ja) 半導体集積回路及びその製造方法
JPS63308963A (ja) 半導体装置およびその製造方法
JPS62293636A (ja) 半導体装置の製造方法
JPH098132A (ja) 半導体素子及びその製造方法