DE2610208C3 - Verfahren zur Herstellung von Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen

Info

Publication number
DE2610208C3
DE2610208C3 DE19762610208 DE2610208A DE2610208C3 DE 2610208 C3 DE2610208 C3 DE 2610208C3 DE 19762610208 DE19762610208 DE 19762610208 DE 2610208 A DE2610208 A DE 2610208A DE 2610208 C3 DE2610208 C3 DE 2610208C3
Authority
DE
Germany
Prior art keywords
zone
insulating layer
diffusion
oxidation
isolation trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19762610208
Other languages
English (en)
Other versions
DE2610208B2 (de
DE2610208A1 (de
Inventor
Ronald 8021 Taufkirchen Rathbone
Ulrich Dr. 8000 Muenchen Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762610208 priority Critical patent/DE2610208C3/de
Priority to GB4935976A priority patent/GB1522258A/en
Priority to FR7702587A priority patent/FR2344127A1/fr
Priority to IT2091777A priority patent/IT1077652B/it
Priority to JP2656077A priority patent/JPS52110576A/ja
Publication of DE2610208A1 publication Critical patent/DE2610208A1/de
Priority to US05/921,711 priority patent/US4143455A/en
Publication of DE2610208B2 publication Critical patent/DE2610208B2/de
Application granted granted Critical
Publication of DE2610208C3 publication Critical patent/DE2610208C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

45
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen nach dem Oberbegriff des Patentanspruches 1.
Ein derartiges Verfahren ist aus der FR-PS 20 81 017 bekannt.
Aus der FR-PS 20 81 017 ist es über den Oberbegriff des Anspruchs 1 hinaus bekannt, daß für die erste Isolierschicht Siliciumnitrid und für die zweite Isolierschicht Siliciumdioxid verwendet werden. Die Herstellung weiterer Zonen durch Diffusion ist gleichfalls aus der FR-PS 20 81 017 bekannt. Die Herstellung weiterer Zonen durch Ionenimplantation ist aus der US-PS 56 861 bekannt.
Bekanntlich wird bei der Herstellung integrierter Schaltungen eine möglichst hohe Packungsdichte angestrebt, wobei die Herstellung selbst so einfach als möglich sein soll, um damit die Ausbeute zu erhöhen. Um nun integrierte Schaltungen mit möglichst großer Packungsdichte herstellen zu können, wurde schon angeregt, auf die Diffusion vergrabener Schichten und die üblicherweise auf dem Substrat vorgesehene Epitaxieschicht zu verzichten. Da benachbarte Bauelemente der integrierten Schaltung voneinander elektrisch isoliert werden müssen, damit sie sich nicht gegenseitig in unerwünschter Weise beeinflussen können, sind bei der oben erläuterten Möglichkeit um jedes einzelne Bauelement sogenannte »Wannen« vorgesehen, die durch Implantation oder Diffusion mit einem vorzugsweise η leitenden Dotierstoff im p-leitenden Halbleitersubstrat hergestellt werden.
Infolge der fehlenden Diffusion von vergrabenen Schichten treten bei diesem Verfahren aber ein großer Kollektorbahnwiderstand und eine hohe Kollektorsubstratkapazität auf, deren unerwünschter Einfluß noch durch eine beträchtliche Kollektorbasiskapaziiät erhöht wird, da auf die Epitaxieschicht verzichtet wird. Die Wannen erfordern einen bestimmten Platzbedarf und führen so zu einer Verschlechterung der Packungsdichte. Außerdem bereitet die Justierung der einzelnen Maskierungsschritte Probleme, da bei diesem Verfahren kein selbstjustierender Prozeß auftritt.
Es ist Aufgabe der Erfindung, die Herstellung von Halbleiterbauelementen so zu verbessern, daß Halbleiterbauelemente bei hoher Ausbeute und großer
r» 1 j:^u»_ λ u .:;_ ι:~ι * :~ 1/-.-TnL-Om.
Γ «ltJIlUllHrvlUILUlC UUlLJtI llllJl:l!L.|i:iL WE=1II£ TCliaillLllä'
schritte hei stellbar sind.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Durch die während der Oxydation zur Erzeugung der zweiten Isolierschicht durchgeführte Nachdiffusion der ersten Zone wird diese so erweitert, daß sie zur Aufnahme weiterer Zonen geeignet ist.
Die mit dem erfindungsgemäßen Verfahren erzielten Vorteile bestehen insbesonderer darin, daß infolge der kleinen Fläche der einzelnen Halbleiterbauelemente und der geringen Seitenwandkapazität zum Isolationsoxid die K.ollektorsubstrat- und die Basiskollektorkapazität herabgesetzt sind. Während der Oxydation der zweiten Isolierschicht erfolgt die Nachdiffusion der ersten Zone des Halbleitersubstrats, so daß dadurch außerdem eine Verringerung de? Kollektorbahnwiderstands bewirkt wird. Es werden keint. Wannen benötigt, wodurch sich eine hohe Packungsdichte ergibt, was insbesondere bei Transistoren mit oxidbegrenzter Emitterdilfusion gilt. Nach der Ätzung der ersten Isolierschicht werden die Isolationsgräben geätzt, wobei eine Selbstjustierung dieser Gräben mit einer unter der ersten Isolierschicht zuvor eingebrachten Zone eines bestimmten Leitfähigkeitstyps erfolgt. Dadurch vereinfacht sich das Herstellungsverfahren, was zur Erhöhung der Ausbeute beiträgt.
Weiterbildungen der Erfindung sind durch die Merkmale der Patentanprüche 2 bis 7 gegeben.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. In Fig. 1 bis 5 ist die Herstellung eines Transistors dargestellt.
In ein p-leitendes Siliciumsubstrat mit einem spezifischen Widerstand von 0,5 Ohm cm und einer (100)-Orientierung wird eine η-leitende Zone 2 durch Ionenimplantation von Phosphorionen mit einer Energie von etwa 100 keV und einer Dosis von 1013cm —2 eingebracht. Anschließend wird auf der Oberfläche der Zone 2 eine Siliciumnitridschicht 3 erzeugt, die strukturgeätzt wird, so daß sich die in der Fig.l dargestellte Anordnung ergibt.
Anschließend wird die von der Siliciumnitridschicht 3 freiliegende Oberfläche der Schicht 2 geätzt, wobei eine Selbstjustierung der so entstehenden Isolationsgräben 4
mit der Schicht 2 erfolgt Die Isolationsgräben 4 werden bis in eine Tiefe von etwa 0,8 μιη geätzt und dringen in das p-leitende Halbleitersubstrat 1 ein.
Anschließend wird in den Isolationsgräben 4 eine Siliciumdioxidschicht 6 mit einer Schichtdicke von etwa 1,5 μιη gebildet Während dieser Isolationsoxydation erfolgt eine Nachdiffusion der Zone 2, so daß aus dieser die η-leitende Zone 20 im Siliciumsubstrat 1 entsteht An den Rändern der Isolationsgräben 4 ist die Siliciumdioxidschicht 2 verdickt, so daß die Siliciumnitridschicht hier etwas nach oben gebogen ist (vergleiche F i g. 3).
Mittels eines Maskierungsschrittes wird ein Teil der Siliciumnitridschicht 3 entfernt und eine η+ -leitende
Zone 7 eindiffundiert, die als Kollektoranscblußgebiet für die Zone 20 dient Während dieser Diffusion bildet sich auf der freiliegenden Oberfläche eine dünne Siliciumdioxidschicht 8. Anschließend wird ganzflächig eine Basiszone 9 implantiert die einen Schichtwiderstand von etwa 500 Ohm/! ι aufweist Diese Implantation kann auch durch die Siliciumnitridschicht 3 hindurch erfolgen. Nach einer weiterer Diffusion von n + +-leitenden Anschlußzonen 11,12 und einer kleinen p+-Ieitenden Anschlußzone 13 werden Metallelektroden 16,17 und !8 für den Kollektor, Emitter und Basis aufgebracht Diese Anschlußgebiete können einen Schichtwiderstand von etwa 60 Ohm aufweisen.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiterbauelementen in integrierten Schaltungen, insbesondere von Transistoren, Dioden oder Schottky-Diöden, bei dem auf ein Halbleitersubstrat mit einer ersten Zone eines Leitfähigkeitstyps eine erste Isolierschicht aufgebracht und strukturiert wird, bei dem anschließend die von der ersten Isolierschicht freigelegten Teile der ersten Zone des Halbleiter-Substrats zur Bildung von Isolationsgräben geätzt werden, bei dem in den Isolationsgräben eine gegenüber der ersten Isolierschicht dickere zweite Isolierschicht durch Oxydation gebildet wird und bei dem daraufhin mindestens eine weitere Zone mit zur ersten Zone unterschiedlichem Leitfähigkeitstyp in die erste Zone eingebracht wird, dadurch gekennzeichnet, daß die Oxydation zur Erzeugung der zweiten Isolierschicht (6) derart durchgeführt wird, daß während dieser Oxydation eine Nachdiffusion der ersten Zone (2) erfolgt
2. Verfahren nach Anspruch 1, dadurch gekennzeichne', daß für die ersie isolierschicht (3) Siliciumnitrid und für die zweite Isolierschicht (6) Siliciumdioxid verwendet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Isolationsgräben (4) bis zu einer Tiefe von etwa 0,8 μΐη geäfzt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß die zweite Isolierschicht (6) eine Schichtdicke von etwa 1,5 μπι aufweist.
5. Verfahrt · nach einem der Ansprüche 1 bis 4, dadurch gekennzeichne1, daß d;<* weiteren Zonen (7, 11,12,13)durch Diffusion hergestellt werden.
6. Verfahren nach einen: der \nsprüche 1 bis 4, dadurch gekennzeichnet, daß die weiteren Zonen (9) durch Ionenimplantation hergestellt werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste Zone (2) durch Diffusion der Ionenimplantation hergestellt wird.
DE19762610208 1976-03-11 1976-03-11 Verfahren zur Herstellung von Halbleiterbauelementen Expired DE2610208C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19762610208 DE2610208C3 (de) 1976-03-11 1976-03-11 Verfahren zur Herstellung von Halbleiterbauelementen
GB4935976A GB1522258A (en) 1976-03-11 1976-11-26 Production of semiconductor components
FR7702587A FR2344127A1 (fr) 1976-03-11 1977-01-31 Procede pour fabriquer des composants a semi-conducteurs
IT2091777A IT1077652B (it) 1976-03-11 1977-03-04 Procedimento per la fabbricazione di componenti a semiconduttori
JP2656077A JPS52110576A (en) 1976-03-11 1977-03-10 Method of producing semiconductor device
US05/921,711 US4143455A (en) 1976-03-11 1978-07-03 Method of producing a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762610208 DE2610208C3 (de) 1976-03-11 1976-03-11 Verfahren zur Herstellung von Halbleiterbauelementen

Publications (3)

Publication Number Publication Date
DE2610208A1 DE2610208A1 (de) 1977-09-15
DE2610208B2 DE2610208B2 (de) 1978-10-19
DE2610208C3 true DE2610208C3 (de) 1979-06-13

Family

ID=5972176

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762610208 Expired DE2610208C3 (de) 1976-03-11 1976-03-11 Verfahren zur Herstellung von Halbleiterbauelementen

Country Status (5)

Country Link
JP (1) JPS52110576A (de)
DE (1) DE2610208C3 (de)
FR (1) FR2344127A1 (de)
GB (1) GB1522258A (de)
IT (1) IT1077652B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2042801B (en) * 1979-02-13 1983-12-14 Standard Telephones Cables Ltd Contacting semicnductor devices

Also Published As

Publication number Publication date
DE2610208B2 (de) 1978-10-19
JPS52110576A (en) 1977-09-16
FR2344127B1 (de) 1982-11-12
IT1077652B (it) 1985-05-04
DE2610208A1 (de) 1977-09-15
GB1522258A (en) 1978-08-23
FR2344127A1 (fr) 1977-10-07

Similar Documents

Publication Publication Date Title
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE2745857C2 (de)
DE3245064C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3150222A1 (de) &#34;verfahren zum herstellen einer halbleitervorrichtung&#34;
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2926334C2 (de)
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
WO2003015163A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE3421927A1 (de) Vertikal-mos-transistor
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2610208C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2627922A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee