JPH0713969B2 - 縦型ｐｎｐトランジスタ - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に組込まれる縦型PNPトランジ
スタの改良に関する。

（ロ）従来の技術 従来の縦型PNPトランジスタは第３図に示す如く、Ｐ型
のシリコン半導体基板（21）上に成長させたＮ型エピタ
キシヤル層（22）と、基板（21）上に設けたN⁺型の埋め
込み層（23）と、この埋め込み層（23）を完全に囲む様
にエピタキシヤル層（22）を貫通したP⁺型の上下分離領
域（24）と、基板（21）の埋め込み層（23）上に重ねて
設けたP⁺型のコレクタ領域（25）と、エピタキシヤル層
（22）表面よりコレクタ領域（25）に達するP⁺型のコレ
クタ導出領域（26）と、コレクタ領域（25）とコレクタ
導出領域（26）で完全に囲まれて且つエピタキシヤル層
（22）で形成されるべース領域（27）と、べース領域
（27）表面に形成したP⁺型のエミツタ領域（28）、エピ
タキシヤル層（25）表面を被覆する酸化膜（29）と、こ
の酸化膜（29）の電極孔を介してコレクタ導出領域（2
6）べースコンタクト領域（30）およびエミツタ領域（2
8）に夫々オーミツク接触するコレクタ電極（31）べー
ス電極（32）およびエミツタ電極（33）より構成されて
いる。斯る縦型PNPトランジスタは例えば、特開昭59-17
2738号公報等に示されている。

斯上した縦型PNPトランジスタでは活性なべース領域（2
7）がエピタキシヤル層（22）で形成されるので、10¹⁶c
m^-3以下と低不純物濃度であり且つべース巾も広いため
利得帯域巾積（f_T）が低い欠点がある。またエピタキシ
ヤル層（22）の比抵抗あるいは厚みのばらつきがそのま
ま活性なべース領域（27）の不純物濃度あるいはべース
巾のばらつきとなるので、縦型PNPトランジスタのh_FEの
ばらつきとなって現れる欠点がある。

斯る欠点を改善した縦型PNPトランジスタを第４図に示
す。この縦型PNPトランジスタは、Ｐ型のシリコン半導
体基板（41）と、基板（41）上に積層されたＮ型のエピ
タキシヤル層（42）と、基板（41）上に設けたN⁺型の埋
め込み層（43）と、この埋め込み層（43）を完全に囲む
様にエピタキシヤル層（42）を貫通したP⁺型の上下分離
領域（44）と、埋め込み層（43）上に設けられたP⁺型の
コレクタ領域（45）と、エピタキシヤル層（42）表面か
らコレクタ領域（45）まで達するP⁺型のコレクタ領域
（46）と、コレクタ領域（45）とコレクタ導出領域（4
6）で完全に囲まれ且つエピタキシヤル層（42）で形成
されたべース領域（47）と、べース領域（47）表面に設
けられたP⁺型のエミツタ領域（48）と、べース領域（4
7）表面に形成したN⁺型のべースコンタクト領域（50）
と、エピタキシヤル層（42）表面を被覆する酸化膜（4
9）と、この酸化膜（49）の電極孔を介してコレクタ導
出領域（46）べースコンタクト領域（50）およびエミツ
タ領域（48）に夫々オーミツク接触したコレクタ電極
（51）べース電極（52）およびエミツタ電極（53）とを
具備し、べース領域（47）表面に設けたべース領域（4
7）より高不純物濃度のＮ型のイオン注入領域（54）よ
り構成される。

斯上した構造に依れば第５図に示す不純物濃度分布特性
から明らかな様に、従来のべース領域のエピタキシヤル
層（42）表面側にＮ型のイオン注入領域（54）が形成さ
れる。このイオン注入領域（54）はエピタキシヤル層
（42）の不純物濃度に比べて約10倍程度高不純物濃度に
設定され、且つべース領域（47）はイオン注入領域（5
4）とエピタキシヤル層（42）で形成されている。この
ためべース領域（47）の不純物分布はエミツタ領域（4
8）からコレクタ領域（45）に向って低不純物濃度にな
っていくので、内部にドリフト電界が生じてホールは加
速される。この結果縦型PNPトランジスタは従来のf_Tが5
0MHzから100MHzまで向上できる。

またエピキシヤル層（42）の厚さや比抵抗がばらついて
も、縦型PNPトランジスタのh_FEはほぼイオン注入領域
（54）の深さで決定されるので、h_FEのばらつきはイオ
ン注入により大巾に減少できる。具体的には従来のばら
つきの約半分以下となる。

（ハ）発明が解決しようとする問題点 しかしながら斯上した改善された従来の縦型PNPトラン
ジスタに於いても、エピタキシヤル層（42）でベース領
域（47）を形成するのでべース領域（47）の巾が大きく
f_Tを更に向上することができず、またエピタキシヤル層
（42）の厚みのばらつきによりh_FEが変動しやすく、更
にコレクタ領域（45）の不純物濃度が10¹⁷cm^-3と低いの
でコレクタエミツタ飽和電圧V_CE（sat）が大きくなる欠
点があった。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、エピタキシヤル
層（２）表面からイオン注入で形成しコレクタ埋め込み
層（５）まで達するコレクタ領域（６）表面にべース領
域（８）およびエミツタ領域（10）を二重拡散した縦型
PNPトランジスタを提供するものである。

（ホ）作用 本発明に依ればコレクタ領域（６）表面にべース領域
（８）およびエミツタ領域（10）を二重拡散した構造を
採るので、べース巾を狭く形成できるとともにばらつき
を小さくできるのである。

（ヘ）実施例 本発明に依る縦型PNPトランジスタの一実施例を第１図
に示す。

本実施例に依れば、Ｐ型のシリコン半導体基板（１）
と、基板（１）上に積層されたＮ型のエピタキシヤル層
（２）と、基板（１）上に設けたN⁺型の埋め込み層
（３）と、この埋め込み層（３）を完全に囲む様にエピ
タキシヤル層（２）を貫通したP⁺型の上下分離領域
（４）と、埋め込み層（３）上に設けられたP⁺型のコレ
クタ埋め込み層（５）と、エピタキシヤル層（２）表面
からコレクタ埋め込み層（５）まで達するイオン注入で
形成されたＰ型のコレクタ領域（６）と、エピタキシヤ
ル層（２）表面からコレクタ埋め込み層（５）まで達す
るP⁺型のコレクタ導出領域（７）と、コレクタ領域
（６）表面にイオン注入で形成されたＮ型のべース領域
（８）と、べース領域（８）表面に形成されたN⁺型のべ
ースコンタクト領域（９）と、べース領域（８）表面に
形成されたＰ型のエミツタ領域（10）と、コレクタ導出
領域（７）表面に重畳して形成されたP⁺型のコレクタコ
ンタクト領域（11）と、エピタキシヤル層（２）表面を
被覆する酸化膜（12）と、この酸化膜（12）に設けたコ
ンタクト孔を介してコレクタコンタクト領域（11）べー
スコンタクト領域（９）およびエミツタ領域（10）に夫
々オーミツク接触するコレクタ電極（13）べース電極
（14）および電極（15）より構成されている。

本発明に依る縦型PNPトランジスタはエピタキシヤル層
（２）を全部イオン注入で形成したコレクタ領域（６）
として用いる点に特徴があり、このコレクタ領域（６）
にべース領域（８）およびエミツタ領域（10）を二重拡
散することにより拡散型のべース領域とばらつきの少い
べース巾を実現しています。

次に本発明に依る縦型PNPトランジスタの製造方法を第
２図Ａ乃至第２図Ｅを参照して詳述する。

先ず第２図Ａに示す如く、半導体基板（１）としてＰ型
のシリコン基板を用い、基板（１）上に選択的にアンチ
モンを拡散してN⁺型の埋め込み層（３）を形成し、埋め
込み層（３）上および埋め込み層（３）を囲む基板
（１）表面にはボロンを拡散してコレクタ埋め込み層
（５）と上下分離領域（４）の下拡散も行っておく。

次に第２図Ｂに示す如く、基板（１）上にエピタキシヤ
ル層（２）を約７μ厚程度に成長させる。このとき埋め
込み層（３）、コレクタ埋め込み層（５）および上下分
離領域（４）の下拡散は上下方向に拡散され、所定の巾
を有する埋め込み層（３）、コレクタ埋め込み層（５）
を形成する。

続いて第２図Ｃに示す如く、本発明の特徴とするイオン
注入によりコレクタ領域（６）を形成する。このイオン
注入はボロンをドーズ量10¹³〜10¹⁵cm_-2で加速電圧80〜
200KeVで行い、コレクタ埋め込み層（５）上のエピタキ
シヤル層（２）表面に不純物をイオン注入した後２〜３
μの深さにドライブインしてコレクタ埋め込み層（５）
まで到達させる。更にコレクタ領域（６）表面にはリン
をイオン注入してべース領域（８）を形成する。このイ
オン注入はリンをドーズ量10¹⁵〜10¹⁷cm^-2で加速電圧60
〜100KeVで行い、深さ約１μにドライブインしてべース
領域（８）を形成している。

更に第２図Ｄに示す如く、エピタキシヤル層（２）表面
より上下分離領域（４）の上拡散とコレクタ導出領域
（７）を同時に拡散し、上下分離領域（４）を連続させ
てエピタキシヤル層（２）をPN分離する。またこのコレ
クタ導出領域（７）はコレクタ埋め込み層（５）まで達
し、コレクタ導出領域（７）はコレクタ領域（６）全周
を囲んでいる。

更にまた第２図Ｅに示す如く、べース領域（８）表面お
よびコレクタ導出領域（７）表面にはエミツタ領域（1
0）およびコレクタコンタクト領域（11）を拡散する。
この拡散はNPNトランジスタのべース拡散工程で行う。
その後べース領域（８）表面にはNPNトランジスタのエ
ミツタ拡散工程でべースコンタクト領域（９）を形成し
ている。そして周知の蒸着技術により蒸着アルミニウム
でコレクタ電極（13）、べース電極（14）およびエミツ
タ電極（15）を形成する。

（ト）発明の効果 本発明に依ればべース領域（８）を従来のエピタキシヤ
ル層による均一べース構造から拡散べース構造となり、
ドリフト電界を発生できる。またべース巾はべース領域
（８）とエミツタ領域（10）の二重拡散構造で制御でき
るので、べース巾を従来のものより大巾に狭く形成で
き、そのばらつきも大巾に小さくできる。この結果本発
明の縦型PNPトランジスタのf_Tを約200MHzまで大巾に向
上できる利点を有する。

また本発明に依ればべース領域（８）とエミツタ領域
（10）を二重拡散で形成できるので、べース巾のばらつ
きがエピタキシヤル層でべース巾を形成する従来のもの
に比較して大巾に減少でき、h_FEの製造上のばらつきを
大巾に低減できる。

更に本発明に依ればコレクタ領域（６）をコレクタ埋め
込み層（５）まで到達させ、且つコレクタ領域（６）を
コレクタ埋め込み層（５）とコレクタ導出領域（７）で
囲んでいるので、飽和電圧V_CE（sat）を大巾に低下でき
る。

更に本発明によれば、低不純物濃度のコレクタ領域
（６）を高不純物濃度のコレクタ導出領域（７）で取り
囲むので、コレクタとエピタキシャル層とのPN接合がＰ
＋/N−接合になり、コレクタ領域（６）のＰ−層が直接
エピタキシャル層とPN接合を形成するものではない。コ
レクタ導出領域（７）の外側のエピタキシャル層には通
常VCC電位が印可され、PNPトランジスタのコレクタはGN
D電位が印可されるから、前記コレクタとエピタキシャ
ル層とのPN接合は動作時に逆バイアスとなる。本発明で
はＰ−/N−の低不純物濃度の接合ではなく、Ｐ＋/N−接
合を形成することにより空乏層の巾がそれ程大きく形成
されないので、該PN接合での逆方向のリーク電流を小に
できる（例えば、A.S.グローブ著半導体デバイスの基礎
P193〜P193参照）。このことは、VCCからGNDへの漏れ電
流が少ないこと、寄生効果の発生が少ないことを意味す
る。

【図面の簡単な説明】

第１図は本発明に依る縦型PNPトランジスタを説明する
断面図、第２図Ａ乃至第２図Ｅは本発明の縦型PNPトラ
ンジスタの製造方法を説明する断面図、第３図および第
４図は従来の縦型PNPトランジスタを説明する断面図、
第５図は第４図の従来の縦型PNPトランジスタの不純物
プロファィルを説明する特性図である。 （１）は半導体基板、（２）はエピタキシャル層、
（３）は埋め込み層、（５）はコレクタ埋め込み層、
（６）はコレクタ領域、（８）はべース領域、（10）は
エミツタ領域である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】Ｐ型の半導体基板と、該基板上に積層され
   たＮ型のエピタキシャル層と、前記基板上に設けられた
   Ｎ＋型の埋め込み層と、該埋め込み層を囲み前記エピタ
   キシャル層を貫通するＰ＋型の分離領域と、該分離領域
   で島状に形成された島領域と、前記埋め込み層上に設け
   られたＰ＋型のコレクタ埋め込み層と、前記エピタキシ
   ャル層表面からイオン注入されて形成され前記コレクタ
   埋め込み層まで達するＰ型の低不純物濃度のコレクタ領
   域と、該コレクタ領域表面に設けたＮ型のベース領域
   と、該ベース領域表面に設けられたＰ型のエミッタ領域
   と、前記エピタキシャル層表面から前記コレクタ埋め込
   み層まで達し、前記コレクタ領域の外周を完全に囲むよ
   うに前記コレクタ領域の外周端面に重畳し、その内周面
   で前記コレクタ領域と接触し且つその外周面で前記島領
   域とPN接合を形成するコレクタ導出領域とを具備するこ
   とを特徴とする縦型PNPトランジスタ。