JPH03129874A - Ｂｉ―ＣＭＯＳ集積回路 - Google Patents
Ｂｉ―ＣＭＯＳ集積回路Info
- Publication number
- JPH03129874A JPH03129874A JP26962789A JP26962789A JPH03129874A JP H03129874 A JPH03129874 A JP H03129874A JP 26962789 A JP26962789 A JP 26962789A JP 26962789 A JP26962789 A JP 26962789A JP H03129874 A JPH03129874 A JP H03129874A
- Authority
- JP
- Japan
- Prior art keywords
- type
- base
- well
- layer
- pnp transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 6
- -1 phosphorus ions Chemical class 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＢ ｉ −ＣＭＯＳ集積回路の構造に関する。
従来技術によるＢｉ−ＣＭＯ８集積回路について、特に
バーチカルＰＮＰトランジスタを含む断面構造を、第３
図を参照して説明する。
バーチカルＰＮＰトランジスタを含む断面構造を、第３
図を参照して説明する。
Ｐ型シリコン基板１の表面にＮ型埋込層２とＰ型埋込層
３とが形成され、全面にＮ型エピタキシャル層４が成長
されている。
３とが形成され、全面にＮ型エピタキシャル層４が成長
されている。
酸化シリコン膜５をマスクとして、Ｐ型絶縁層６ａ、Ｐ
型コレクタコンタクト７、Ｎウェル８ａが形成されたの
ち、ゲート酸化膜９とポリシリコンからなるゲート電極
１０とが形成される。
型コレクタコンタクト７、Ｎウェル８ａが形成されたの
ち、ゲート酸化膜９とポリシリコンからなるゲート電極
１０とが形成される。
さらにＮ型ベースコンタクト１１ｃ、Ｐ型ソース１２ａ
、Ｐ型ドレイン１２ｂ、Ｐ型エミッタ１２ｃが形成され
たのちアルミニウム電極１３が形成される。
、Ｐ型ドレイン１２ｂ、Ｐ型エミッタ１２ｃが形成され
たのちアルミニウム電極１３が形成される。
従来技術においては、バーチカルＰＮＰトランジスタの
ベース層として低濃度のＮ型エピタキシャル層４がその
まま用いられていた。
ベース層として低濃度のＮ型エピタキシャル層４がその
まま用いられていた。
パンチスルー電圧で決定されるコレクターエミッタ間耐
圧ＢＶＣ１ｌＯを高くするためには、Ｎ型エピタキシャ
ル層４を厚くしなければならない。
圧ＢＶＣ１ｌＯを高くするためには、Ｎ型エピタキシャ
ル層４を厚くしなければならない。
そのためバーチカルＰＮＰトランジスタの高周波特性、
特にβ遮断周波数ｆｔが低下し、ＮＰＮトランジスタの
コレクタ直列抵抗ｒｓｃが増大するため、同様にｆｔの
低下をもたらしている。
特にβ遮断周波数ｆｔが低下し、ＮＰＮトランジスタの
コレクタ直列抵抗ｒｓｃが増大するため、同様にｆｔの
低下をもたらしている。
さらにバーチカルＰＮＰトランジスタおよびＮＰＮトラ
ンジスタ双方の最大コレクタ電流Ｉｃｍ８が制限される
という問題があった。
ンジスタ双方の最大コレクタ電流Ｉｃｍ８が制限される
という問題があった。
本発明のＢ１−ＣＭＯＳ集積回路は、ＰＮＰトランジス
タのベースとＰチャネルＭＯ８−ＰＥＴのＮウェルとが
同一の工程で形成されているものである。
タのベースとＰチャネルＭＯ８−ＰＥＴのＮウェルとが
同一の工程で形成されているものである。
本発明の第１の実施例について、第１図を参照して説明
する。
する。
はじめに比抵抗２０〜４０ΩｃｍのＰ型シリコン基板１
の表面に、ひ素をイオン注入して層抵抗２０〜３０Ωｃ
ｍのＮ型埋込層２を形成し、はう素をイオン注入して層
抵抗５００〜７００Ω／口のＰ型埋込層３を形成したの
ち、比抵抗１〜３Ωｃｍ、厚さ４μｍのＮ型エピタキシ
ャル層４を形成する。
の表面に、ひ素をイオン注入して層抵抗２０〜３０Ωｃ
ｍのＮ型埋込層２を形成し、はう素をイオン注入して層
抵抗５００〜７００Ω／口のＰ型埋込層３を形成したの
ち、比抵抗１〜３Ωｃｍ、厚さ４μｍのＮ型エピタキシ
ャル層４を形成する。
つぎにほう素をイオン注入して層抵抗が数にΩ／口のＰ
型絶縁層６ａとＰウェル６ｂとを形成する。
型絶縁層６ａとＰウェル６ｂとを形成する。
つぎに高濃度のほう素をイオン注入して層抵抗が３０Ω
／口のＰ型コレクタコンタクト７を形成する。
／口のＰ型コレクタコンタクト７を形成する。
つぎに高濃度のりんをイオン注入して、Ｎ型コレクタコ
ンタクト８を形成する。
ンタクト８を形成する。
つぎにりんをイオン注入して層抵抗が数にΩ／口のＮウ
ェル９ａとＮ型ベース９ｂとを形成する。
ェル９ａとＮ型ベース９ｂとを形成する。
つぎにひ素イオン注入により、Ｎ型ソース１２ａ、Ｎ型
ドレイン１２ｂ、Ｎ型ベースコンタクト１２ｃ、Ｎ型エ
ミッタ１２ｄを形成する。
ドレイン１２ｂ、Ｎ型ベースコンタクト１２ｃ、Ｎ型エ
ミッタ１２ｄを形成する。
つぎにほう素イオン注入により、Ｐ型ソース１３ａ、Ｐ
型ドレイン１３ｂ、Ｐ型エミッタ１３ｃ、Ｐ型ベース１
３ｄを形成する。
型ドレイン１３ｂ、Ｐ型エミッタ１３ｃ、Ｐ型ベース１
３ｄを形成する。
最後にアルミニウム電極１４を形成して素子部が完成す
る。
る。
つぎに本発明の第２の実施例について、第２図を参照し
て説明する。
て説明する。
この実施例においては、特にＰウェル６ｂとＰ型コレク
タ６ｃを同時に形成していることである。
タ６ｃを同時に形成していることである。
本発明においてバーチカルＰＮＰトランジスタのベース
とＰチャネルＭＯ８−ＦＥＴのＮウェルとが同一工程で
形成されることによって、ベース領域の不純物濃度を上
げることができる。
とＰチャネルＭＯ８−ＦＥＴのＮウェルとが同一工程で
形成されることによって、ベース領域の不純物濃度を上
げることができる。
コレクターエミッタ問耐圧ＢＶｃｗｏを下げることなく
、Ｎ型エピタキシャル層を薄くすることができ、バーチ
カルＰＮＰトランジスタのα遮断周波数ｆｔを上げ、高
周波特性を改善し、最大コレクタ電流Ｉ Ｃ１１ｌｌｌ
ｌを増加させることができた。
、Ｎ型エピタキシャル層を薄くすることができ、バーチ
カルＰＮＰトランジスタのα遮断周波数ｆｔを上げ、高
周波特性を改善し、最大コレクタ電流Ｉ Ｃ１１ｌｌｌ
ｌを増加させることができた。
同時にＮＰＮトランジスタのα遮断周波数ｆｔも改善す
ることができた。
ることができた。
さらに第２の実施例においては、ベース幅１５を短縮す
ることにより、特に高周波特性の優れたＰＮＰトランジ
スタを得ることができる。
ることにより、特に高周波特性の優れたＰＮＰトランジ
スタを得ることができる。
第１図は本発明の第１の実施例を示す断面図、第２図は
本発明の第２の実施例を示す断面図、第３図は従来技術
によるＢｉ−ＣＭＯＳ集積回路の断面図である。
本発明の第２の実施例を示す断面図、第３図は従来技術
によるＢｉ−ＣＭＯＳ集積回路の断面図である。
１・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３・
・・Ｐ型埋込層、４・・・Ｎ型エピタキシャル層、５・
・・酸化シリコン膜、６ａ・・・Ｐ型絶縁層、６ｂ・・
・Ｐウェル、６Ｃ・・・Ｐ型コレクタ、７・・・Ｐ型コ
レクタコンタクト、８・・・Ｎ型コレクタコンタクト、
９ａ・・・Ｎウェル、９ｂ・・・Ｎ型ベース、１０・・
・ゲート酸化膜、１１・・・ゲート電極、１２ａ・・・
Ｎ型ソース、１２ｂ・・・Ｎ型ドレイン、１２ｃ・・・
Ｎ型ベースコンタクト、１２．ｄ・・・Ｎ型エミッタ、
１３ａ・・・Ｐ型ソース、１３ｂ・・・Ｐ型ドレイン、
１３ｃ・・・Ｐ型エミッタ、１３ｄ・・・Ｐ型ベース、
１４・・・アルミニウム電極、１５・・・ベース幅。
・・Ｐ型埋込層、４・・・Ｎ型エピタキシャル層、５・
・・酸化シリコン膜、６ａ・・・Ｐ型絶縁層、６ｂ・・
・Ｐウェル、６Ｃ・・・Ｐ型コレクタ、７・・・Ｐ型コ
レクタコンタクト、８・・・Ｎ型コレクタコンタクト、
９ａ・・・Ｎウェル、９ｂ・・・Ｎ型ベース、１０・・
・ゲート酸化膜、１１・・・ゲート電極、１２ａ・・・
Ｎ型ソース、１２ｂ・・・Ｎ型ドレイン、１２ｃ・・・
Ｎ型ベースコンタクト、１２．ｄ・・・Ｎ型エミッタ、
１３ａ・・・Ｐ型ソース、１３ｂ・・・Ｐ型ドレイン、
１３ｃ・・・Ｐ型エミッタ、１３ｄ・・・Ｐ型ベース、
１４・・・アルミニウム電極、１５・・・ベース幅。
Claims (1)
- ＰＮＰトランジスタのベースとＰチャネルＭＯＳ−Ｆ
ＥＴのＮウェルとが同一の工程で形成されていることを
特徴とするＢｉ−ＣＭＯＳ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26962789A JPH03129874A (ja) | 1989-10-16 | 1989-10-16 | Ｂｉ―ＣＭＯＳ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26962789A JPH03129874A (ja) | 1989-10-16 | 1989-10-16 | Ｂｉ―ＣＭＯＳ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129874A true JPH03129874A (ja) | 1991-06-03 |
Family
ID=17474986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26962789A Pending JPH03129874A (ja) | 1989-10-16 | 1989-10-16 | Ｂｉ―ＣＭＯＳ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129874A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0736898A2 (en) * | 1995-04-07 | 1996-10-09 | Matsushita Electric Industrial Co., Ltd. | BICMOS device and method for the fabrication thereof |
| US8528357B2 (en) | 2008-03-31 | 2013-09-10 | Hoshizaki Denki Kabushiki Kaisha | Ice-making machine with ice storage bin |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175463A (ja) * | 1987-01-14 | 1988-07-19 | Nec Corp | バイｍｏｓ集積回路の製造方法 |
| JPS63250167A (ja) * | 1987-04-07 | 1988-10-18 | Nec Corp | 半導体装置 |
-
1989
- 1989-10-16 JP JP26962789A patent/JPH03129874A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175463A (ja) * | 1987-01-14 | 1988-07-19 | Nec Corp | バイｍｏｓ集積回路の製造方法 |
| JPS63250167A (ja) * | 1987-04-07 | 1988-10-18 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0736898A2 (en) * | 1995-04-07 | 1996-10-09 | Matsushita Electric Industrial Co., Ltd. | BICMOS device and method for the fabrication thereof |
| EP0736898B1 (en) * | 1995-04-07 | 2007-08-29 | Matsushita Electric Industrial Co., Ltd. | BICMOS device and method for the fabrication thereof |
| US8528357B2 (en) | 2008-03-31 | 2013-09-10 | Hoshizaki Denki Kabushiki Kaisha | Ice-making machine with ice storage bin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006479B1 (ko) | 래터럴 트랜지스터 | |
| JPH0315346B2 (ja) | ||
| JPH06112493A (ja) | 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法およびこの方法により製造したトランジスタ | |
| JPH04239760A (ja) | 半導体装置の製造法 | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| JP3186043B2 (ja) | 半導体装置の製造方法 | |
| JPH03129874A (ja) | Ｂｉ―ＣＭＯＳ集積回路 | |
| EP0792514B1 (en) | Method of making an integrated circuit with complementary isolated bipolar transitors | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| US5465001A (en) | Electronic component capable of negative dynamic resistance | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| EP0562217B1 (en) | Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit | |
| KR20050000001A (ko) | 반도체소자 및 그 제조방법 | |
| JPH0713971B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR940001257B1 (ko) | 반도체 소자 제조방법 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JPH04256355A (ja) | 半導体装置 | |
| KR940009359B1 (ko) | 바이씨모스(bicmos)의 구조 및 제조방법 | |
| JPH07153860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08107114A (ja) | 半導体装置およびその製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH07183308A (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPH0321055A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03165522A (ja) | 半導体装置 | |
| JPH0425067A (ja) | 半導体装置の製造方法 |