DE2455347A1 - Monolithisch integrierte festkoerperschaltung und herstellungsverfahren - Google Patents
Monolithisch integrierte festkoerperschaltung und herstellungsverfahrenInfo
- Publication number
- DE2455347A1 DE2455347A1 DE19742455347 DE2455347A DE2455347A1 DE 2455347 A1 DE2455347 A1 DE 2455347A1 DE 19742455347 DE19742455347 DE 19742455347 DE 2455347 A DE2455347 A DE 2455347A DE 2455347 A1 DE2455347 A1 DE 2455347A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit part
- epitaxial layer
- integrated solid
- monolithically integrated
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Monolithisch integrierte Festkörperschaltung und Herstelltmgsverfahren Die Erfindung beschäftigt sich mit einer monolithisch integrierten Festkörperschaltung, welche mindestens einen 1 2L-Schaltungsteil und mindestens einen bipolaren Analogschaltungsteil enthält, wie sie aus der Zeitschrift 'tValvo-Berichte", Bd. XVIII, Heft 1/2, (April 1974), Seiten 215 bis 216, bekannt war. Eine solche monolithisch integrierte Festkörperschaltung wird durch das allgemein bekannte Planardiffusionsverfahren mit sechs Maskierungsschritten hergestellt.
- Da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannungen betrieben werden, sind epitaktische Schichtexl hohen spezifischen Widerstandes, beispielsweise 2 bis 3 Scm, und großer Dicke (ca. 15 cm) erforderlich. Dabei sind aber die für den I2L-Schaltungsteil erforderlichen Stromverstärkungen der Transistoren, deren Kollektoren bekanntlich an der Halbleiteroberfläche liegen, schwer zu realisieren Der Erfindung liegt daher die Aufgabe zugrunde, bei einer solchen monolithisch integrierten Festkörperschaltung im I2L-Schaltungsteil eine relativ hohe Stromverstärkung (B = IC von etwas mehr als 20) ohne Verminderung der Spannungsfestigkeit im Analogschaltungsteil und ohne erheblichen Mehraufwand bei der Herstellung, insbesondere hinsichtlich der anzahl der Planardiffusionsprozesse, zu realisieren.
- Die Erfindung betrifft somit eine monolithisch integrierte Festkörperschaltung mit einem 1 2L-Schaltungsteil und einem bipolaren Analogschaitungsteil, deren planare Basiszonen in die freiliegende Oberfläche einer halbleitenden Epitaxschicht des einen Leitungstyps eingebracht sind, die mit einer einkristallinen Substratplatte des anderen Leitungstyps eine Grenzfläche bildet, an der zumindest unter den Basiszonen des I2L-Schaltungsteils mindestens eine hochdotierte Zwischenschicht vom Leitungstyp der Epitaxschicht vorhanden ist.
- Die vorstehend genannte Aufgabe wird erfindungsgemäß dadurch gelöst, daß bei gleicher Dicke der Basiszonen im I2L-Schaltungsteil und im Analogschaltungsteil die Epitaxschicht im Analogschaltungsteil dicker ist als im I2L-Schaltungsteil, so daß zwischen den beiden Schaltungsteilen an der freiliegenden Halbleiteroberfläche eine Stufe vorhanden ist Bei der Herstellung einer solchen monolithisch integrierten Festkörperschaltung ist es aber schwierig, einwandfreie photolithographische Ätzmaskierungsprozesse nach dem Herstellen der Stufe anzuwenden, da störende laterale Unterstrahlungen auftreten. Diese Schwierigkeit wird bei dem Verfahren zum Herstellen der monolithisch integrierten Festkörperschaltung nach der Erfindung erfindungsgemäß dadurch behoben, daß nach dem Herstellen der Stufe photolithographische Ätzmaski.erungsprozesse angewendet werden, deren zur Belichtung der Photolackschichten erforderliche Photomasken über den Verlauf der Stufen in einer Breite größer als die Stufenbreite lichtundurchlässig sind, so daß nach Ausrichtung der Photomaske relativ zu der mit Photolack beschichteten Halbieiterplatte der monolithisch integrierten Fest1cörperschaltung eine Belichtung der Stufe ausgeschlossen wird.
- Die Merkmale der Erfindung und deren Vorteile werden im folgenden anhand der Zeichnurs erläutert, deren Fig.1 und 2 zwei bevorzugte Ausführungsformen von monolithisch integrierten Festkörperschaltungen nach der Erfindung betreffen und deren Fig.3 zur Erläuterung des Verfahrens nach der Erfindung dient.
- Die Figuren der Zeichnung bedeuten Ausschnitte von Schnittansichten senkrecht zur Oberfläche von Halbleiterplatten, welche eine Mehrzahl von monolithisch integrierten Festkörperschaltungen nach der Erfindung enthalten. Nach dem Herstellen der Zonen und der Verbindungen zwischen den Zonen in Form von auf eine isolierende Oberflächenschicht aufgebrachten Leitbahnen wird, wie es bei der Herstel'.ung von Halbleiterbauelementen üblich ist, die Halbleiterplatte in die einzelnen Festkörperschaltungen geteilt. Vorzugsweise werden Dotierungen verwendet, welche den in den Figuren eingetragenen Leitungstypen entsprechen, d.h. es wird eine p-leitende Substratplatte, insbesondere aus Silicium, verwendet, auf die n-leitendes Halbleitermaterial, vorzugsweise ebenfalls Silicium, epitaxial aufgebracht wird.
- C bezeichnet d:.e Grenze zwischen dem Analogschaltungsteil A und dem 12L-Schaltungsteil B. Beide Teile können beliebig viele P3.anartransistorelemente enthalten. Die Figuren 1 und 2 zeigen ein Planartransistorelement mit der Basiszone 3 sowie der Emitterzone 8 im bipolaren Analogschaltungsteil A und zwei Planartransistorelemence mit den Basiszonen 4 sowie den Kollektorzonen 9 bzw. 10 im I2L-Schaltungsteil B. Das n-leitende Halbleitermaterial ist mit einer Schraffur versehen.
- Die p-leitenden Injektorzonen sind nicht eingezeichnet.
- Bei dem Ausführungsbeispiel der Fig.1 wird von einer p-leitenden Subs#ratplatte 1 ausgegangen, in deren eine Oberflächenseite im Analogschaltungsteil A in bekannter Weise zur Bildung von Zwischenschichten 5 unterhalb der Kollektorzonen der Planartransistorelemente im Analogsohaltungsteil und zur Bildung einer zusammellhängenden Zwischenschicht 6 im I2L-Schaltungsteil n+-Zonen eindiffundiert werden. Dabei bleibt der 1 L-Schaltullgsteil B bis auf die p+-Substratkontaktierungszonen unmaskiert.
- Anschließend wird bei dem Ausführungsbeispiel gemäß der Fig.1 eine einheitliche n-dotierte Epitaxschicht 2 mit einen spezifischen Widerstand von etwa 2#cm, jedenfalls aber von mehr als 0,5#cm in einer Dicke von mehr als 8/um, beispielsweise zwischen 10/um und 14/um aufgebracht.
- Nach dem Abdecken der Oberfläche des Analogschaltungsteils A mit einer Ätzmaskierungsschicht, beispielsweise einer Siliciumoxid-Siliciumnitrid-Schichtenfolge, werden 2 bis 4 um der nichtmaskierten Oberfläche des IL-Schaltungsteils B abgeätzt, so daß eine Stufe 7 mit einer entsprechenden Höhe von 2 bis 4/um entsteht. Anschließend wird entsprechend dem noch zu schildernden Verfahren nach der Erfindung verfahren.
- Bei dem Ausführungsbeispiel gemäß der. Fig.2 wird die Stufe 7 auf andere Weise als bei dem Ausführungsbeispiel der Fig.1 erzeugt. Bei diesem Ausführungsbeispiel wird im Analogeschaltungsteil A eine aus zwei übereinander angeordneten Teilschichten 2' und 2" bestehende Epitaxschicht 2 verwendet. Dabei wird zunächst eine erste n-leitende Teilschicht 2" von etwa 2 gcm spezifischem Widerstand und in einer Dicke von 2 bis 4/um aufgebracht und diese in gleicher Weise wie beim Ausführungsbeispiel der Fig. 1 nach Aufbringen einer Ätzmaskierungsschicht nur auf die Oberfläche des I2L-SchiRltungsteils durch Ätzen wieder entfernt. Danach wird über die gesamte Oberfläche eine n-leltende Epitaxschicht in einer Dicke von 6 bis 8/um und einem spezifischen Widerstand von 2 9cm aufgebracht, so daß im Analogschaltungsteil A auf der ersten epitaxialen Teilschicht 2" eine weitere zweite epitaxiale Teilschicht 2' zu liegen kommt, welche an der Grenzfläche C in die epitaxiale Teilschicht 2 des I2L-Schaltungsteils überge.l.lt.
- Das anhand der Fig. 2 beschriebene Ausführungsbeispiel hat gegenüber dem der Fig 1 den Vorteil, daß der spezifische Widerstand der ersten Teilschiciit 2" gegenüber dem der zweiten Tei 1-schicht 2 innerhalb bestimmter Grenzen frei wählbar ist.
- Die somit entstandene Stufe 7 soll möglichst nicht scharf sein, um Unterbrechungen der sie überquerenden Leiterbahnen welche auf in den Figuren nicht dargestellten isolierenden Ober flächenschichten zu liegen kommen, auszuschließen. Es empfiehlt sich daher für die Stufe 7 ein flacher Konkavverlauf. Im Interesse einer Platzersparnis kann, wie die Figuren 1, 2 und 3 veranschaulichen, unter der Stufe 7 eine Isolierzone 11 hergestellt werden, welche gleichzeitig mit den weiteren im Analogeschaltungsteil A noch erforderlichen Isolierzonen 7' unter Anwendung des Planardiffusionsverfahrens hergestellt wird.
- Bei den nach der Herstellung der Stufe 7 noch durchzuführenden Planardiffusionsprozessen unter Verwendung photolithographisch hergestellten Atzmaskierungen treten aber Unschärfen und ungewollte Belichtungen auf. Es wurde festgestel].t, daß diese auf Reflexionen des Lichtes bei der Belichtung der Photolackschichten an der Stufe 7 zurückzuführen sind.
- Zur Verhinderung dieses Nachteils ist erfindungsgemäß bei den auf die Herstellung der Stufe 7 folgenden photolithographischen Ätzmaskierungsprozessen die Verwendung von Photomasken vorgesehen, welche über den Verlauf der Stufen in einer Breite größer als die Stufenbreite lichtundurchlässig sind. Diese Photomask#n werden dann jeweils relativ ZU. der mit dem Photolack beschichteten Halbleiterplatte der monolithisch integrierten Festkörperschaltung so ausgerichtet, daß eine Belichtung der Stufe ausgeschlossen wird. Dies bedeutet, daß die Photomasken über den Verlauf der Stufen lichtundurchlässig sein müssen, ob nun ein negativer oder ein Positiver Photolack verwerdet wird Ein Ausführungsbeispiel der Herstellung einer Isolierzone 11 an der Stufe 7 wird im folgenden anhand der Fig.3 beschrieben, welche einen vergrößerten Ausschnitt der Fig.7 betrifft.
- Um eine Belichtung der Stufe 7 auszuschließen, wird bei der Verwendung von positiv arbeitendem Photolack bei der Herstellung der Planardiffusionsmaskierung unter Verwendung eines positiv arbeitenden Photolackes eine Photomaske 12 verwendet, welche einen die Stufe 7 überlappenden Teil 13 aufweist, der lichtundurchlässig ist. Dies bedeutet, daß die Stufe 7 mit gehärtetem Photolack bedeckt wird und die ssolationszone 11 in zwei Isolationsteilzonen 11' und 11" aufgeteilt ist, welche aber während des Isolationsprozesses ineinander diffundieren.
- Bei Verwendung eines negativ arbeitenden Photolackes bleibt die Stufe 7 dagegen ohne Diffusionsmaskierung. In diesem Falle sind die Diffusionen so zu führen, daß die Isolationsdiffusionen über alle anderen hinaus reicht, wie es im allgemeinen der Fall ist.
- Durch die Pfeile in der Fig.3 ist die Richtung des einstrahlenden Lichtstrahls der UV-Belichtung angedeutet. Die p+-Isolationszone 11 kann im übrigen im I2L-Schaltungsteil als SuPstratanschluß verwendet werden, da sowohl die Trennzonen 14 als auch die p-leitenden Basiszonen 4 dieses Schaltungsteils im logischen Zustand 1 in di.e Substratplatte 1 injizieren und ein auftretender Substratstrom durch Potentialaufbau am Substratwiderstand zur Substratinjektion führen kann. P + -Substratanschlüsse schaffen hier im IL-Schaltungsteil B eine Äquipotentialfläche in der Substratplatte 1.
- Das Verfahren nach der Erfindung wird in gleicher Weise auch bei allen weiteren Planardiffusionsprozessen zum Herstellen von Kollektorkontaktierungszonen, den Basiszonen 3 im Analogschaltungsteil A gleichzeitig mit den Basiszonen 4 im 1 L-Schaltungsteil B und den Emitterzonen 8 im Analogschaltungsteil A gleichzeitig mit den Kollektorzonen 9 eines Doppelkollektortransistorelements und den Kollektorzonen 10 eines Dreifachkollektortransistorelements angewendet werden Die Zwischenschichten 5 (Teil A) und 6 (Teil B) werden üblicherweise gleichzeitig ausgeführt. Gleichzeitig mit diesen Planardiffusionsprozessen, welche entsprechend dem Verfahren nach der Erfindung durchzuführen sind, können im Bedarfsfalle auch noch weitere Zonen eingebracht werden, wie sie beispielsweise zur Verbesserung der lateralen Stromverstärkung im I2L-Schaltungsteil zur Verbesserung der lateralen Stromverstärkung vorgesehen werden können.
- Die p -Aufbringung hat vor der n -Aufbringung zu erfolgen, da die P+-Isolationsdif fusion. infolgegrößererEpitaxschichtdicke im Bereich des Analogschaltungsteils A mehr Diffusionszeit benötigt als die n -Trennzonendiffusion im 1 L-Schaltungsteil B.
- Diese beiden Diffusionen können dann gleichzeitig ausgeführt werden.
- 6 Patentansprüche 1 Blatt Zeichnung mit 3 Figuren
Claims (6)
- Patentabsprüzhe 1. Monolithisch integrierte Festkörperschaltung mit einem C I2L-Schaltungsteil und einem bipolaren Analogschaltungsteil, deren planare Basiszonen in die freiliegende Oberfläche einer halbleitenden Epitaxschi(-ht des einen Lei.-tungstyps eingebracht sind, die mit einer einkristallinen Substratplatte des anderen Leitungstyps eine Grenzfläche bildet, an der zumindest unter de:i Basiszonen des IL-Schaltungsteils mindestens eine hochdotierte Zwischenschicht vom Leitungstyp der Epitaxschicht vorhanden ist, dadurch gekennzeichnet, daß bei gleicher Dicke der Basiszonen (3,4) im IL-Schaltungsteil (B) und im Analogschaltungsteil (A) die Epitaxschicht (2; 2', 2") im Analogschaltungsteil(A) dicker ist als im I2L-Schaltungsteil (~3), so daß zwischen den beiden Schaltungsteilen (A,B) an der freiliegenden Halbleiteroberfläche eine Stufe (7) vorhanden ist.
- 2. Monolithisch integrierte Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Höhe der Stufe (7) etwa 2 bis 4/um beträgt.
- 3. Monolithisch integrierte Festkörperschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der Epitaxschicht (2) des Analogschaltungsteils (A) größer als 8/um ist.
- 4. Monolithisch integrierte Festkörperschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der spezifische Widerstand der Epitaxschicht (2; 2', 2") größer als 0,5 scm beträgt.
- 5. Monolithisch integrierte Festkörperschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Epitax.sc-hicht (2; 2', 2") des Analogschaltungsteiis (A) aus zwei übereinander angeordneten Teilschichten (2' , 2") besteht.
- 6. Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach dem Herstellen der Stufe (7) photolithographische Ätzmaskierungsprozesse angewendet werden, deren zur Belichtung der Photolac1:schichten erforderliche Photomasken über den Verlauf der Stufen (7) in einer Breite größer als die Stufenbreite lichtundurchlässig sind, so daß nach Ausrichtung der Photomasken (12) relativ zu-der mit Photolack beschichteten Substratplatte (1) der monolithisch integrierten Festkörperschaltung eine Belichtung der Stufe (7) ausgeschlossen wird.L e e r s e i t e
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742455347 DE2455347A1 (de) | 1974-11-22 | 1974-11-22 | Monolithisch integrierte festkoerperschaltung und herstellungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742455347 DE2455347A1 (de) | 1974-11-22 | 1974-11-22 | Monolithisch integrierte festkoerperschaltung und herstellungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2455347A1 true DE2455347A1 (de) | 1976-05-26 |
Family
ID=5931505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742455347 Pending DE2455347A1 (de) | 1974-11-22 | 1974-11-22 | Monolithisch integrierte festkoerperschaltung und herstellungsverfahren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2455347A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0000114A1 (de) * | 1977-06-16 | 1979-01-10 | International Business Machines Corporation | Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. |
EP0008043A1 (de) * | 1978-08-11 | 1980-02-20 | Siemens Aktiengesellschaft | Integrierter bipolarer Halbleiterschaltkreis |
DE2835632A1 (de) * | 1978-08-14 | 1980-02-28 | Bosch Gmbh Robert | Monolithisch integrierte schaltung und verfahren zu ihrer herstellung |
DE3146779A1 (de) * | 1980-12-01 | 1982-09-09 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
DE3205458A1 (de) * | 1982-02-16 | 1983-09-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer integrierten halbleiter-anordnung |
-
1974
- 1974-11-22 DE DE19742455347 patent/DE2455347A1/de active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0000114A1 (de) * | 1977-06-16 | 1979-01-10 | International Business Machines Corporation | Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. |
EP0008043A1 (de) * | 1978-08-11 | 1980-02-20 | Siemens Aktiengesellschaft | Integrierter bipolarer Halbleiterschaltkreis |
DE2835632A1 (de) * | 1978-08-14 | 1980-02-28 | Bosch Gmbh Robert | Monolithisch integrierte schaltung und verfahren zu ihrer herstellung |
DE3146779A1 (de) * | 1980-12-01 | 1982-09-09 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
US4502201A (en) * | 1980-12-01 | 1985-03-05 | Hitachi, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
DE3205458A1 (de) * | 1982-02-16 | 1983-09-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer integrierten halbleiter-anordnung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
DE2253702B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE3880169T2 (de) | Herstellungsmethode fuer junction-feldeffekttransistoren in kaskodenschaltung. | |
EP0000114B1 (de) | Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. | |
EP0157926A1 (de) | Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung | |
DE3888457T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE69131390T2 (de) | Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen | |
DE2455347A1 (de) | Monolithisch integrierte festkoerperschaltung und herstellungsverfahren | |
EP0028786B1 (de) | Ionenimplantationsverfahren | |
DE2157633A1 (de) | Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung | |
EP0103653B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE2419817A1 (de) | Verfahren zur herstellung bipolarer transistoren | |
DE3123348A1 (de) | Halbleiterbaustein und verfahren zu dessen herstellung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE2414520A1 (de) | Verfahren zur herstellung dicht benachbarter elektroden auf einem halbleitersubstrat | |
DE2640465A1 (de) | Verfahren zur herstellung dotierter zonen in einem halbleitersubstrat | |
DE2532608A1 (de) | Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung | |
DE2105178C3 (de) | Integrierte Halbleiterschaltung | |
DE68922641T2 (de) | Verfahren zur Herstellung eines N-Kanal-Transistors für Hochspannung, insbesondere für EEPROM-Speicher mit CMOS-Technologie. | |
DE2602395C3 (de) | Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung | |
EP0125571B1 (de) | Planartransistor mit niedrigem Rauschfaktor und Verfahren zu dessen Herstellung | |
DE2725154B2 (de) | Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |