DE2105178A1 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2105178A1
DE2105178A1 DE19712105178 DE2105178A DE2105178A1 DE 2105178 A1 DE2105178 A1 DE 2105178A1 DE 19712105178 DE19712105178 DE 19712105178 DE 2105178 A DE2105178 A DE 2105178A DE 2105178 A1 DE2105178 A1 DE 2105178A1
Authority
DE
Germany
Prior art keywords
pattern
layer
silicon
zone
adjoining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712105178
Other languages
English (en)
Other versions
DE2105178B2 (de
DE2105178C3 (de
Inventor
E Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2105178A1 publication Critical patent/DE2105178A1/de
Publication of DE2105178B2 publication Critical patent/DE2105178B2/de
Application granted granted Critical
Publication of DE2105178C3 publication Critical patent/DE2105178C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description

Anmelder: N.V. F"l!?3' GLO Jb'.*. JIf \
Akt«: PHN- 4629
ig vom: 3. Febr. 1971
'Verfahren zur Herstellung einer Halbleiteranordnung"
(Zusatz zu Patent (Patentanm. Nr. P 16 14 283.9) ™
Das Hauptpatent bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper aus Silicium mit mindestens einem Halbleiterschaltungselement, wozu eine an den Siliciumkörper grenzende praktisch flache Siliciumoxydschicht in Form eines schichtförmigen Siliciumoxydmusters mit Hilfe einer Oxydationsbehandlung an einer Oberfläche des Siliciumkörpers angebracht wird, wobei das schichtförmige Muster wenigstens über ei.ien " Teil seiner Dicke in den Siliciumkörpei* versenkt wird, indem die Oberfläche des Siliciumkörpers örtlich gegen die Oxydation maskiert wird, und wobei von einem Siliciumkörper ausgegangen wird, der aus einer auf einem Träger angebrach-
109836/1337
PHN. 4629.
ten Siliciumschicht besteht, während beim Anbringen des schichtförmigen Siliciunioxydrausters die Oxydationsbehandlung fortgesetzt wird, bis sich das Muster über die ganze" Dicke der Silicitunschicht erstreckt und die Siliciumschicht in eine Anzahl von Teilen unterteilt.ist, die durch das Muster voneinander getrennt sind.
Es wurde nun gefunden, dass eine wichtige Ausführ ungs form dieses Verfahrens dadurch gekennzeichnet ist, dass die Siliciumschicht als eine epitaktische Schicht vom einen Leitfähigkeitstyp auf einem Träger aus einem Halbleitermaterial vom anderen Leitfähigkeitstyp angebracht wird. Durch dieses Verfahren lassen sich auf einfache und zweckmässige Weise integrierte Halbleiterschaltungen herstellen, die eine epitaktische Siliciumschicht vom einen Leitfähigkeitstyp enthalten, die auf einem Halbleitersubstrat vom anderen Leitfähigkeitstyp angebracht ist, wobei die epi-"täktische Schicht in gegeneinander isolierte Teile, gewöhnlich als Inseln bezeichnet, unterteilt ist, in welchen Inseln Schaltungselemente, wie Transistoren, Dioden, Widerstände und Kapazitäten, angebracht sind, und wobei die Inseln durch Siliciumoxyd voneinander getrennt sind.
Vorzugsweise wird das Siliciuiiioxydmuster praktisch über seine ganze Dicke in die epitaktische Siliciumschicht versenkt, wozu bei einer Ausführungsform des Verfahrens nach der Erfindung die Maskierung- gegen Oxydation auch als Ätzmaske verwendet werden kann, damit vor der Oxydations-
109836/1337
·· " ORIGINAL INSPECTED · ,
Xt". -V U*.
PHN. 1*629.
behandlung die Siliciumschicht örtlich durch Atzen über einen Teil ihrer Dicke entfernt oder während einer Unterbrechung der Oxydationsbehandlung die bereits erhaltene Siliciumoxydschicht wenigstens über einen Teil ihrer Dicke entfernt werden kann.
Eine wichtige Ausführungsform des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass ein Siliciumträger verwendet und die epitaktische Siliciumschicht örtlich ™ gegen Oxydation maskiert wird, indem eine Maskierungsschicht aus Siliciumnitrid angebracht wird, die dünner als das anzubringende Siliciumoxydmuster ist.
Das erfindungsgemässe Verfahren schafft auf zweckmassige Weise die Möglichkeit, nach der Anbringung des Musters in einem isolierten Teil der epitaktischen Schicht eine an die Oberfläche dieses Teiles grenzende Zone eines Schaltungselements anzubringen, die wenigstens an einem Teil ihres Umfangs an das Muster grenzt. Dies ergibt ausser ande- A ren Vorteilen eine erhebliche Raumersparung bei der Herstellung integrierter Halbleiterschaltungen. Eine derartige Raumersparung lässt sich in allen denjenigen Fällen erzielen, in denen ein Siliciumoxydmuster hoher Güte erhalten wird, an das man eine Zone eines Schaltungselements grenzen lassen kann, wie dies bei dem erfindungsgemäeaen Verfahren der Fall ist.
Eine derartige Raumersparung wird vorzugsweise beim Anbringen eines Transistors benutzt, wozu eine weitere wichtige Ausführungsform des Verfahren» nach der Erfindung
109836/1337
PHN. 4629·
dadurch gekennzeichnet ist, dass in einem isolierten Teil der epitaktischen Schicht ein Transistor angebracht wird, wobei in diesem Teil eine an die Oberfläche des betreffenden Teiles grenzendei Basiszone angebracht wird, die wenigstens an einem Teil ihres Umfangs an das Muster grenzt, während in dieser Basiszone eine an die Oberfläche des betreffenden Teiles grenzende Emitterzone angebracht und die Kollektorzone des Transistors durch den an die Basiszone grenzenden Teil des isolierten Teiles gebildet wird.
Vorzugsweise wird in der Kollektorzone eine an die Oberfläche des isolierten Teiles grenzende Kontaktzone angebracht, die den gleichen Leitfähigkeitstyp wie die Kollektorzone und eine höhere Dotierung als diese Zone aufweist, welche Kontaktzone wenigstens an einem Teil ihres Umfangs an das Muster grenzt. Eine derartige Kontaktzone ist gewöhnlich zur Herstellung eines guten elektrischen Kontaks mit der Koliektorzone erforderlich und eine weitere Raumersparung lässt sich dadurch erreichen, dass man diese Kontaktzone an das Muster grenzen lässt.
Es sei bemerkt, dass der spezifische Widerstand des Trägers vorzugsweise niedrig in bezug auf den der epitaktischen Schicht gewählt wird, damit unterhalb des Siliciumoxydmusters und im Träger das Auftreten leitender Kanäle, die durch das Muster voneinander getrennte Teile der epitaktischen Schicht miteinander verbinden würden, verhindert wird.
Die Erfindung bezieht sich weiterhin auf eine durch
109836/1337
PHN. U62Q.
— 5 _
das erfindungsgemässe Verfahren hergestellte Halbleiteranordnung .
Einige Ausführungsformen der Erfindung sind in den. Zeichnungen dargestellt und werden im folgenden näher beschrieben. Eb zeigen:
Figuren 1 und 2 Schnitte durch den Teil einer Halbleiteranordnung nach den Figuren 3 und k in zwei Stufen wan- rend der Herstellung nach dem erfindungsgemässen Verfahren; ^
Fig. 3 einen Schnitt längs der Linie III-XII der Fig. k durch einen Teil einer Halbleiteranordnung, die durch das erfindungsgemässe Verfahren hergestellt ist;
Fig. k eine Draufsicht auf diesen Teil einer Halbleiteranordnung;
Fig. 5 einen Schnitt durch einen anderen Teil der Halbleiteranordnung, von der die Figuren 3 und k einen Teil darstellen, und
Fig. 6 einen Schnitt durch einen weiteren Teil J
dieser Halbleiteranordnung.
Zunächst wird eine Ausführungsform des Verfahrens nach der Erfindung zur Herstellung einer Halbleiteranordnung nach den Figuren 3 und k beschrieben, die einen Siliciumhalbleiterkörper 1 mit einem Halbleiterschaltungselement enthält, das durch einen Transistor mit einer Emitterzone 2, einer Basiszone 3 und einer Kollektorzone 4 gebildet wird. Zur Herstellung des Transistors (2,3»*0 wird eine an den Siliciumkörper 1 grenzende praktisch flache Siliciumoxydschicht in Form eines schichtförmigen Sillciumoxydmustera 5
109836/1337
PHN. 4629.
angebracht, wonach der nicht vom Muster abgedeckte Teil der Oberfläche in der Halbloitertechnik üblichen Bearbeitungen, wie der Anbringung diffundierter Zonen und Kontakte, unterworfen wird, um den Transistor zu erhalten. Das Muster fy wird mit Hilfe einer Oxydationsbehandlung an einer- Oberfläche des Siliciumkörpers 1 angebracht, wobei das Siliciueoxydmuster 5 praktisch über seine ganze Dicke in den Siliciurakörper 1 versenkt wird, indem während der Oxydationsbehand— lung die Oberfläche 6 des Siliciumkörpers örtlich gegen die Oxydation mit einer Maskierungsschicht 7 (siehe Figuren 1 und 2) maskiert wird.
Es wird von einem Silieiumkörper 1 ausgegangen, der aus einer auf einem Träger 8 angebrachten Silicimiiachicht besteht. Während der Anbringung de» Siliciuraoxydmusters 5 wird die Oxydationsbehandlung fortgesetzt, bis sich das Muster 5 über die ganze Dicke der Silicimnschicht 1 erstreckt und die Siliciumschicht 1 in eine Anzahl von Teilen 9 — 16 unterteilt ist, die durch das Muster 5 voneinander getrennt sind.
Die Siliciumschicht 1 wird in Form einer epitaktischen Schicht vom einen Leitfänigkeitstyp auf eine* Träger 8 aus einem Halbleitermaterial von anderen Leitfähigkeitstyp angebracht.
Der Träger 8 besteht z.B. aus einem p-leitenden Siliciumkristall mit einem spezifischen Widerstand von etwa O,2Q,c2·! and einer Dicke von etwa 25O yum. Die übrigen Abmessungen des Trägers 8 werden genügend gross gewählt, Ufa die gewünschte Anzahl gegeneinander isolierter Teile dar anzu-
109836/1337
PHN. U629.
bringenden epiLaktischen Schicht 1 erhalten zu können.
Es sei bemerk!., dass der Einfachheit halber in den Figuren 3 und k nur ein Teil der Halbleiteranordnung dargestellt ist, der nur einen einzigen isolierten Teil 9 der epitaktischen Schicht 1 vollständig enthält. Ferner ist der Deutlichkeit halber in Fig. k die Isolierschicht 20 nach Fig. 3 weggelassen. Daher sind in Fig. k die Offnungen in dieser Schicht 20 mit gestrichelten Linien angedeutet. '%
Auf dem p-leitenden Träger 8 wird eine n-leitende epitaktische Siliciumschicht 1 mit z.B. einer Dicke von etwa 2 /um und einem spezifischen Widerstand von etwa 2Sl.cm angebracht. Die epitaktische Schicht 1 (siehe Fig. 1) kann auf in der Halbleitertechnik übliche Weise durch Niederschlagen von Halbleitermaterial auf dem Träger 8 erhalten werden· Der spezifische Widerstand des Trägers 8 ist niedrig in bezug auf den der epitaktischen Schicht 1 gewählt, damit das Auftreten leitender Kanäle unterhalb des noch anzubringenden J Musters 5 und in dem Träger 8 verhindert wird, welche Kanäle durch das Muster 5 voneinander getrennte Teile der epitaktischen Schicht 1 miteinander verbinden könnten.
Die epitaktische Schicht 1 wird »it einer gegen Oxydation maskierenden Maskierungsschicht 7 versehen. Die Maskierungsschicht 7 besteht im vorliegenden Ausftihrungsbeispiel aus Siliciumnitrid, aber kann z.B. auch aus einer Doppelschicht aus Siliciumoxyd und Siliciumnitrid bestehen» Die Siliciumnitridschicht 7 wird auf übliche Weise angebracht, z.B. dadurch, dass der Körper (l,8) auf eine Tempe-
109836/1337
PHN. 4.629.
ratur von etwa 1OO0° C in einem Gasgemisch von SiH^ und NH „ erhitzt wird, während diese Siliciumnitridschicht eine Dicke von etwa O, 2 /um aufweist, welche Dicke erheblich geringer als die des anzubringenden Musters 5 ist.
Mit Hilfe eines photolithography.sehen Vorgangs wird ein Teil der Schicht 7 entfernt (siehe Fig. 1), damit das Muster 5 angebracht werden kann·
Zum Erhalten eines Musters 5» das praktisch über seine ganze Dicke in die Siliciumschicht 1 versenkt ist, wird vor dem Anfang der Oxydati ons behandlung zur Herstellung des Musters 5 die gegen Oxydation maskierende Schicht 7 als Atzmaske verwendet, damit die Siliciimnschicht 1 örtlich über etwa die Hälfte ihrer Dicke weggeätzt wird. Dabei werden die Nuten 21 gebildet. Die Atzbehandlung wird auf übliche Weise durchgeführt.
Dadurch, dass Dampf mit einem Druck von etwa 1 Atmosphäre bei einer Temperatur von etwa 1000° C über den Körper geleitet wird, wird durch Oxydation der Schicht 1 das Muster 5 gebildet. Die Oxydationsbehandlung wird fortgesetzt, bis das erhaltene Muster 5 mindestens bis zu dem Substrat 8 reicht (siehe Flg. 2)1
Die epitaktische Schicht 1 ist nun auf einfache und zweckmassige Weise in gegeneinander isolierte Teile 9 17 unterteilt, die durch das Muster 5 voneinander getrennt sind, welches Muster praktisch über seine ganze Dicke in die Schicht 1 versenkt ist, wodurch sich die erhaltene Konfiguration weiter mit Hilfe planerer Verfahren behandeln
109836/1337
PHN.
-V-
lässt, wobei das Muster 5 aus Siliciumoxyd hoher Güte besteht.
Die Oxydation«behändlung kann unterbrochen werden, während welcher Unterbrechung die bereits erhaltene Siliciumoxydschicht wenigstens über einen Teil ihrer Dicke durch Ätzen entfernt werden kann, wobei die Schicht 7 als Atzmaske verwendet wird. Eine der Oxydationsbehandlung vorangehende Ätzbehandlung ist dann nicht erforderlich.
Auch ist es möglich, gar keine Ätzbehandlung durch- ^ zuführen. In diesem Falle wird jedoch ein Muster 5 erhalten, das über die Oberfläche der epitaktischen Schicht 1 hinausragt, was nicht immer bedenklich zu sein braucht. Übrigens kann auch durch eine nachher durchgeführte Ätzbehandlung, bei der die Schicht 7 als Ätzmaske dient, der über die epitaktische Schicht 1 hinausragende Teil des Musters entfernt werden. Es ist also möglich, dass das Muster 5 etwas über die Oberfläche der epitaktischen Schicht 1 hinausragt oder etwas unterhalb dieser Oberfläche bleibt.
Die isolierten Teile 9-17 der epitaktischen w
Schicht 1- sind gegen den Träger 8 durch den pn-Ubergang isoliert, den die η-leitende Schicht . 1 mit dem p-leitenden Träger 8 bildet.
Dadurch, dass ein Muster 5 aus einem Oxyd hoher Güte erhalten und ausserdem das Muster 5 praktisch über seine ganze Dicke in die epitaktische Schicht 1 versenkt ist, kann auf besonders zweckmässige Weise ein Schaltungselement in einem isolierten Teil angebracht werden» wobei eine Zone eines Schaltungselements angebracht wird, die an die Ober—
109838/1337 ι
PHN. 4629.
- ΙΟ-fläche .des isoJiorteii Teiles grenzt und die wenigstens an einem Teil ihres Umfangs an das Muster grenzt. Dies ergibt eine beträchtliche Raumersparung,
Z.B. grenzt die Basiszone 3 des Transistors {2f3th) (siehe die Figuren 3 und 4) an dem grössten Teil ihres Um— fangs an das Muster 5·
Die Basiszone 3 kann auf übliche Weise durch Diffusion einer Verunreinigung angebracht werden. Dabei kann die Siliciumnitridschicht 7 als Diffusionsmaske verwendet werden. Im vorliegenden Ausführungsbeispiel wird aber zunächst die Nitridschicht 7 entfernt und durch die Siliciumoxydschicht 20 ersetzt, die auf übliche Weise als DAf fusionsmaske verwendet wird. Die p-leitende Basiszone 3» die z.B. durch Diffusion von Bor erhalten wird, weist eine Dicke von etwa 0,6 /um auf und grenzt an"die Oberfläche 23 des isolierten Teiles 9.
Dann wird in der Basiszone 3 z.B. durch Diffusion von Phosphor die η-leitende Emitterzone 2 angebracht, die eine Dicke von etwa 0,3 /um aufweist und an die Oberflache 23 des isolierten Teiles 9 grenzt.
Die Kollektorzone 4 des Transistors (2,3,4) wird durch den an die Basiszone 3 grenzenden Teil 4 des isolierten Teiles 9 gebildet.
Es sei bemerkt, dass der vertikale Teil 24 des pn-Ubergangs zwischen d«r Basiszone 3 und der KoIlektorKone 4 klein ist, wodurch auch-die Kapazität zwischen der Basiszone 3 und der*Kollektorzone 4 klein ist.
109836/1337
PHN. 4629. -11-
DIe Kollektorzone h wird »it einer Kontaktzone verseilen, die an die Oberfläche 23 des isolierten Teiles 9 grenzt. Diese Kontaktzone 25 weist den gleichen Leitfähigkeitstyp wie die Kollektorzone h und eine höhere Dotierung als diese Zone auf. Die Kontaktzone 25 grenzt an einem gre«— sen Teil ihres Umfangs an das Muster 5· wodurch eine weiter« beträchtliche Räumersparung erzielt wird. Die Kontaktzone 25 kann gleichzeitig mit der Emitterzone 2 durch Diffusion A von Phosphor angebracht werden.
Die Siliciumoxydschicht 2O wird «it Offnungen 26, 27 und 28 versehen, durch die die Zonen 2,3 und 25 kontaktiert werden können. Die Kontakte sind der Einfachheit halber nicht dargestellt und können auf übliche Weise angebracht werden und sich in Form von Metallschichten über die Isolierschicht 2O und das Muster 5 hinweg erstrecken.
Erwünschtßnfalls kann eine vergrab·»· Schicht vo«
gleichen Leitfähigkeitstyp wie die Kollektors«»!· kt die aber höher als die Kollektorzone dotiert ist, auf übliche Weise angebracht werden. Eine derartige vergrabene Schicht 30 ist in Fig. 3 "it gestrichelten Linien angedeutet«
Die Abmessungen des isolierten Teiles und der
Zonen 2,3 und 25 in der Draufsicht nach Fig. k sind bei eine« Verfahren nach der Erfindung nicht kritisch und können auf übliche Veise unter Berücksichtigung der verlangten Eigenschaften des Transistors gewühlt werden.
Die epitaktische Siliciuaischicht 1 ist aber vor
zugsweise nicht dicker als 2,5 bis 3 yu». Das Muster 5 oniss
109836/1337
PHN. 4629. - 12 -
nämlich etwa die gleiche Dicke wie die Schicht 1 aufweisen und ein Muster 5 hoher Güte und mit einer Dicke von mehr als 2,5 bis 3 /um lässt sich innerhalb einer angemessenen Oxydationszeit schwer anbringen.
Aussei* Transistoren können in den isolierten Teilen der epitaktischen Schicht andere Schaltungselemente, wie Dioden, Widerstände und Kapazitäten, angebracht werden. So kann ein isolierter Teil 4o (siehe Fig. 5) der epitaktischen Schicht 1 mit zwei Anschlusskontakten 42 und 43 versehen werden und als Widerstand dienen.
Häufig ist ein Widerstand mit einer diffundierten Zone erwünschte Ein derartiger Widerstand, der besonders wenig Raum beansprucht, ist in Schnitt in Fig. 6 dargestellt. In dem isolierten Teil 50 der epitaktischen Siliciumschicht 1 ist eine Widerstandszone 51 in Form einer Oberflächenzone angebracht, die an ihrem ganzen Umfang an das Muster 5 grenzt. Dadurch beansprucht die Widerstandszone 51 tnit dem isolierten Teil 5O, in dem sie angebracht ist, besonders wenig Raum. Die Zone 51 ist mit zwei Anschlusskontakten 52 und 53 versehen. Die Zone 51 kann auf übliche Weise durch Diffusion einer Verunreinigung angebracht werden und einen dem des isolierten Teiles 50 entgegengesetzten Leitfähigkeitstyp aufweisen, oder sie kann den gleichen Leitfähigkeitstyp wie der Teil 50, aber eine höhere Dotierung als dieser Teil aufweisen.
Auch können z.B. zwei Widerstände mit je einer diffundierten Oberflächenzonen in einem isolierten Teil der
109836/1337
PHN. 4629.
- 13 -
epitaktischen Schicht 1 angebracht werden, wobei die Oberflächenzonen in einiger Entfernung nebeneinander liegen und an einem Teil ihres Umfangs an das Muster 5 grenzen.
Mit einem Verfahren nach der Erfindung kann also nicht nur auf einfache und zweckmässige Weise ein sich über die ganze Dicke der epitaktischen Schicht 1 erstreckendes Siliciumoxydmuster 5» sondern auch ein Muster 5 aus Siliciuraoxyd hoher Güte erhalten werden, wobei das Muster 5 »it der ύ Siliciumschicht 1 eine praktisch ebene Oberfläche hat, wodurch Zonen von Schaltungselementen, die an das Muster 5 grenzen, durch übliche Planartechniken angebracht werden können. Dadurch wird eine beträchtliche Räumersparung erhalten, die eine grosse Packungsdichte von Schaltungselementen und eine niedrige Isolierungs- und Verdrahtungskapazität ermöglicht.
Es ist einleuchtend, dass sich die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt und dass im Rahmen der Erfindung für den Fachmann viele Abarten möglich sind. So können die Leitfähigkeitstypen aller erwähnter Teile der beschriebenen Halbleiteranordnungen gleichzeitig vom p-Typ zu η-Typ geändert werden, und umgekehrt. Es ist nicht erforderlich, dass ein Schaltungselement, wie ein Transistor oder ein Widerstand, angebracht wird, von dem eine oder mehrere Zonen wenigstens an einem Teil ihres Umfang s an das Muster 5 grenzen. Wenn eine Anzahl von Schaltungselementen angebracht wird, können die Schaltungselemente auf übliche Weise mit Hilfe auf der Isolierschicht 2O und auf dem Muster 5 angebrachter Leiterbahnen miteinander ver-
109836/1337
PHN. 4629.
bunden werden. Die Isolierschicht 20 kann aus einem anderen Isoliermaterial als Silieiumoxyd, ü.B. aus Siliciumnitrid, bestehen. Die Zonen von Schaltungselementen können statt durch Diffusion z.B. auch durch Ionenbeschuss eingebaut werden. Ferner kann auch die Emitterzone 2 in den Figuren 3 und k an einem Teil ihres Umfangs an das Muster 5 grenzen. Ausserdem können die Öffnungen in der Isolierschicht 20 zum Kontaktierten der an das Muster 5 grenzenden Zonen, wie die Offnungen 27 und 28 für die Zonen 3 und 25, an das Muster grenzen, wodurch eine weitere Raumersparung erzielt wird. Überdies kann die epitaktische Siliciumschicht vom einen Leitfähigkeitstyp, die auf dem Substrat vom anderen Leitfähigkeitstyp angebracht istij bereits vor dem Anbringen des Siliciumoxydmusters mit einer Zone vom anderen Leitfähigkeitstyp versehen sein. Die epitaktische Schicht kann z.B. aus einer Doppelschicht bestehen, wobei eine erste Teilschicht vom einen Leitfähigkeitstyp auf dem Trägerkörper und eine zweite Teilschicht vom anderen Leitfähigkeitstyp auf der ersten Teilschicht angebracht ist.
109836/1337

Claims (1)

  1. PATE H TAHSP RÜCHE.
    Λ.J Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kalbleiterkörper aus Silicium mit mindestens einem Halbleiterschaltungselement, wozu eine an den Siliciumkörper grenzende praktisch flache Siliciumoxydschicht in Form eines schichtförmigen Siliciumoxydmusters mit Hilfe einer Oxydationsbehandlung an einer Oberfläche des SiliciurakSrpers angebracht wird, wobei das schichtförmige Muster über einen Teil seiner Dicke in den Siliciumkörper versenkt wird, indem während der O-rydatiölbehandlung die Oberfläche den Silicium- ^ körpers örtlich gegen die Oxydation maskiert wird, und wobei von einem Siliciumkörper ausgegangen v/ird, der aus einer auf einem Träger angebrachten Siliciumschicht besteht, während beim Anbringen des schichtförmigen Siliciumoxydmusters die OxydationsbehandXung fortgesetzt wird, bis sich das Muster über die ganze Dicke der Siliciumschicht erstreckt und die Siliciumschicht in eine Anzahl von Teilen unterteilt ist, die durch das Muster voneinander getrennt sind, nach Patent (Patentanmeldung P 16 14 283.9)t dadurch gekenn-
    zeichnet» daß die Siliciumsohicht als eine epitaktische ™
    Schicht vom einen Xeitfähigkeitstyp auf einem Träger aus f
    einem Halbleitermaterial vom anderen Leitfähigkeitstyp an- i
    gebracht wird. j
    2* Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß die Maskierung gegen Oxydation auch als ätzmaske verwendet wird, damit vor der Oxydationsbehandlung die Siliciumschicht teilweise durch Ätzen über βχηατϊ Teil ihrer Dicke entfernt oder während einer Unterbrechung der Oxydationsbe-
    109836/1337
    PHN0 4629. - 16-
    handlung die bereits erhaltene SiIiciumoxydschicht wenigstens über einen Teil ihrer Dicke entfernt werden kann. 3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Siliciumträger verwendet und die epitaktische Siliciumschicht örtlich dadurch gegen Oxydation maskiert wird, dass eine Maskierungsschicht aus Siliciumnitrid angebracht wird, die dünner als das anzubringende Siliciumoxydmuster ist.
    k. _ Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Anbringen des Musters in einem isolierten Teil der epitaktischen Schicht eine an die Oberfläche dieses Teiles grenzende Zone eines Schaltungselements angebracht wird, die wenigstens an einem Teil ihres Umfange an das Muster grenzt. 5· Verfahren nach Anspruch k, dadurch gekennzeichnet, dass In einem isolierten Teil der epitaktischen Schicht ein Traneistor angebracht wird, wobei in diesem Teil eine an die Oberfläche des betreffenden Teiles grenzende Basiszone angebracht wird, die wenigstens an einem Teil ihres Umfangs an das Muster grenzt, während in dieser Basiszone eine an die Oberfläche des betreffenden Teiles grenzende Emitterzone angebracht und die Kollektorzone des Transistors durch den an die Basiszone grenzenden Teil des isolierten Teiles gebildet wird.
    6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass in der Kollektorzone eine an die Oberfläche des isolierten Teiles grenzende Kontaktzone angebracht wird, die den
    109836/1337
    gleichen Leitfähigkeitstyp wie die Kollektorzone und eine höhere Dotierung als diese Zone aufweist und die wenigstens an einem Teil ihres Umfangs an das Muster grenzt.
    109836/1337
DE19712105178 1966-10-05 1971-02-04 Integrierte Halbleiterschaltung Expired DE2105178C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL7002384A NL159817B (nl) 1966-10-05 1970-02-19 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (3)

Publication Number Publication Date
DE2105178A1 true DE2105178A1 (de) 1971-09-02
DE2105178B2 DE2105178B2 (de) 1979-07-12
DE2105178C3 DE2105178C3 (de) 1983-12-22

Family

ID=26644100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712105178 Expired DE2105178C3 (de) 1966-10-05 1971-02-04 Integrierte Halbleiterschaltung

Country Status (5)

Country Link
AT (1) AT339959B (de)
DE (1) DE2105178C3 (de)
FR (1) FR2081017A2 (de)
NL (1) NL159817B (de)
SE (1) SE372139B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170901C (nl) * 1971-04-03 1983-01-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4044454A (en) * 1975-04-16 1977-08-30 Ibm Corporation Method for forming integrated circuit regions defined by recessed dielectric isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE704674A (de) * 1966-10-05 1968-04-04
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
NL6903469A (de) * 1968-04-23 1969-10-27
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3254277A (en) * 1963-02-27 1966-05-31 United Aircraft Corp Integrated circuit with component defining groove
US3411051A (en) * 1964-12-29 1968-11-12 Texas Instruments Inc Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface
NL6815286A (de) * 1967-10-28 1969-05-01

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
BE704674A (de) * 1966-10-05 1968-04-04
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
NL6903469A (de) * 1968-04-23 1969-10-27

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM-Technical Disclosure Bulletin, Bd. 11, Nr.12, Mai 1969, S. 1690 und 1691 *

Also Published As

Publication number Publication date
DE2105178B2 (de) 1979-07-12
NL7002384A (de) 1971-08-23
FR2081017B2 (de) 1976-03-19
AT339959B (de) 1977-11-25
NL159817B (nl) 1979-03-15
FR2081017A2 (en) 1971-11-26
DE2105178C3 (de) 1983-12-22
ATA130671A (de) 1977-03-15
SE372139B (de) 1974-12-09

Similar Documents

Publication Publication Date Title
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2556668C3 (de) Halbleiter-Speichervorrichtung
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2105178A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2657822C2 (de)
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133980A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode

Legal Events

Date Code Title Description
8235 Patent refused
8225 Change of the main classification

Ipc: H01L 27/04

8281 Inventor (new situation)

Free format text: KOOI, ELSE, EINDHOVEN, NL

C3 Grant after two publication steps (3rd publication)