DE2216642C3 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2216642C3
DE2216642C3 DE19722216642 DE2216642A DE2216642C3 DE 2216642 C3 DE2216642 C3 DE 2216642C3 DE 19722216642 DE19722216642 DE 19722216642 DE 2216642 A DE2216642 A DE 2216642A DE 2216642 C3 DE2216642 C3 DE 2216642C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor
conductivity type
buried layer
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19722216642
Other languages
English (en)
Other versions
DE2216642B2 (de
DE2216642A1 (de
Inventor
Claude Jan Principe Frederic Le Nijmegen Can
Else Eindhoven Kooi
Walter Nijmegen Steinmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2216642A1 publication Critical patent/DE2216642A1/de
Publication of DE2216642B2 publication Critical patent/DE2216642B2/de
Application granted granted Critical
Publication of DE2216642C3 publication Critical patent/DE2216642C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Die Erfindung betrifft weiter ein Verfahren zur Herstellung einer solchen Halbleiteranordnung.
Eine Halbleiteranordnung der genannten Art ist aus Electronics 44 (1971) 5, 53-55 bekannt.
Die bei der Halbleiteranordnung gemäß der Erfindung vorgesehene epitaktische Halbleiterschicht ist also eine zusammengesetzte Schicht aus zwei aufeinander liegenden epitaktischen Schichten, wobei verschiedene Teile der Schicht, z. B. durch Eindiffundieren von Donatoren oder Akzeptoren, verschiedene Leitungstypen und/oder Leitfähigkeiten aufweisen können.
Halbleiteranordnungen der genannten Art finden insbesondere in monolithischen integrierten Schaltungen Anwendung. Dabei weisen diese Strukturen verschiedene wesentliche Vorteile auf. wobei an erster Stelle eine erhebliche Raumersparung erwähnt werden soll, wodurch in integrierten Schaltungen eine sehr große Packungsdichte von Schaltungselementen erreicht werden kann. Diese Raumersparung wird insbesondere dadurch erreicht, daß ein oder mehrere zu einem Schaltungselement gehörige PN-Ubergänge direkt gegen das versenkte Isoliermaterial gelegt werden können und nicht, wie bei üblichen integrierten Schaltungen, in einem gewissen Abstand von diffun-
Hi^rtpn Ιςτ»ΙίρΓ7Γ\ηρη ophaltpn 711 u/prdpn hraiirhpn
Ein weiterer wichtiger Vorteil der erwähnten Strukturen mit einem versenkten Muster aus Isoliermaterial ist der. daß auch durch die für das Anbringen dieses Musters geeigneten Techniken, die zum Durchführen der verschiedenen Diffusionen erforderlichen Maskierungsvorgänge erheblich vereinfacht werden können.
Ferner sind für die Herstellung der beschriebenen Strukturen mit versenktem Isoliermuster im allgemeinen eine geringere Anzahl Ausrichtschritte erforderlich, während die Toleranz für jeden Ausrichtschritt in den meisten Fällen verhältnismäßig groß ist, was darauf zurückzuführen ist, daß das Isoliermaterialmuster völlig oder teilweise zugleich als Diffusionsmaske verwendet werden kann.
Die Anordnung der genannten Art schafft die Möglichkeit, ein Schaltungselement in einer monolithischen integrierten Schaltung derart anzubringen, daß dieses Element durch das versenkte Isoliermaterialmaster und durch den PN-Übergang zwischen der ersten vergrabenen Schicht und dem Gebiet vom ersten Leitungstyp gegen die übrigen Teile der Halbleiterschicht und dieses Gebiet isoliert ist. Dabei bildet die erste vergrabene Schicht meistens seiher eine wirksame Zone des HalbleiterschaJtungselements.
Für eine Anzahl wichtiger Anwendungen in integrierten Halbleiterschaltungen ist die beschrieben« Struktur jedoch weniger geeignet. Dies trifft u. a. füi viele Fälle zu, in denen das Gebiet vom ersten Leitungstyp, das meistens durch das Substrat gebilde "1 wird, als wirksame Zone in der Schaltung, z. B. ah Kollektorzone eines oder mehrerer Bipolartransisto ren gleicher Leitungsstruktur, z. B. einer NPN-Struktür, wie eines gegen das Substrat isolierten, nach dei beschriebenen bekannten Struktur angebrachter
in NPN-Transistors, verwendet werden soll.
Eine weitere häufig vorkommende Struktur, für die die Anwendung der bekannten Anordnung wenigei geeignet ist, ist z. B. eine Struktur, in der in demselber Halbleiterkörper nebeneinander Halbleiterschal· , tungselemente. z. B. Bipolartransistoren komplementärer Struktur (NPN und PNP) vorhanden seir müssen, die beide gegen das Substrat isoliert sind unc vergleichbare Eigenschaften aufweisen.
Unter Haibieiterschaltungselementen mit komple-
jr. mentärer Struktur sind hier und nachstehend zwe ähnliche Halbleiterschaltungselemente zu verstehen bei denen jede Halbleiterzone des ersten Element* einen Leitungstyp aufweist, der dem der entsprechenden Zone des zweiten Elements entgegengesetzt ist als Beispiel sei erwähnt ein NPN- und ein PNP-Bipolar- oder -Feldeffekttransistor.
Der Vollständigkeit halber sei erwähnt, daß aus der US-P-' 3474308 bereits eine Transistorstruktur mil zwei aufeinander liegenden Schichten entgegenge-
;.. setzten Leitungstyps bekannt ist, mit einer einziger epitaktischen Schicht und eineiii durch PN-Übergänge gebildeten Isoliermuster, bei der die Basiszone niehl epitaktisch, sondern diffundiert ist.
Weiter ist aus der FR-PS 2 030578 eine Halbleiter-
- struktur mit zwei komplementären, vertikalen Bipolartransistoren bekannt, die nur diffundierte Basiszonen und ein durch polykristalline Halbleiterbereiche gebildetes Isoliermuster aufweist.
Schließlich ist aus der DE-OS 1 589661 eine inte-
:,, grierte Schaltung mit zwei komplementären Transistoren bekannt, die in zwei aufeinander liegenden epitaktischen Schichten angeordnet sind. Dahei Uf eine der Basiszonen eine diffundierte Zone, und das Isoliermuster wird ebenfalls durch hochdotierte Halblei-
:, terzonen des zu dem der epitaktischen Schichten entgegengesetzten Leitungstyps bzw. die dadurch gebildeten PN-Ubergänge dargestellt.
Der Erfindung liegt die Aufgabe zugrunde, die Halbleiteranordnung gemäß dem Oberbegriff des
■„. Anspruchs 1 so auszugestalten, daß die erwähnten Nachteile der beschriebenen bekannten Strukturen nicht, oder wenigstens in erheblich geringerem Maße, auftreten und sie sich mit einer Mindestanzahl an Maskierungsschritten und einer großen Toleranz beim
v, Ausrichten der Masken herstellen läßt.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß durch Anwendung einer zweiten vergrabenen Schicht vom ersten Leitungstyp in Verbindung mit einer derartigen Konfiguration des versenkten Isolier-
b0 musters, daß diese zweite vergrabene Schicht höchstens nur teilweise von dem versenkten Muster durchschnitten wird, eine Struktur erhalten werden kann, die im Vergleich zu bekannten Anordnungen große technologische und elektrische Vorteile auf-
,,- weist.
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
22 Ib 642
Die Anordnung nach der Erfindung weist, neben den bereits beschriebenen, sich bei der Anwendung eines versenkten Isoliermaterialmusters ergebenden Vorteilen im allgemeinen u. a. den großen Vorteil auf, daß das erwähnte Schaltungselement, das innerhalb des Halbleiterkörper gegen das Gebiet vom ersten Leitungstyp und gegen den übrigen Teil der Anordnung durch die erste vergrabene Schicht isoliert ist, sich mit einem oder mehreren Schalungselementen der gleichen Bauart und der gleichen Leitungsstruktur kombinieren läßt, bei denen das Gebiet vom ersten Leitungstyp eine (gemeinsame) wirksame Zone bildet. Ein weiterer wesentlicher Vorteil besteht darin, daß die Anordnung nach der Erfindungsich besonders gut mit einer Struktur kombinieren läßt, die ein ebenfalls gegen das Gebiet vom ersten Leitungs typ isoliertes anderes Schaltungselement einer zu dem vorerwähnten Schaltungselement komplementären Struktur enthält, wobei entsprechende wirksame Zonen dieser komplementären Schaltungselemente entgegengesetzte Leitungstypen, aber vergleichbare Dotierungskonzentrationen aufweisen.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Das Isoliermaterial des versenkten Musters kann aus verschiedenen Isoliermaterialien oder aus Kombinationen von Schichten verschiedener Isoliermaterialien bestehen.
Die Weiterbildung gemäß Anspruch 2 hat den Vor .eil, daß sich das Isoliermaterialmuster auf einfache Weise und erwünschtenfails in einem einzigen Oxydationsschritt und unter Verwendung einer einzigen Maske herstellen läßt.
Die Weiterbildung gemäß Anspruch 3 hat den Vorteil, daß bei der Herstellung der Anordnung die Anzahl Maskierungsschritte herabgesetzt werden kann, während außerdem bei gewissen Ausrichtschritten eine große Toleranz zulässig ist, und zwar in denjenigen Fällen, in denen das versenkte Isoliermaterialmuster wenigstens teilweise als Diffusionsmaske verwendet wirr!
Die auf dem Gebiet vom ersten Leitungstyp liegende epitaktische Halbleiterschicht wird bei der Herstellung im allgemeinen in Form einer Schicht angebracht, die völlig den ersten oder den zweiten Leitungstyp aufweist; bei der fertigen Anordnung sind jedoch Teile dieser Schicht, z. B. durch Diffusion oder durch Ionenimplantation, in Teile von einem dem der ursprünglichen Schicht entgegengesetzten Leitungstyp umgewandelt.
Die Dotierungskonzentration der an die Oberfläche grenzenden Zone vom zweiten Leitungstyp kann praktisch homogen sein, z. B. wenn diese Zone einen Teil einer ursprünglich angebrachten homogen dotierten Halbleiterschicht vom zweiten Leitungstyp bildet. Oft, z. B. wenn die vergrabene Schicht vom zweiten Leitungstyp als Kollektorzone benutzt wird, ist es vorteilhaft, wenn die Dotierungskonzentration der an die Oberfläche grenzenden Zone vom zweiten Leitungstyp von der Oberfläche zu der zweiten vergrabenen Schicht hin abnimmt, während z. B. im umgekehrten Falle, d. h. wenn die zweite vergrabene Schicht als Emitterzone benutzt wird, vorzugsweise die Dotierungskonzentration dieser Zone von der zweiten vergrabenen Schicht her in Richtung zur Oberfläche abnimmt, damit in der Basiszone ein möglichst günstiges Dotierungsprofil erhalten wird. Diese Dotierungsprofile können z. B. durch Diffusionsschritte erhalten werden.
Die erwähnte, zu dem Bipolartransistor gehörige Oberflächenzone vom ersten Leitungstyp kann erwünschtenfails an das versenkte Isoliermaterialmuster grenzen, in welchem Falle bei dem für die Herstellung dieser Oberflächenzone benötigten Ausrichtschritt eine große Toleranz zulässig ist.
Bei allen erwähnten Ausführungsformen kann das zweite inselförmige Gebiet vom ersten Leitungstyp "■ vorteilhaft dazu verwendet werden, das Schaltungselement in dem ersten inselförmigen Gebiet zu kontaktieren. Zu diesem Zweck wird vorzugsweise, um einen guten Kontakt auf der Oberfläche anbringen zu können, die Dotierungskonzentration des zweiten insel-"· förmigen Gebietes in einem an die Oberfläche grenzenden Teil höher als in dem unten liegenden Teil dieses Gebietes gemacht. Dies kann auf bekannte Weise erfolgen, z. B. dadurch, daß eine hochdotierte Oberflächenzone vom ersten Leitungstyp in dem :<> zweiten inselförmigen Gebiet angebracht oder daß in dieser Insel eine Diffusion vom ersten Leitungstyp über die ganze Dicke der Halbleiterschicht durchgeführt wird.
Die Anordnung nach der Erfindung ist insbeson- : dere von Bedeutung, weil sie sich auf sehr geeignete Weise mit anderen Strukturen kombinieren läßt. Dabei ist eine Kombination, durch die auf besonders einfache Weise Halbleiterschaltungselemente einer komplementären Struktur in derselben monolithi-Ki sehen Schaltung angebracht werden können, in der Praxis von besonderem Interesse. Zu diesem Zweck ist die Weiterbildung gemäß Anspruch 13 besonders geeignet.
Die komplementären Halbleiterschaltungselej-i mente können z. B. aus PN-Ubergangsfeldeffekttransistoren (junction FET) oder Feldeffekttransistoren mit isolierter Torelektrode (IGFET) bestehen. Auch andere Elemente, z. B. PNPN-Strukturen, kommen in Betracht. Von besonderer Bedeutung ist jedoch der απ häufig vorkommende Fall, in dem die komplementären Halbleiterschaltungselemente durch komplementäre Bipolartransistoren gebildet werden. Hierfür ist die Weiterbildung gemäß Anspruch 16 besonders geeignet.
5 Unter Umständen kann es vorteilhaft sein, die erste und/oder die dritte vergrabene Schicht mit einem Anschlußleiter zu versehen. Dies kann sich insbesondere in denjenigen Fällen als notwendig erweisen, in denen die erste und/oder die dritte vergrabene Schicht eine in wirksame Zone des Halbleiterschaltungselemente bildet.
Ferner läßt sich die Anordnung nach der Erfindung besonders vorteilhaft mit einem oder mehreren Elementen, z. B. Bipolar- oder Feldeffekttransistoren, der Schaltungsanordnung kombinieren, von der das Substratgebiet vom ersten Leitungstyp eine (gemeinsame) wirksame Zone bildet. Hierzu ist die Weiterbildung gemäß Anspruch 19 geeignet.
Bei der Herstellung dieser Weiterbildung ergibt h0 sich der wesentliche Vorteil, daß das wenigstens teilweise versenkte Isoliermaterialmuster zugleich mit wenigstens einem Teil des Diffusionsmusters für die Herstellung der Halbleiterschaltungselemente mit gemeinsamer Zone in demselben Herstellungsschritt geb3 bildet wird. Wenn diese Elemente vertikale Bipolartransistoren sind, brauchen für die Basisdiffusion dieser Transistoren nur die an der Stelle vorhandenen Teile der gegen Oxydation maskierenden Schicht ent-
ferrit zu werden, was nur einen einzigen Ausrichtschritt geringer Genauigkeit erfordert.
Mit der Weiterbildung gemäß Anspruch 19 wird dabei eine besonders gedrängte Struktur erreicht. Eine noch gedrängtere Struktur wird mit der Weiterbildung gemäß Anspruch 20 erreicht.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 schematisch eine Draufsicht auf einen Teil einer Halbleiteranordnung nach der Erfindung,
Fig. 2 schematisch einen Querschnitt durch die Anordnung nach Fig. 1 längs der Linie X-X der Fig. 1,
Fig. 3-10 schematisch Querschnitte durch die Anordnung nach den Fig. 1 und 2 längs der Linie X-X in aufeinanderfolgenden Herstellungsstufen.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind im allgemeinen
mit rl#»n
rn hp?pirhnpt In Hpn ··. ~- —......... ... *.„..
Querschnitten weisen Halbleiterzonen, die in derselben Richtung schraffiert sind, im allgemeinen den gleichen Leitungstyp auf. In Fig. 1 sind die Grenzen von Metallschichten mit gestrichelten Linien und die Grenzen des versenkten Oxydmusters mit vollen Linien angedeutet.
Fig. 1 zeigt eine Draufsicht auf und Fig. 2 schematisch einen Querschnitt längs der Linie A'-A'derFig. 1 durch einen Teil einer Halbleiteranordnung nach der Erfindung. Die Anordnung bildet eine monolithische integrierte Schaltung und enthält ein einkristaüines N-Ieitendes Gebiet (1, 2), das aus einem hochdotierten Trägerkörper 1 aus N-Ieitendem Silicium mit einem spezifischen Widerstand von 0,01 Ω cm und einer auf diesem Trägerkörper angebrachten epitaktischen Schicht, gleichfalls aus N-Ieitendem Silicium, mit einer Dicke von 8 μΐη und einem spezifischen Widerstand von 0,6 Ω · cm besteht. Auf dem N-Ieitenden Gebiet (1, 2) liegt eine einkristalline N-leitende Siliciumschicht 3 mit einer Dicke von 3 um und einem spezifischen Widerstand von 0,3 Ω ■ cm, in der eine Anzahl von Zonen verschiedener Leitungstypen angebracht sind, deren Funktion nachstehend erörtert wird.
Zwischen dieser Halbleiterschicht S und dem Uebiet (1, 2) befindet sich örtlich eine erste vergrabene P-Ieitende Schicht 4. Diese Schicht 4 befindet sich im wesentlichen in der epitaktischen Schicht 2.
Ferner ist ein in die Halbleiterschicht 3 versenktes Muster aus Isoliermaterial vorgesehen, das in diesem Beispiel aus versenkten Gebieten 5 aus Siliciumoxyd besteht, die sich von der Oberfläche 6 her überall bis zu praktisch der gleichen Tiefe in dem Halbleiterkörper erstrecken.
Dabei wird ein Gebiet der Halbleiterschicht 3 von dem N-Ieitenden Gebiet (1,2) und von dem übrigen Teil der Schicht 3 durch die erste vergrabene Schicht 4 und durch den dieses Gebiet völlig umgebenden und sich der vergrabenen Schicht 4 anschließenden Teil SA des Oxydmusters 5 getrennt. In diesem Gebiet ist ein Bipolar-NPN-Transistor mit einer an die Oberfläche 6 grenzenden P-leitenden Basiszone 7 angeordnet, in der eine N-leitende Oberflächenzone 8 (die Emitterzone) angebracht ist.
Zwischen der ersten vergrabenen Schicht 4 und der Halbleiterschicht 3 ist eine N-leitende zweite vergrabene Schicht 9 vorgesehen und das erwähnte von der vergrabenen Schicht 4 und dem Oxyd "A umgebene Gebiet der Halbleiterschicht 3 wird von einem Teil SB des Oxydmusters in ein erstes inselförmiges Gebiet I und ein zweites N-Ieitendes inselförmiges Gebiet II unterteilt, welche Gebiete beide an die zweite vergrabene Schicht 9 grenzen. Dabei ist der Oxydteil 5 B von der ersten vergrabenen Schicht 4 durch einen Teil der Dicke der zweiten vergrabenen Schicht 9 getrennt. Das erste inselförmige Gebiet I enthält die bereits erwähnte P-Ieitende Basiszone 7 und N-leitende Emitterzone 8 des Bipolar-npn-Transistors, dessen Kollektor durch die N-leitende vergrabene Schicht 9 gebildet wird, die über die N-leitende Insel II an der Oberfläche 6 kontaktiert werden kann. Der Basis-Kollektor-Übergang 10 des Transistors erstreckt sich parallel zu der Oberfläche 6 und wird von dem versenkten Oxydmuster 5 begrenzt. Die Halbleiterschicht 3 ist in diesem Beispiel durch die zweite vergrabene Schicht 9 völlig von der ersten vergrabenen Schicht 4 getrennt.
Die bisher beschriebene Anordnung kann nicht nur auf besonders einfach·? Weise, he.roe.ste.llt werden, wie nachstehend beschrieben wird, sondern sie bietet außerdem den großen Vorteil, daß sie sich auf sehr geeignete Weise in einer monolithischen integrierten Schaltung mit anderen Halbleiterschaltungselementen kombinieren läßt.
So ist in dem beschriebenen Beispiel (siehe Fig. 2) neben der ersten vergrabenen Schicht 4 eine dritte, P-leitende vergrabene Schicht 11 angebracht. Ein zwischen dieser dritten vergrabenen Schicht 11 und der Oberfläche 6 liegender weiterer Teil der Halbleiterschicht 3 ist völlig von dem N-leitenden Gebiet (1, 2) und von dem übrigen Teil der Schicht 3 durch die dritte vergrabene Schicht 11 und durch einen diesen weiteren Teil umgebenden Teil des Oxydmusters 5 getrennt, welches Muster aus den Teilen 5j4 und 5 C besteht (siehe Fig. 1, 2) und sich der Schicht 11 anschließt.
Der erwähnte weitere Teil der Schicht 3 enthält eine N-leitende Basiszone 12 und eine N-leitende Emitterzone 13 eines Bipolar-PNP-Transistors, dessen Kollektorzone durch die vergrabene Schicht 11 gebildet wird. Der erwähnte weitere Teil der Schicht 3 wird in ein drittes inselförmiges Gebiet III und ein viertes inseltormiges Ueniet iv von einem Teii 5 D des versenkten Oxydmusters unterteilt, welcher Teil sich der vergrabenen Schicht 11 anschließt und sich nur über einen Teil der Dicke dieser vergrabenen Schicht erstreckt. Das dritte inselförmige Gebiet III wird völlig von der N-leitenden Basiszone 12 und der P-leitenden Emitterzone 13 eingenommen; über das vierte inselförmige Gebiet, das völlig P-leitend ist, kann die als Kollektorzone dienende vergrabene Schicht 11 kontaktiert werden.
Nach der beschriebenen Struktur sind auf einfache Weise in derselben Halbleiterscheibe zwei sowohl gegeneinander als auch gegen das Substratgebiet (1, 2) isolierte Bipolartransistoren komplementärer Struktur kompakt zusammengebaut, wobei die Stromrichtung von dem Emitter zu dem Kollektor für die beiden Transistoren quer zu der Oberfläche 6 steht; dies im Gegensatz zu z. B. bekannten Kombinationen von komplementären Transistoren, die durch einen isolierten vertikalen Transistor und einen lateralen Transistor gebildet werden, deren Substratgebiet die Basiszone bildet. In der Kombination nach der Erfindung weisen die beiden Transistoren die gleiche Bauart auf und können außerdem entsprechenden Zonen vergleichbare Dotierungskonzentrationen gegeben wer-
den; tfies im Gegensatz zu vielen bekannten Strukturen mit komplementären Transistoren (oder anderen Halbleiterschaltungselementen).
Ferner ist in der hier beschriebenen Anordnung eine Anzahl Transistoren mit gemeinsamer Kollektorzone vorhanden), von denen in der Zeichnung ein Transistor völlig und ein anderer teilweise dargestellt ist. Das versenkte Oxydmuster enthält zu diesem Zweck ein Netzwerk aus versenkten Oxydgebieten SE, die eine Anzahl inselförmiger Gebiete V der SiIiciumschicht 3 umschließen, die an das N-leitende Gebiet (1, 2) grenzen. Diese inselförmigen Gebiete enthalten je eine an die Oberfläche 6 grenzende P-leitende Zone 1.4, in der eine N-leitende Oberflächenzone 15 angebracht ist. Die Zonen 14 werden von dem versenkten Oxyd begrenzt und bilden die Basiszonen von Transistoren, deren Zonen 15 die Emitterzonen sind, während die gemeinsame Kollektorrone durch die N-Ieitenden Gebiete 1 und 2 gebil rtä*t wirA Πιιο jui nnnn**» Klafniierl· η · ic· uarrnnltan
Oxydteilen enthält auch einen Teil SA, der zu der Isolierung des NPN-Transistors (8, 7, 9) gehört.
Die Zonen 12!, 13, 7, 8, 14 und 15, die Inseln II und IV und der Triigerkörper oder das Substrat 1 sind durch Metallschiclliten 16-25 kontaktiert.
Es leuchtet ein, daß ein derartiges Netzwerk statt eines Teiles SA einen Teil 5 C des Oxydmusters, der zu der Isolierung des PNP-Transistors (13, 12, 11) gehört, enthaltein kann, oder auch völlig von diesen Teilen SA und !5C des Musteis getrennt sein kann. Die von dem Netzwerk begrenzten Inseln können sich erwünschtenfalls auch über eine zwischenliegende N-leitende vergrabene Schicht dem N-Ieitenden Gebiet (1,2) anschließen, welche N-leitende vergrabene Schicht zugleich mit der Schicht 9 angebracht werden kann. Die in dem Netzwerk angebrachten Transistoren können auch laterale Transistoren [mit gemeinsamer Basiszone (I1 2)] sein. Auch können erwünschtenfalls diese Transistoren einen oder mehrere laterale und einen oder miellirere vertikale Transistoren umfassen, wobei die Basiszone der lateralen Transistoren und die Kollektorxcne der vertikalen Transistoren in der Schaltungsanoirdnung miteinander verbunden sind und durch das N-Ieitende Gebiet (1, 2) gebildet werden.
Die beschriebene Struktur ist naturgemäß nur ein Beispiel der vielen Anwendungsmöglichkeiten der erfindungsgemäßein Anordnung. So kann z. B. unter Umständen die iichicht 4 mit der Schicht 11 verbunden sein. Auch kann statt eines gemeinsamen Oxydgebietes SA zwischen den Transistoren (8, 7, 9) und (13, 12, 11) die Oxydisolierung durch voneinander getrennte Teile diss Oxydmusters gebildet werden.
Ferner können die Oxydgebiete, die die isolierten Transistoren (8,7,9) und (13,12,11) umgeben, gleich wie die vergrabenen Schichten 4 und 11, unter Umständen eine Offniimg oder Unterbrechung aufweisen, durch die z. B. aus anderen Teilen des Halbleiterkörpers eine Speisespannung zugeführt werden kann, oder durch die ein Schaltungselement mittels eines durch das Material der Halbleiterschicht gebildeten Widerstandes mit anderen Teilen der Schaltungsanordnung verbunden ist
Ein besonders praktisches und einfaches Verfahren zur Herstellung der betreffenden Anordnung wird nunmehr beschrieben. Es wird (siehe F ig. 3) von einer N-leitenden Siüciumscheibe i mit einem spezifischen Widerstand von 0,01 Ω ■ cm ausgegangen. Auf dieser Scheibe kann eine Vielzahl gleicher Anordnungrn gleichzeitig hergestellt werden; die Herstellung wird nachstehend an Hand des in der Zeichnung dargestellten Teiles einer dieser Anordnungen beschrieben.
> In die Oberfläche der Scheibe 1 wird nun örtlich Bor eindiffundiert zur Bildung der P-leitenden Schichten 4 und 11 unter Verwendung einer Oxydmaske 26. Die Schichten 4 und 11 weisen einen Flächenwiderstand von etwa 450 Ω auf und dringen nur
i" in geringem Maße in die Scheibe 1 ein, was auf dk. hohe Dotierungskonzentration der Scheibe zurückzuführen ist. Nach Entfernung der Oxydmaske 26 wird auf der Scheibe 1 auf übliche Weise eine N-leitende Siliciumschicht 2 mit einem spezifischen Widerstand
ι "> von 0,6 Ω ■ ein und einer Dicke von 8 μιη durch epitaktisches Anwachsen angebracht (siehe Fig. 4). Während dieses epitaktischen Anwachsens diffundieren die Schichten 4 und 11 aus dem Substrat 1 nahezu durch die ganze Dicke der Schicht 2 hindurch.
>:i Dann wird unter Verwendun0 einer neuen Oxvdmaske 27 (siehe Fig. 5) in einen Teil der Schicht 4 Arsen eindiffundiert zur Bildung einer N-Ieitenden Schicht 9 mit einem Flächenwiderstand von 20 Ω, derart, daß die Schicht 9 völlig von der Schicht 4 um-
:') geben ist.
Anschließend wird, nach Entfernung der Maske 27, eine N-leitende Siliciumschicht 3 mit einem spezifischen Widerstand von 0,3 Ω · cm und einer Dicke von 3 mm angewachsen (siehe Fig. 6). Diese Schicht 3
in wird danach mit einer gegen Oxydation maskierenden Schicht 28 überzogen, die z. B. aus Siliciumnitrid besteht. In dieser Schicht 28 werden unter Verwendung bekannter photolithographischer Ätztechniken Öffnungen angebracht, und das innerhalb dieser öffnun-
r> gen freigelegte Silicium wird zum Teil bis zu einer Tiefe von etwa 1 μπι weggeätzt (siehe Fig. 6). Für alle technischen Einzelheiten in bezug auf örtliche Oxydation und das photolithographische Ätzen gegen Oxydation maskierender Nitridschichten sei auf den Arti-
4Ii kel von Appels und anderen in »Philips Research Reports«, April 1970, S. 118-132 verwiesen.
Das Silicium wird dann bei 1000° C in feuchtem Sauerstoff oxydiert, wobei der Oxyaationsvorgang
r. fortgesetzt wird, bis sich das erhaltene Oxydi.-.uster 5 bis zu den Schichten 9 und 11, die während des Anwachsens der Schicht 3 nahezu völlig aus der Scheibe 1 in die Schichten 2 und 3 eindiffundiert sind, aber nur über einen Teil der Dicke der N-Ieitenden
,Ii Schicht 9 erstreckt (siehe Fig. 7). Die Oberseite des versenkten Oxydmusters 5 fällt dabei praktisch mit der Oberseite der Schicht 3 zusammen. Dabei bilden sich die inselförmigen Gebiete I-V der Halbleiterschicht 3.
-,) Anschließend wird die Maskierungsschicht 28 entfernt und wird durch thermische Oxydation eine Oxydschicht 29 angebracht (siehe Fig. 8), wonach durch eine tiefe Bordiffusion die Insel IV völlig P-leitend gemacht wird. Dann wird oberhalb der Insel Hl
bo eine Öffnung in der Maskierungsschicht 29 geätzt und oberhalb der Inseln I und V die Schicht 29 völlig entfernt, wonach durch eine weniger tiefe Bordiffusion die P-leitenden Zonen 13, 7 und 14 angebracht werden (siehe Fig. 9).
b5 Bei den obengenannten, nach dem Oxydationsvorgang durchgeführten Diffusionen sind /um Anbringen der Zonen 7undi4undzumUrndoiierender Inse! IV Ausrichtschritte nur geringer Genauigkeit erforder-
lieh, weil das bereits vorhandene versenkte Oxyd 5 zugleich als Diffusionsmaske dient.
Die Maskierungsschicht 29 wird nun entfernt, und eine Oxydschicht 30 wird auf bekannte Weise auf der ganzen Oberfläche durch thermische Umwandlung von Silan (SiH4) und Sauerstoff angebracht. Dies kann auch durch thermische Oxydation erfolgen. Diese Schicht wird als Diffusionsmaske zum Anbringen durch eine Phosphordiffusion der N-leitenden Zonen 8 und 15 und der hochdotierten N-leitenden Kontaktgebiete auf Basiszone 12 und der Insel Π verwendet (siebe Fig. 10). Nach dem Ätzen von Kontaktfenstern und dem Aufdampfen und dem photolithographischen Ätzen der Metallschichten 16—25 (meistens aus Aluminium) ist die Struktur nach den F i g. 1 und 2 erhalten.
Dadurch, daß die P-leitende vergrabene Schicht 4 aus dem Trägerkörper 1 durch die ganze Dicke der Schicht 2 und sogar durch einen Teil der Dicke der Schicht 3 hindurchdiffundiert, ist eine verhältnismäßig geringe Eindringtiefe des Oxyds 5 genügend, wodurch außerordentlich lange Oxydationszeiten vermieden werden können, was diese Isolierungstechnik mittels einer Kombination von epitaktischem Anwachsen auf einer vergrabenen Schicht und örtlicher Oxydation in technologischer Hinsicht besonders interessant macht.
Nach einer Abwandlung kann die Struktur nach den Fig. 1 und 2 auch dadurch erhalten werden, daß statt einer N-ieitenden Schicht 3 eine P-leitende Schicht 3 auf der Schicht 2 angewachsen wird. Dabei kann z. B. das Oxydmuster 5 über die ganze Dicke der Schicht 3 angebracht werden, während die Diffusionsschritte z. B. derart abgeändert werden können, daß nach der Oxydation zunächst die N-leitende Basiszone 12 und die N-leitende Insel II gebildet werden, wonach durch eine weniger tiefe N-Diffusion die Emitterzonen 8 und 15 gebildet werden und anschließend eine neue Diffusionsmaske zur Bildung der P-leitenden Emitterzone 13 und von Basiskontaktgebieten auf den Inseln IV, I und V angebracht wird. In diesem Falle können die Basiszonen 7 und 14 als Teile der ursprünglichen P-leitenden Schicht 3 homogen sein, während die Dotierungskonzentration der Zone 12 von der Oberfläche zu der vergrabenen Schicht 11 abnimmt; dies im Gegensatz zu dem bereits beschriebenen Verfahren, bei dem die Dotierung der Basiszone 12 praktisch homogen ist und die Dotierungs-' konzentration der Zonen 7 und 14 von der Oberfläche zu dem Gebiet 1 abnimmt.
Die in den Beispielen angegebenen Leitungstypen können naturgemäß grundsätzlich alle durch die entgegengesetzten Leitungstypen ersetzt werden. Ferner können die beschriebenen Transistoren statt einer einzigen Emitterzone auch mehrere Emitterzonen enthalten.
Es können auch andere Halbleitermaterialien oder Kombinationen von Halbleitermaterialien verwendet
ι5 werden, wobei (siehe Fig. 2) die Schicht 3 z. B. aus einem von dem der Gebiet 1 und 2 verschiedenen Halbleitermaterial hergestellt sein kann. Das versenkte Isoliermuster kann teilweise aus der Halbleiteroberfläche hervorragen und kann erwünschtenf alls
-"' völlig oder teilweise aus anderen Materialien als Silieiumoxyd bestehen. Neben den beschriebenen Schaltungselementen können auch andere passive (Widerstände, Kondensatoren) oder aktive Halbleiterschaltungselemente in der Schaltungsanordnung vorhan-
-' den sein. Die Transistoren können ferner in umgekehrtem Sinne verwendet werden, wobei z. B. (siehe Fig. 2) die vergrabene Schicht 9 als Emitterzone und die Zone 8 als KoUektorzone verwendet wird. In diesem Falle kann es empfehlenswert sein,
ji> dafür zu sorgen, daß die Dotierung der Basiszone 7 von der Schicht 9 zu der Oberfläche abnimmt. Auch kann die Dotierung der verschiedenen Gebiete, außer durch Diffusion aus der Atmosphäre, völlig oder teilweise durch Ionenimplantation erfolgen, wobei das
;> versenkte Isoliermaterial als Maskierung dient, oder durch Diffusion aus einer dotierten Oxydschicht. Schließlich wird noch bemerkt, daß, obwohl in den Beispielen der Teil SB des versenkten isolierenden Musters, der die Aufteilung in ein erstes und ein zwei-
4i> tes inselförmiges Gebiet bewirkt, sich bis in die zweite vergrabene Schicht 9 erstreckt, dieser Teil des isolierenden Musters auch derart flach sein kann, daß er sich nicht bis zur zweiten vergrabenen Schicht erstreckt.
Hierzu 4 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche;
    1. Halbleiteranordnung mit einem Halbleiterkörper mit einem Gebiet von einem ersten Leitungstyp, einer auf diesem Gebiet liegenden, an die Oberfläche des Körpers grenzenden ersten epitaktischen Halbleiterschicht, mindestens einer örtlich zwischen dieser ersten epitaktischen Schicht und dem Gebiet vom ersten Leitungstyp vorhandenen ersten vergrabenen Schicht von einem zweiten Leitungstyp und einem wenigstens teilweise in die erste epitaktische Schicht versenkten Muster aus einem Isoliermaterial, wobei ein Gebiet der ersten epitaktischen Schicht von dem Gebiet vom ersten Leitungstyp und von dem übrigen Teil der ersten epitaktischen Schicht durch die erste vergrabene Schicht und durch einen das Gebiet der ersten epitaktischen Schicht praktisch völlig umgebenden, sich der ersten vergrabenen Schicht anschließenden Teil des Isoliermaterialmusters getrennt ist, in welchem Gebiet der ersten epitaktischen Schicht ein Halbleiterschaltungselement wenigstens teilweise angeordnet ist, und wobei das erwähnte Gebiet der ersten epitaktischen Schicht von einem Teil des versenkten Isoliermaterialmusters in mindestens ein erstes inselförmiges Gebiet, in dem das Halbleiterschaltungselement wenigstens teilweise angebracht ist, und in ein zweites inselförmiges Gebiet vom ersten Leitungstyp unterteilt ist, dadurch gekennzeichnet, daß das Gebiet (1,2) vom ersten Leitungstyp einen hochdotierten Trägerk"/per (1) vom ersten Leitungstyp und eine au' diesem Trägerkörper angebrachte zweite epitaktische Γ ihicht (2) vom ersten Leitungstyp aufweist, in der sich die erste vergrabene Schicht (4) zum größten Teil befindet, daß zwischen der ersten vergrabenen Schicht (4) und der ersten epitaktischen Schicht (3) eine zweite vergrabene Schicht (9) vom ersten Leitungstyp vorgesehen ist, und daß der erwähnte, das Gebiet der ersten epitaktischen Schicht in die beiden inselförmigen Gebiete (I, II) unterteilende Teil (5 B) des versenkten Isoliermaterialmusters (5) von der ersten vergrabenen Schicht (4) durch wenigstens einen Teil der Dicke der zweiten vergrabenen Schicht (9) getrennt ist, wobei das erste (I) und zweite (II) inselförmige Gebiet beide an die zweite vergrabene Schicht (9) grenzen.
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das versenkte Isoliermaterialmuster (5) aus durch örtliche Oxidation des Halbleitermaterials erhaltenem Oxid besteht und sich überall von der Oberfläche des Halbleiterkörpers bis zu praktisch der gleichen Tiefe in dem Halbleiterkörper erstreckt.
    3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleiterschaltungselement mindestens einen PN-Übergang (10) enthält, der einen praktisch parallel zu der Oberfläche des Halbleiterkörpers verlaufenden Teil aufweist, der von dem versenkten Isoliermaterialmuster (5) begrenzt wird.
    4. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die erste epitaktische Schicht (3) durch die zweite vergrabene Schicht (9) völlig von der ersten vergrabenen Schicht (4) getrennt ist.
    5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die erste vergrabene Schicht (4) sich vom Trägerkörper (1) her durch die zweite epitaktische Schicht (2) und durch einen Teil der Dicke der ersten epitaktischen Schicht (3) erstreckt, und daß das Isoliermaterialmuster (5) sich nur über einen Teil der Dicke der ersten epitaktischen Schicht (3) erstreckt,
    6. Halbleiteranordnung nach einem odti mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das erste inselförmige Gebiet (I) eine an die Oberfläche des Halbleiterkörpers und an das Isoliermuster (S) grenzende Zone (7) vom zweiten Leitungstyp enthält.
    7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die an die Oberfläche des Halbleiterkörpers grenzende Zone (7) vom zweiten Leitungstyp die Basiszone eines Bipolartransistors bildet, dessen Emitter- und Kollektorzonen durch die zweite vergrabene Schicht (9) bzw. mindestens eine in der Basiszone angebrachte Oberflächenzone (8) vom ersten Leitungstyp gebildet werden.
    8. Halbleiteranordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Dotierungskonzentration der an die Oberfläche des Halbleiterkörpers grenzenden Zone (7) vom zweiten Leitungstyp praktisch homogen ist.
    9. Halbleiteranordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Dotierungskonzentration der an die Oberfläche des Halbleiterkörpers grenzenden Zone (7) vom zweiten Leitungstyp von der Oberfläche zu der zweiten vergrabenen Schicht (9) hin abnimmt.
    10. Halbleiteranordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Dotierungskonzentration der an die Oberfläche des Halbleiterkörpers grenzenden Zone (7) vom zweiten Leitungstyp von der zweiten vergrabenen Schicht (9) her in Richtung zur Oberfläche abnimmt.
    11. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Dotierungskonzentration des zweiten inselförmigen Gebietes (H) in einem an die Oberfläche des Halbleiterkörpers grenzenden Teil höher ist als in dem darunterliegenden Teil dieses Gebietes.
    12. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium und das versenkte Isoliermaterialmuster (5) wenigstens teilweise aus Siliziumoxid besteht.
    3. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß neben der ersten vergrabenen Schicht (4) zwischen dem Gebiet (1,2) vom ersten Leitungstyp und der ersten epitaktischen Schicht (3) eine dritte vergrabene Schicht (11) vom zweiten Leitungstyp vorhanden ist, wobei ein weitet er Teil der ersten epitaktischen Schicht (3) praktisch völlig vom Gebiet (1,2) vom ersten Leitungstyp und von dem übri= gen Teil der ersten epitaktischen Schicht (3) durch die dritte vergrabene Schicht (11) und durch einen den weiteren Teil umgebenden, sich der dritten vergrabenen Schicht (11) anschließenden Teil des versenkten Isoliermaterialmusters (5) getrennt ist, welcher weitere Teil der ersten epitaktischen Schicht (3) mindestens ein von der dritten vergra-
    benen Schicht (11) und dem versenkten Isoliermaterialmuster i(5) begrenztes inselförmiges Gebiet (ΠΙ) enthiWt, in dem ein Halbleiterschaltungselement (A3, 12, 11) einer zu der des erwähnten, im ersten inselförmigen Gebiet (I) angebrachten Schailtungselementes (8,7,9) komplementären Stnuliiur wenigstens teilweise angebracht ist.
    14. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, daß der den erwähnten weiteren Teil der ersten epitaktischen Schicht (3) begrenzende Teil des versenkten Isoliermaterialmusters (5) einen Teil des das erste (I) und das zweite (Π) inselförmige Gebiet begrenzenden Teiles des versenkten Musters (5) bildet.
    15. Halbleiteranordnung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß der weitere Teil der ersten epitaktischen Halbleiterschicht (3) ein viertes inseif örmiges Gebiet (FV) vom zweiten Leitungstyp aufweist, das durch einen sich der dritten vergrabenen Schicht (11) anschließenden und sich höchstens über einen Teil der D-'.cke dieser vergrabenem Schicht erstreckenden Teil des versenkten Isoliiermaterialmusters (5) von dem dritten inselfömnigen Gebiet (III) getrennt ist.
    16. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, daß das dritte inselförmige Gebiet (ΙΠ) eine an die Oberfläche des Halbleiterkörpers grenzende Zone (12) vom ersten Leitungstyp enthält, in der mindestens eine Oberflächenzame (13) vom zweiten Leitungstyp angebracht ist, wobei die Zone (12) vom ersten Leitungstyp die Basiszone eines Bipolartransistors bildet, dessen Emitter- und Kollektorzonen durch die dritte vergrabene Schicht (11) bzw. die erwähnte Oberfläichenzone (13) vom zweiten Leitungstyp gebildet werden.
    17. Halblertexanordnung nach einem der vorstehenden Arißiprüche, dadurch gekennzeichnet, daß die erste (4) und/oder die dritte (11) vergrabene Schicht voim zweiten Leitungstyp mit einem Anschlußleiteir versehen sind.
    18. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das versenkte Isoliermaterialmuster (5) außerdem mindestens ein an die Oberfläche des Halbleiterkörpers grenzendes fünftes inselförmiges Gebiet (V) der ersten epitaktischen Schicht (3) begrenzt, das mindestens eine an die Oberfläche grenzende 2!one f t4) vom zweiten Leitungstyp enthält, die von dem versenkten Muster (5) und von einem Teil der ersten epitaktischen Schicht (3) begrenzt wird, wobei die erwähnte Zone (14) vom zweiten Leitungstyp und der darunterliegende Teil der ersten epitaktischen Schicht beide wirksame Zonen eines weiteten Halbleiterscha!- tungselements (15, 14, 3) bilden.
    19. Halbleiteranordnung nach Anspruch 18, dadurch gekennzeichnet, daß der Teil (SE) des versenkten Isoliermaterialmusters (S), der das fünfte inselförim ige Gebiet (V) der ersten epitaktischen Schicht (3) begrenzt, mit den Teilen (SA, S E) des versenkten Musters, die die oberhalb der ersten (4) odler der dritten (11) vergrabenen Schicht liegenden inselförmigen Gebiete (I, II, III, IV) der ersten epitaktischen Schicht (3) begrenzen, zusammenhängt.
    20. Halbleiteranordnung nach Anspruch 1«
    oder 19, dadurch gekennzeichnet, daß das Gebiet (1, 2) vom ersten Leitungstyp eine gemeinsame Zone der Halbleiterschaltungselemente bildet.
    21. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß auf dem Trägerkörper (1) vom ersten Leitungstyp die zweite epitaktische Schicht (2) mit einer kleineren Dotierungskonzentration als der Trägerkörper abgeschieden wird, daß die erste vergrabene Schicht
    (4) vom zweiten Leitungstyp wenigstens im wesentlichen in der erwähnten zweiten epitaktischen Schicht (2) und vorzugsweise über die ganze Dicke dieser Schicht angebracht wird, daß auf und in Berührung mit dieser ersten vergrabenen Schicht (4) die zweite vergrabene Schicht (9) vom ersten Leitungstyp angebracht wird, die völlig von einem Teil der ersten vergrabenen Schicht (4) umgeben ist; daß auf und in Berührung mit der zweiten epitaktischen Schicht (2) und den vergrabenen Schichten (4, 9) durch epitaktiaches Abscheiden eine Halbleiterschicht des ersten Leitungstyps, die die erste epitaktische Schicht (3) bildet, angebracht wird, und daß durch eine örtliche Oxidationsbehandlung unter Verwendung einer gegen Oxidation maskierenden Schicht die erste epitaktische Schicht (3) über wenigstens einen Teil ihrer Dicke oxidiert wird, wobei der Oxidationsvorgang fortgesetzt wird, bis sich das erhaltene Oxidmuster
    (5) bis zu dem die zweite vergrabene Schicht (9) umgebenden Teil der ersten vergrabenen Schicht (4) und höchstens nur über einen Teil der Dicke der zweiten vergrabenen Schicht (9) erstreckt, so daß das erste (I) und das zweite (II) inselförmige Gebiet der ersten epitaktischen Schicht (3) gebildet werden, wonach in dem ersten inselförmigen Gebiet (I) Zonen (7, 8) eines Halbleiterschaltungselements angebracht werden.
    22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die erste vergrabene Schicht (4) vom Trägerkörper (1) her durch die zweite epitakcische Schicht (2) und durch einen Teil der Dicke der ersten epitaktischen Schicht (3) diffundiert wird, und daß das Oxidmuster (5) über eine Tiefe, die kleiner ist als die Dicke der ersten epitaktischen Schicht (3), angebracht wird.
    23. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, daß die zweite vergrabene Schicht (9) vom ersten Leitungstyp derart ausgebildet wird, daß ihr Rand dem Rand der ersten vergrabenen Schicht (4) so nahe liegt, daß der Teil des während des Oxidationsvorgangs gebildeten versenkten Oxidmu3ter (5), der sich dem die zveiie vergrabene Schicht (9) umgebenden Teil der ersten vergrabenen Schicht (4) anschließt, sich auch der zweiten vergrabenen Schiebe (9) anschließt.
    24. Verfahren nach einem oder mehreren der Ansprüche 21 bis 23, dadurch gekennzeichnet, daß vor der Durchführung der Oxidationsbehandlung wenigstens einer der nicht von der Maskit" rungsschicht bedeckten Teile der ersten epitaktischen f lalbleiterschicht (3) geätzt wird.
    25. Verfahren nach einem oder mehreren der Ansprüche 21 bis 24, dadurch gekennzeichnet, daß zugleich mit der ersten vergrabenen Schicht (4) die dritte vergrabene Schicht (11) vom zweiten Leitungstyp angebracht wird, die neben der ersten
    vergrabenen Schicht (4) liegt, und daß durch örtliche Oxidation außerdem das dritte (III) und vierte (IV) inselförmige Gebiet gebildet werden, weiche Gebiete über die dritte vergrabene Schicht (11) miteinander verbunden sind, wobei das vierte inselförmige Gebiet (IV) durch Einführung von Aktivatoren während oder nach der Anbringung der ersten epitaktischen Schicht (3) den zweiten Leitungstyp aufweist.
DE19722216642 1971-04-14 1972-04-07 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE2216642C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7105000A NL7105000A (de) 1971-04-14 1971-04-14

Publications (3)

Publication Number Publication Date
DE2216642A1 DE2216642A1 (de) 1972-10-19
DE2216642B2 DE2216642B2 (de) 1979-04-12
DE2216642C3 true DE2216642C3 (de) 1979-12-13

Family

ID=19812915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722216642 Expired DE2216642C3 (de) 1971-04-14 1972-04-07 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (11)

Country Link
AU (1) AU470407B2 (de)
BE (1) BE782012A (de)
BR (1) BR7202251D0 (de)
CH (1) CH539952A (de)
DE (1) DE2216642C3 (de)
ES (1) ES401687A1 (de)
FR (1) FR2133692B1 (de)
GB (1) GB1387021A (de)
IT (1) IT951314B (de)
NL (1) NL7105000A (de)
SE (1) SE383582B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161301C (nl) * 1972-12-29 1980-01-15 Philips Nv Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS5534619U (de) * 1978-08-25 1980-03-06

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE740938A (de) * 1967-12-05 1970-04-01

Also Published As

Publication number Publication date
BE782012A (fr) 1972-10-13
SE383582B (sv) 1976-03-15
GB1387021A (en) 1975-03-12
AU4093672A (en) 1973-10-18
DE2216642B2 (de) 1979-04-12
BR7202251D0 (pt) 1973-06-07
AU470407B2 (en) 1973-10-18
NL7105000A (de) 1972-10-17
IT951314B (it) 1973-06-30
FR2133692B1 (de) 1977-08-19
ES401687A1 (es) 1975-03-16
CH539952A (de) 1973-07-31
DE2216642A1 (de) 1972-10-19
FR2133692A1 (de) 1972-12-01

Similar Documents

Publication Publication Date Title
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2403816B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133977C3 (de) Halbleiterbauelement
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1564427B2 (de) Verfahren zum herstellen eines doppeldiffusions halbleiter elementes
DE2425652A1 (de) Integrierte schaltung
DE2133980B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764571C3 (de) Monolithisch integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2256883C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639342C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee