DE2216642A1 - Halbleiteranordnung und Verfahren zur Herstellung derselben - Google Patents

Halbleiteranordnung und Verfahren zur Herstellung derselben

Info

Publication number
DE2216642A1
DE2216642A1 DE19722216642 DE2216642A DE2216642A1 DE 2216642 A1 DE2216642 A1 DE 2216642A1 DE 19722216642 DE19722216642 DE 19722216642 DE 2216642 A DE2216642 A DE 2216642A DE 2216642 A1 DE2216642 A1 DE 2216642A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
semiconductor
buried layer
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722216642
Other languages
English (en)
Other versions
DE2216642C3 (de
DE2216642B2 (de
Inventor
Claude Jan Principe Frederic Ie Nijmegen; Kooi Else Eindhoven; Steinmaier Walter Nijmegen; Can (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2216642A1 publication Critical patent/DE2216642A1/de
Publication of DE2216642B2 publication Critical patent/DE2216642B2/de
Application granted granted Critical
Publication of DE2216642C3 publication Critical patent/DE2216642C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Günther μ. david
Paiinta—rsccr
Anmalder: N.V. Pü.LlPS' ÜLOclUMPENFABRlEKEJI
Aktes ρ Ή U ^kC Anmeldung vom ι / , ,
PHN.
Va/AvdV
"Halbleiteranordnung und Verfahren zur Herstellung derselben".
Die Erfindung bezieht sich auf eine
Halbleiteranordnung mit einem Halbleiterkörper mit einem Gebiet von einem ersten Leitfähigkeitstyp, einer auf diesem Gebiet liegenden und an die Oberfläche des Körpers grenzenden Halbleiterschicht, mindestens einer örtlich zwischen dieser Halbleiterschicht und dem Gebiet vom ersten Leitfähigkeitstyp vorhandenen ersten vergrabenen Schicht vom zweiten Leitfähigkeitstyp und
209843/1032
-2- PHN.55^5
einem wenigstens teilweise in die Halbleiterschicht versenkten Muster aus einem Isoliermaterial, wobei ein Gebiet der Halbleiterschicht von dem Gebiet vom ersten Leitfahigkeitstyp und von dem übrigen Teil der Schicht durch die erste vergrabene Schicht und durch einen dieses Gebiet praktisch völlig umgebenden, sich an die erste vergrabene Schicht anschliessenden Teil des Musters getrennt ist, in welchem Gebiet der Halbleiterschicht ein Halbleiterschaltungselement wenigstens teilweise angebracht ist.
Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung dieser Halbleiteranordnung,
Die erwähnte Halbleiterschicht kann dabei eine einfache Schicht sein; sie kann aber auch eine zusammengesetzte Schicht aus z.B. zwei oder mehr aufeinander liegenden epitaktischen Schichten sein, während verschiedene Teile der Schicht, z.B. durch Eindiffundieren von Donatoren oder Akzeptoren, verschiedene Leitfähigkeitstypen und/oder Leitfähigkeiten aufweisen können.
Anordnungen der beschriebenen Art sind bekannt und finden insbesondere in monolitischen integrierten Schaltungen Anwendung. Dabei weisen diese Strukturen verschiedene wesentliche Vorteile auf, wobei an erster Stelle eine erhebliche Raumersparung
209843/1032
erwähnt werden soll, wodurch in integrierten Schaltungen eine sehr grosse Packungsdichte von Schaltungselementen erreicht werden kann. Diese Raumersparung wird insbesondere dadurch erreicht, dass ein oder mehrere zu einem Schaltungselement gehörige pn-Uebergänge direkt gegen das versenkte Isoliermaterial gelegt werden können und nicht, wie bei üblichen integrierten Schaltungen, in einem gewissen Abstand von diffundierten Isolierzonen gehalten zu werden brauchen.
Ein weiterer wichtiger Vorteil der erwähnten Strukturen mit einem versenkten Muster aus Isoliermaterial ist der, dass auch durch die für das Anbringen dieses Musters geeigneten Techniken, die zum Durchführen der verschiedenen Diffusionen erforderlichen Maskierungsvorgänge erheblich vereinfacht werden können.
Ferner sind für die Herstellung der beschriebenen Strukturen mit versenktem Isoliermuster im allgemeinen eine geringere Anzahl Ausrichtschritte erforderlich, während die Toleranz für jeden Ausrichtschritt in den meisten Fällen verhältnismässig gross ist, was darauf zurückzuführen ist, dass das Isoliermaterialmuster völlig oder teilweise zugleich als Diffusionsmaske verwendet werden kann.
Die Anordnung der obenbeschriebenen Art schafft die Möglichkeit, ein Schaltungselement in einer
209843/1032
-k- PHN.55^5
monolitischen integrierten Schaltung derart anzubringen, dass dieses Element durch das versenkte Isoliermaterialinuster und durch den pn-Uebergang zwischen der erwähnten ersten vergrabenen Schicht und dem Gebiet vom ersten Leitfähigkeitstyp gegen die übrigen Teile der Halbleiterschicht und dieses Gebiet isoliert ist. Dabei bildet die erste vergrabene Schicht meistens selber eine wirksame Zone des Halbleiterschaltungselements.
Für eine Anzahl wichtiger Anwendungen in
integrierten Halbleiterschaltungen ist die beschriebene Struktur jedoch weniger geeignet. Dies trifft u.a. für viele Fälle zu, in denen das erwähnte Gebiet vom ersten Leitfähigkeitstyp, das meistens durch das Substrat gebildet wird, als wirksame Zone in der Schaltung, z.B. als Kollektorzone eines oder mehrerer Bipolartransistoren gleicher Leitungsstruktur, z.B. einer npn-Struktur, wie eines gegen das Substrat isolierten, nach der beschriebenen bekannten Struktur angebrachten npn-Transistors, verwendet werden soll.
Eine weitere häufig vorkommende Struktur, für die die Anwendung der bekannten Anordnung weniger geeignet ist, ist z.B. eine Struktur, in der in demselben Halbleiterkörper nebeneinander Halbleiterschaltungselemente, z.B. Bipolartransistoren
209843/1032
komplementärer Struktur (npn und pnp) vorhanden sein müssen, die beide gegen das Substrat isoliert sind
und vergleichbare Eigenschaften aufweisen. S
Unter Halbleiterschaltungselementen mit
komplementärer Struktur sind hier und nachstehend zwei ähnliche Halbleiterschaltungselemente zu verstehen, bei denen jede Halbleiterzone des ersten Elements einen Leitfähigkeitstyp aufweist, der dem
[ der entsprechenden Zone des zweiten Elements entgegengesetzt ist; als Beispiel sei erwähnt ein npn- und ein pnp-Bipolar- oder -Feldeffekttransistor.
Die Erfindung bezweckt u.a., eine Halbleiteranordnung mit einem versenkten Muster aus elektrisch isolierendem Material einer neuen Struktur zu
schaffen, die die erwähnten Nachteile der beschriebenen bekannten Strukturen nicht, oder wenigstens in erheblieh geringerem Masse, aufweist und die sich mit einer Mindestanzahl an Maskierungsschritten und einer grossen ; Toleranz beim Ausrichten der Masken herstellen lässt.
Weiter bezweckt die Erfindung, ein neues, sehr einfaches Verfahren zur Herstellung einer derartigen Halbleiteranordnung zu schaffen.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass durch Anwendung einer zweiten vergrabenen Schicht vom ersten Leitfähigkeitstyp in Verbindung mit
209843/1032
-6- PHN.55^5
einer derartigen Konfiguration des versenkten Isoliermusters, dass diese zweite vergrabene Schicht höchstens nur teilweise von dem versenkten Muster durchschnitten wird, eine Struktur erhalten werden kann, die im Vergleich zu bekannten Anordnungen grosse technologische und elektrische Vorteile aufweist.
Eine Anordnung der eingangs genannten Art ist nach der Erfindung dadurch gekennzeichnet, dass zwischen der ersten vergrabenen Schicht und der Halbleiterschicht eine zweite vergrabene Schicht vom ersten Leitfähigkeitstyp vorhanden ist, und dass das erwähnte Gebiet der Halbleiterschicht von einem Teil des versenkten Isoliermaterialmusters, der durch wenigstens einen Teil der Dicke der zweiten vergrabenen Schicht von der ersten vergrabenen Schicht getrennt ist, in mindestens ein erstes inseiförmiges Gebiet, in dem das Halbleiterschaltungselement wenigstens teilweise angebracht ist, und in ein zweiten inseiförmiges Gebiet vom ersten Leitfähigkeitstyp unterteilt ist, welche Gebiete beide an die zweite vergrabene Schicht grenzen.
Die Anordnung nach der Erfindung weist,
neben den bereits beschriebenen, sich bei der Anwendung eines versenkten Isoliermaterialmusters ergebenden Vorteilen im allgemeinen u.a. den grossen Vorteil auf, dass das erwähnte Schaltungselement, das innerhalb
2098 A3/ 1032
des Halbleiterkörpers gegen das Gebiet vom ersten
Leitfähigkeitstyρ und gegen den übrigen Teil der Anordnung durch die erste vergrabene Schicht isoliert
ist, sich erwähntenfalIs mit einem oder mehreren
Schaltungselementen der gleichen Bauart und der
gleichen Leitungsstruktur kombinieren lässt, bei denen das Gebiet vom ersten Leitfähigkeitstyp eine (gemeinsame) wirksame Zone bildet. Ein weiterer wesentlicher Vorteil besteht darin, dass die Anordnung nach der Erfindung sich besonders gut mit einer Struktur kombinieren lasst, die ein ebenfalls gegen das Gebiet vom ersten Leitfähigkeitstyp isoliertes anderes Schaltungselement einer zu dem vorerwähnten Schaltungselement
komplementären Struktur enthält, wobei entsprechende wirksame Zonen dieser komplementären Schaltungselemente entgegengesetzte Leitfähigkeitstypen, aber vergleichbare Dotierungskonzentrationen aufweisen.
Das Isoliermaterial des versenkten Musters kann aus verschiedenen Stoffen oder aus Kombinationen von Schichten verschiedener Isoliermaterialien bestehen. Vorteilhaft besteht aber das versenkte Isoliermaterialmuster aus durch ortliche Oxydation, z.B. thermische Oxydation, des Halbleitermaterials erhaltenen Oxyd.
Dabei erstreckt sich das Muster vorzugsweise überall von der Oberfläche her bis zu praktisch der gleichen
209843/1032
-8- PHN.55^5
Tiefe in dem Halbleitermaterial. Ein derartiges Muster weist den Vorteil auf, dass es sich auf einfache
Weise und erwünschtenfalls in einem einzigen Oxydationsschritt und unter Verwendung einer einzigen
Maske herstellen lässt.
Ferner enthält das erwähnte Halbleiterschaltungselement vorzugsweise mindestens einen pn-Uebergang mit einem sich praktisch parallel zu der
Oberfläche erstreckenden Teil, der von dem versenkten Isoliermaterialmuster begrenzt wird. Dadurch kann
bei der Herstellung der Anordnung die Anzahl Maskierungsschritte herabgesetzt werden, während ausserdem bei gewissen Ausrichtschritten eine grosse Toleranz zulässig ist, und zwar in denjenigen Fällen, in denen das versenkte Muster wenigstens teilweise als Diffusionsmaske verwendet wird.
Die zweite vergrabene Schicht vom ersten Leitfähigkeitstyp kann sich innerhalb des versenkten Musters auf nur einem Teil der ersten vergrabenen
Schicht erstrecken, wodurch Teile der erwähnten Halbleiterschicht mit der ersten vergrabenen Schicht in Berührung sind. Zum Erhalten einer möglichet zweckdienlichen Isolierung zwischen dem Halbleiterschaltungselement und dem übrigen Teil des Halbleiterkörpers
empfiehlt es sich aber, eine Struktur einer derartigen
209843/1032
-9- PHN.55^5
Bauart zu verwenden, dass die Halbleiterschicht durch die zweite vergrabene Schicht völlig von der ersten vergrabenen Schicht getrennt ist. Dadurch befinden sich zwischen dem Halbleiterschaltungselement und dem Gebiet vom ersten Leitfähigkeitstyp zwei gegensinnig in Reihe geschaltete pn-Uebergänge, von denen in der Praxis stets mindestens einer in der Sperrichtung angeordnet ist und die angestrebte Isolierung bewirkt.
Das Gebiet vom ersten Leitfähigkeitstyp kann aus einem homogen dotierten Halbleiterträgerkörper vom ersten Leitfähigkeitstyp bestehen, auf und/oder in dem die erwähnte Halbleiterschicht angebracht ist. Bei einer auf einfache und zweckmässige Weise herstellbaren bevorzugten Ausführungsform ist die Anordnung aber derart aufgebaut, dass das Gebiet vom ersten Leitfähigkeitstyp einen hochdotierten Trägerkörper vom ersten Leitfähigkeitstyp und eine auf diesem Trägerkörper angebrachte epitaktische Schicht vom ersten Leitfähigkeitstyp enthält, in der sich die erste vergrabene Schicht wenigstens zum grössten Teil befindet. Dabei kann der hochdotierte Trägerkörper als niederohmige Kontaktzone auf der niedriger dotierten epitaktischen Schicht vom ersten Leitfähigkeitstyp dienen.
209843/1032
Die auf dem Gebiet vom ersten Leitfähigkeitstyp liegende Halbleiterschicht wird bei der Herstellung im allgemeinen in Form einer Schicht angebracht, die völlig den ersten oder den zweiten Leitfähigkeitstyp aufweist; bei der fertigen Anordnung sind jedoch Teile dieser Schicht, z.B. durch Diffusion oder durch Ionenimplantation, in Teile von einem dem der ursprünglichen Schicht entgegengesetzten Leitfähigkeitstyp umgewandelt. Bei einer besonderen Ausführungsform enthält das erwähnte erste inselförmige Gebiet eine an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp, die entweder einen Teil einer ursprünglich völlig den zweiten Leitfähigkeitstyp aufweisenden Schicht bildet, oder durch Umdotierung eines Teiles der Halbleiterschicht erhalten ist, der ursprünglich den ersten Leitfähigkeitstyp aufwies.
Dabei kann die erwähnte Zone vom zweiten Leitfähigkeitstyp unter Umständen mit der ersten vergrabenen Schicht ein Ganzes bilden. Im allgemeinen ist dies aber u.a. zum Erhalten einer befriedigenden Isolierung und nicht zu grosser pn-Uebergangskapazitäten unerwünscht und vorzugsweist ist die an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp durch Material vom ersten Leitfähigkeitstyρ völlig von der ersten vergrabenen Schicht getrennt.
209843/1032
-M- PHN.
Eine besondere bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp die Basiszone eines Bipolartransistors bildet, dessen Emitter- und Kollektorzonen durch die zweite vergrabene Schicht und durch mindestens eine in der Basiszone angebrachte Oberflächenzone vom ersten Leitfähigkeitstyp gebildet werden.
Die Dotierungskonzentration der an die
Oberfläche grenzenden Zone vom zweiten Leitfähigkeitstyp kann praktisch homogen sein, z.B. wenn diese Zone einen Teil einer ursprünglich angebrachten homogen dotierten Halbleiterschicht vom zweiten Leitfähigkeitstyp bildet. Oft, z.B. wenn die vergrabene Schicht vom zweiten Leitfähigkeitstyp als Kollektorzone benutzt wird, ist es vorteilhaft, wenn die Dotierungskonzentration der an die Oberfläche grenzen ώη Zone vom zweiten Leitfähigkeitstyp von der Oberfläche zu der zweiten vergrabenen Schicht abnimmt, während z.B. im umgekehrten Falle, d.h. wenn die zweite vergrabene Schicht als Emitterzone benutzt wird, vorzugsweise die Dotierungskonzentration dieser Zone von der zweiten vergrabenen Schicht zu der Oberfläche abnimmt, damit in der Basiszone ein möglichst günstiges Dotierungsprofil erhalten wird. Diese Dotierungsprofile können z.B. durch Diffusionsschritte erhalten werden.
209843/1032
-12- PHN.55^5
Die erwähnte zu dem Bipolartransistor
gehörige Oberflächenzone vom ersten Leitfähigkeitstyp kann erwünschtenfalls an das versenkte Isoliermaterialmuster grenzen, in welchem Falle bei dem für die Herstellung dieser Oberflächenzone benötigten Ausrichtschritt eine grosse Toleranz zulässig ist.
Bei allen erwähnten Ausführungsformen
kann das zweite inselförmige Gebiet vom ersten Leitfähigkeitstyp vorteilhaft dazu verwendet werden, das Schaltungselement in dem ersten inseiförmigen Gebiet zu kontaktieren. Zu diesem Zweck wird vorzugsweise, um einen guten Kontakt auf der Oberfläche anbringen zu können, die Dotierungskonzentration des zweiten inseiförmigen Gebietes in einem an die Oberfläche grenzenden Teil höher als in dem untenliegenden Teil dieses Gebietes gemacht. Dies kann auf bekannte Weise erfolgen, z.B. dadurch, dass eine hochdotierte Oberflächenzone vom ersten Leitfähigkeitstyp in dem zweiten inseiförmigen Gebiet angebracht oder dass in dieser Insel eine Diffusion vom ersten Leitfähigkeitstyp über die ganze Dicke der Halbleiterschicht durchgeführt wird,
Vorteilhaft besteht der Halbleiterkörper
völlig aus Silicium und das versenkte Muster wenigstens teilweise aus Siliciumoxyd. Für viele Anwendungen, bei denen dann im allgemeinen das versenkte Muster
209843/ 1 032
durch örtliche thermische Oxydation des Siliciums erhalten wird, ist dieser Ausbau der Anordnung der ' günstigste.
Die Anordnung nach der Erfindung ist insbesondere von Bedeutung, weil sie sich auf sehr geeignete Weise mit anderen Strukturen kombinieren lässt. Dabei ist eine Kombination, durch die auf besonders einfache Weise Halbleiterschaltungselemente einer komplementären Struktur in derselben monolitischen Schaltung angebracht werden können, in der Praxis von besonderem Interesse. In diesem Zusammenhang ist eine besondere bevorzugte Ausführungsform der
. Erfindung dadurch gekennzeichnet, dass neben der
ersten vergrabenen Schicht zwischen dem Gebiet vom ersten Leitfähigkeitstyp und der Halbleiterschicht eine dritte vergrabene Schicht vom zweiten Leitfähigkeits-
: typ vorhanden ist, wobei ein weiterer Teil der HaIb-
leiterschicht praktisch völlig von dem Gebiet vom ersten Leitfähigkeitstyp und von dem übrigen Teil der Halbleiterschicht durch die dritte vergrabene Schicht und durch einen den weiteren Teil umgebenenden, sich
! an die dritte vergrabene Schicht anschliessenden Teil
ί des versenkten Isoliermaterialmusters getrennt ist,
welcher weitere Teil mindestens ein von der dritten vergrabenen Schicht und dem versenkten Muster begrenztes
209843/1032
-Ik- PHN.4555
inseiförmiges Gebiet enthält, in dem ein Halbleiterschaltungselement einer zu der des erwähnten, in dem ersten inselförmigen Gebiet' angebrachten Schaltungselements komplementären Struktur wenigstens teilweise angebracht ist.
Die erste und die dritte vergrabene
Schicht sind vorzugsweise voneinander getrennt, aber können unter Umständen miteinander zusammenhängen.
Obgleich dies nicht notwendig ist, wird vorzugsweise eine derartige Struktur des versenkten Isoliermaterialmusters gewählt, dass der den erwähnten
weiteren Teil begrenzende Teil des versenkten Musters einen Teil des das erste und das zweite inselförmige Gebiet begrenzenden Teiles des versenkten Musters bildet. Dadurch wird ausserdem eine sehr gedrängte Bauart der Anordnung erhalten.
Ferner ist eine derartige Struktur vorzugsweise derart aufgebaut, dass der weitere Teil der Halbleiterschicht von einem sich der dritten vergrabenen Schicht anschlieseenden und sich höchstens über einen Teil der Dicke dieser vergrabenen Schicht erstreckenden Teil des versenkten Musters in ein drittes inseiförmiges Gebiet, in dem das Halbleiterschaltungselement komplementärer Struktur wenigstens teilweise angebracht ist, und in ein viertes insel-
209843/ 1032
PHN.
förmiges Gebiet vom zweiten Leitfähigkeitstyp unterteil wird. Dabei kann das vierte inseiförmige Gebiet für die Kontaktierung des erwähnten komplentären Schaltungselements über die dritte vergrabene Schicht verwendet werden.
Die komplementären Halbleiterschaltungselemente können z.B. aus pn-Uebergangsfeldeffekttransistoren (junction FET) oder Feldeffekttransistoren mit isolierter Torelektrode (IGFET) bestehen. Auch andere Elemente, z.B. pnpn-Strukturen, kommen in Betracht. Von besonderer Bedeutung ist jedoch der häufig vorkommende Fall, in dem die komplentären Halbleiterschaltungselemente durch komplentäre Bipolartransistoren gebildet werden. Daher ist eine weitere bevorzugte Ausführungsform dadurch gekennzeichnet, dass das dritte inselförmige Gebiet eine an die Oberfläche grenzende Zone vom ersten Leitfähigkeitstyp enthält, in der mindestens eine Oberflächenzone vom zweiten Leitfähigkeitstyp angebracht ist, wobei die Zone vom ersten Leitfähigkeitstyp die Basiszone eines Bipolartransistors bildet, dessen Emitter- und Kollektorzonen durch die dritte vergrabene Schicht bzw. die erwähnte Oberflächenzone vom zweiten Leitfähigkeitstyp gebildet werden.
Es wird sich in vielen Fällen als unnötig erweisen, die vergrabenen Schichten vom zweiten
2098A3/1032
-16- PHN.55^5
Leitfähigkeitstyp zu kontaktieren? diese vergrabenen Schichten können dann auf einem schwebenden Potential gehalten werden. Unter Umständen kann es aber vorteilhaft sein, die erste und/oder die dritte vergrabene Schicht wohl mit einem Anschlussleiter zu versehen. Dies kann sich insbesondere in denjenigen Fällen als notwendig erwiesen, in denen die erste und/oder die dritte vergrabene Schicht eine wirksame Zone des Halbleiterschaltungselements bildet.
Ferner lasst sich die Anordnung nach der
Erfindung besonders vorteilhaft mit einem oder mehreren Elementen, z.B. Bipolar- oder Feldeffekttransistoren, der Schaltungsanordnung kombinieren, von der das Substratgebiet vom ersten Leitfähigkeitstyp eine (gemeinsame) wirksame Zone bildet. Nach einer weiteren besonderen Ausführungsform ist daher die Anordnung derart aufgebaut, dass das versenkte Isoliermaterialmuster ausserdem mindestens ein an die Oberfläche grenzendes inseiförmiges Gebiet der Halbleiterschicht begrenzt, das mindestens eine an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp enthält, die von dem versenkten Muster und von Material vom ersten Leitfähigkeitstyp, das sich dem Gebiet vom ersten Leitfähigkeitstyp anschliesst, begrenzt wird, wobei die erwähnte Zone vom zweiten Leitfähigkeitstyp und das untenliegende
209843/1032
-17- PHN.55^5
Gebiet vom ersten Leitfähigkeitstyp beide wirksame Zonen eines Halbleiterschaltungselemente bilden.
Bei der Herstellung dieser bevorzugten Ausführungsform ergibt sich-der wesentliche Vorteil, dass das wenigstens teilweise versenkte Isoliermaterialmuster zugleich mit wenigstens einem Teil des Diffusionsmusters für die Herstellung der Halbleiterschaltungselemente mit gemeinsamer Zone in demselben Herstellungsschritt gebildet wird. Wenn diese Elemente vertikale Bipolartransistoren sind, brauchen für die Baaisdiffusion dieser Transistoren nur die an der Stelle vorhandenen Teile der gegen Oxydation maskierenden Schicht entfernt zu werden, was nur einen einzigen Ausrichtschritt geringer Genauigkeit erfordert.
Um dabei eine möglichst gedrängte Struktur zu erhalten, bildet vorzugsweise meistens der Teil des versenkten Musters, der das sich dem Gebiet vom ersten Leitfähigkeitstyp anschli»ssende inselförmige Gebiet der Halbleiterschicht begrenzt, einen Teil des Teiles des versenkten Musters» der die oberhalb der ersten oder der dritten vergrabenen Schicht liegenden inseiförmigen Gebiete der Halbleiterschicht begrenzt. Eine noch gedrängtere Struktur kann dabei erreicht werden, wenn das versenkte Isoliermaterialmuster
209843/1032
-18- PHN.55^5
ein zusammenhängendes Netzwerk enthält, das eine Anzahl sich dem Gebiet vom ersten Leitfähigkeitstyp anschliessender Inseln der'Halbleiterschicht begrenzt, in welchen Inseln Halbleiterschaltungselemente mit einer das untenliegende Gebiet vom ersten Leitfähigkeitstyp enthaltenden gemeinsamen 7one angebracht sind.
Die Erfindung bezieht sich weiterhin auf ein besonders zweckmässiges Verfahren zur Herstellung der beschriebenen Anordnung. Dieses Verfahren ist dadurch gekennzeichnet, dass auf oder in einem Gebiet vom ersten Leitfähigkeitstyp örtlich eine erste vergrabene Schicht vom zweiten Leitfähigkeitstyp angebracht wird; dass auf und in Berührung mit dieser ersten vergrabenen Schicht eine zweite vergrabene Schicht vom ersten Leitfähigkeitstyp angebracht wird, die völlig von einem Teil der ersten vergrabenen Schicht umgeben ist; dass auf und in Berührung mit dem Gebiet vom ersten Leitfähigkeitstyp und den vergrabenen Schichten durch epitaktisches Anwachsen eine Halbleiterschicht angebracht wird, und dass durch eine örtliche Oxydationsbehandlung unter Verwendung einer gegen Oxydation maskierenden Schicht die Halbleiterschicht über wenigstens einen Teil ihrer Dicke oxydiert wird, wobei der Oxydationsvorgang fortgesetzt wird, bis das erhaltene Oxydmuster sich bis zu dem die zweite
209843/1032
-19- PHN.
vergrabene Schicht umgebenden Teil der ersten vergrabenen Schicht und höchstens nur über einen Teil der Dicke der zweiten vergrabenen Schicht erstreckt, so dass ein erstes und ein zweites inseiförmiges Gebiet der Halbleiterschicht gebildet werden, wonach in dem ersten inseiförmigen Gebiet Zonen eines Halbleiterschaltungselements angebracht werden.
Dieses Verfahren kann vorteilhaft derart durchgeführt werden, dass von einem hochdotierten Trägerkörper vom ersten Leitfähigkeitstyp und einer darauf angebrachten epitaktischen Schicht vom ersten Leitfähigkeitstyp mit einer die des Trägerkörpers unterschreitenden Dotierung ausgegangen wird, und dass die erste vergrabene Schicht wenigstens im wesentlichen in der erwähnten epitaktischen Schicht vom ersten Leitfähigkeitstyp und vorzugsweise über die ganze Dicke dieser Schicht angebracht wird.
Eine optimale Isolierung wird dabei erhalten, wenn eine zweite vergrabene Schicht vom ersten Leitfähigkeitstyp angebracht wird, deren Rand dem Rand der ersten vergrabenen Schicht derart nahe liegt, dass der Teil des während der Oxydationsbehandlung gebildeten versenkten Oxydmusters, der sich dem die zweite vergrabene Schicht umgebenden Teil der ersten vergrabenen Schicht anschliesst, sich ausserdem der zweiten vergrabenen Schicht anschliesst.
209843/1032
Um eine möglichst ebene Oberfläche zu erhalten, was insbesondere für das Anbringen der Metallisierung erwünscht ist, wird vor der Durchführung der Oxydationsbehandlung wenigstens einer der nicht von der Maskierungsschicht bedeckten Teile der Halbleiterschicht geätzt. Diese Aetzung erfolgt dann im allgemeinen bis zu einer derartigen Tiefe, dass durch die Oxydation dieses geätzten Teiles ein versenktes Oxydmuster gebildet wird, dessen Oberfläche praktisch auf dem Pegel der ursprünglichen Oberfläche der Halbleiterschicht lieg£, infolge der Tatsache, dass das gebildete Oxyd ein grösseres Volumen einnimmt als das oxydierte Halbleitermaterial beanspruchte.
Ein besonders wichtige Ausführungsform
des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass zugleich mit der ersten vergrabenen Schicht eine dritte vergrabene Schicht vom zweiten Leitfähigkeitstyp angebracht wird, die neben der ersten vergrabenen Schicht liegt; dass durch örtliche Oxydation ausserdem ein drittes und ein viertes inselförmiges Gebiet der Halbleiterschicht gebildet werden, die über die dritte vergrabene Schicht miteinander verbunden sind, wobei das vierte inseiförmige Gebiet durch Einführung von Aktivatoren während oder nach der Anbringung der Halbleiterschicht den zweiten
209843/1032
Leitfähigkeitstyρ aufweist, und wobei in dem dritten inseiförmigen Gebiet Zonen eines Halbleiterschaltungselements einer vorzugsweise zu der des in dem ersten inseiförmigen Gebiet angebrachten Schaltungselements komplementären Struktur angebracht werden. Dadurch können in ein und derselben monolitischen Schaltung gegeneinander und gegen das Substratgebiet isolierte komplementäre Schaltungselemente, insbesondere Bipolartransistoren, gebildet werden.
Eine weitere besonders Abwandlung des Verfahrens nach der Erfindung wird erhalten, wenn durch örtliche Oxydation zugleich ein oder mehrere sich dem untenliegenden Gebiet vom ersten Leitfähigkeitstyp anschliessende inselförmige Gebiete der Halbleiterschicht gebildet werden, in denen Halbleiterschaltungselemente mit mindestens einer an die Oberfläche grenzenden und von dem versenkten Oxyd begrenzten Zone vom zweiten Leitfähigkeitstyp angebracht werden. Vorzugsweise wird dieses bevorzugte Verfahren derart durchgeführt, dass das versenkte Oxydmuster, das die sich dem untenliegenden Gebiet vom ersten Leitfähigkeitstyp anschliessenden inseiförmigen Gebiete der Halbleiterschicht begrenzt, in Form eines in sich und mit dem übrigen Teil des Oxydmusters zusammenhängenden Netzwerkes angebracht wird. Dadurch können z.B. neben und gleich-
209843/1032
zeitig mit einem isolierten Bipolartransistor oder einem Paar komplementärer isolierter Transistoren ein oder mehr Bipolartransistoren mit gemeinsamer Kollektorzone mit einer Mindestzahl an Maskierungsund Ausrichtschritten gebildet werden. Eine derartige Gruppe mit Hilfe eines versenkten Isoliermaterialmusters gebildeter Transistoren mit einer gemeinsamen Zone, gegebenenfalls in Vereinigung mit einer unter Verwendung dieses versenkten Musters völlig isolierten Struktur, bildet an sich einen elektrisch und technologisch interessanten Teil einer monolitischen Schaltung.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch eine Draufsicht auf einen Teil einer Anordnung nach der Erfindung,
Fig. 2 schematisch einen Querschnitt durch die Anordnung nach Fig. 1 längs der Linie X-X der Fig.1,
Figuren 3 - 10 schematisch Querschnitte durch die Anordnung nach den Figuren 1 und 2 längs der Linie X-X der Fig. 1 in aufeinanderfolgenden Herstellungsstufen,
Fig. 11 schematisch einen Querschnitt durch eine andere Anordnung nach der Erfindung, und
209843/1032
-23- PHN.
Fig. 12 schematisch einen Querschnitt durch eine Anordnung mit komplementären Feldeffekttransistoren nach der Erfindung.
Die Figuren sind scheuiatisch und nicht masstäblich gezeichnet. Entsprechende Teile sind im allgemeinen mit den gleichen Bezugsziffern bezeichnet. In den Querschnitten weisen Halbleiterzonen, die in derselben Richtung schraffiert sind, im allgemeinen den gleichen Leitfähigkeitstyp auf. In Fig. 1 sind die Grenzen von Metallschichten mit gestrichelten Linien und die Grenzen des versenkten Oxydmusters mit vollen Linien angedeutet.
Fig. 1 zeigt eine Draufsicht auf und
Fig. 2 schematisch einen Querschnitt längs der Linie X-X der Fig. 1 durch einen Teil einer Halbleiteranordnung nach der Erfindung. Die Anordnung bildet eine monolitische integrierte Schaltung und enthält ein einkristallines η-leitendes Gebiet (1,2), das aus einem hochdotierten Trägerkörper 1 aus n-leitendem Silicium mit einem spezifischen Widerstand von O,O1XUcm und einer auf diesem Trägerkörper angebrachten epitaktischen Schicht, gleichfalls aus n-leitendem Silicium, mit einer Dicke von 8 /um und einem spezifischen Widerstand von 0,6 -TL .cm. besteht. Auf dem η-leitenden Gebiet (1,2) liegt eine einkristalline
209843/1032
-2k- PHN.55^5
η-leitende Siliciumschicht 3 mit einer Dicke von J /tun und einem spezifischen Widerstand von 0,3-A. »cm, in der eine Anzahl von Zonen verschiedener Leitfähigkeitstyp angebracht sind, deren Funktion nachstehend erörtert wird.
Zwischen dieser Halbleiterschicht 3 und dem Gebiet (1,2) befindet sich örtlich eine erste vergrabene Schicht h vom p-Leitfähigkeitstyp. Diese Schicht 4 befindet sich im wesentlichen in der epitaktischen Schicht 2.
Ferner ist ein in die Halbleiterschicht 3 versenktes Muster aus Isoliermaterial vorgesehen, das in diesem Beispiel aus versenkten Gebieten 5 aus Siliciumoxyd besteht, die sich von der Oberfläche 6 her überall bis zu praktisch der gleichen Tiefe in dem Halbleiterkörper erstrecken.
Dabei wird ein Gebiet der Halbleiterschicht 3 von dem η-leitenden Gebiet (1,2) und von dem übrigen Teil der Schicht 3 durch die erste vergrabene Schicht k und durch den dieses Gebiet völlig umgebenden und sich der vergrabenen Schicht k anschliessenden Teil 5A des Oxydmusters 5 getrennt. In diesem Gebiet ist ein Bipolar-npn-Transistor mit einer an die Oberfläche 6 grenzenden p-leitenden Basiszone 7 angeordnet, in der eine η-leitende Oberflachenzone 8 (die Emitterzone) angebracht ist.
209843/1032
2216542
-25- PHN. 55*» 5
Nach der Erfindung ist zwischen der
ersten vergrabenen Schicht k und der Halbleiterschicht 3 eine η-leitende zweite vergrabene Schicht 9 vorgesehen und das erwähnte von der vergrabenen Schicht h und dem Oxyd 5A umgebene Gebiet der Halbleiterschicht wird von einem Teil 5B des Oxydmusters in ein erstes inseif ö-rmiges Gebiet I und ein zweites n-leitendes inseiförmiges Gebiet II unterteilt, welche Gebiete beide an die zweite vergrabene Schicht 9 grenzen. Dabei ist der Oxydteil 5B von der ersten vergrabenen Schicht k durch einen Teil der Dicke der zweiten vergrabenen Schicht 9 getrennt. Das erste inseiförmige Gebiet I enthält, die bereits erwähnte p-leitende Basiszone 7 und η-leitende Emitterzone 8 des Bipolarnpn-Transistors, dessen Kollektor durch die n-leitende vergrabene Schicht 9 gebildet wird, die über die nleitende Insel II an der Oberfläche 6 kontaktiert werden kann. Der Basis-Kollektor-Uebergang 10 des Transistors erstreckt sich parallel zu der Oberfläche 6 und wird von dem versenkten Oxydmuster 5 begrenzt. Die Halbleiterschicht 3 ist in diesem Beispiel durch die zweite vergrabene Schicht 9 völlig von der ersten vergrabenen Schicht h getrennt.
Die bisher beschriebene Anordnung kann nicht nur auf besonders einfache Weise hergestellt
2U98A3/1032
2216542
werden, wie nachstehend beschrieben wird, sondern sie bietet ausserdem den grossen Vorteil, dass sie sich auf sehr geeignete Weise in einer monolitischen integrierten Schaltung mit anderen Halbleiterschaltungselementen kombinieren lässt.
So ist in dem beschriebenen Beispiel
(siehe Fig. 2) heben der ersten vergrabenen Schicht k eine dritte, p-leitende vergrabene Schicht 11 angebracht. Ein zwischen dieser dritten vergrabenen Schicht 11 und der■Oberfläche 6 liegender weiterer Teil der Halbleiterschicht 3 ist völlig von dem n-leitenden Gebiet (it2) und von dem übrigen Teil der Schicht 3 durch die dritte vergrabene Schicht 11 und durch einen diesen weiteren Teil umgebenden Teil des Oxydmusters getrennt, welches Muster aus den Teilen 5A und 5C besteht (siehe Figuren 1,2) und sich der Schicht 11 anschliesst.
Der erwähnte weitere Teil der Schicht 3 enthält eine η-leitende Basiszone 12 und eine pleitende Emitterzone 13 eines Bipolar-pnp-Transistors, dessen Kollektorzone durch die vergrabene Schicht 11 gebildet wird. Der erwähnte weitere Teil der Schicht wird in ein drittes inseiförmiges Gebiet III und ein viertes inseif örmiges Gebiet IV von einem Teil .5D des versenkten Oxydmusters unterteilt, welcher Teil sich der vergrabenen Schicht 11 anschliesst und sich nur über einen Toil der Dicke diesor vergrabpripii Schicht
209843/1032
-27- PHN.
erstreckt. Das dritte inseiförmige Gebiet III wird völlig von der η-leitenden Basiszone 12 und der pleitenden Emitterzone 13 eingenommen; über das vierte inseiförmige Gebiet, das völlig p-leitend ist, kann die als Kollektorzone dienende vergrabene Schicht 11 kontaktiert werden.
Nach der beschriebenen Struktur sind auf einfache Weise in derselben Halbleiterscheibe zwei sowohl gegeneinander als auch gegen das Substratgebiet (1,2) isolierte Bipolartransistoren komplentärer Struktur kompakt zusammengebaut, wobei die Stromrichtung von dem Emitter zu dem Kollektor für die beiden Transistoren quer zu der Oberfläche 6 steht; dies im Gegensatz zu z.B. bekannten Kombinationen von komplementären Transistoren, die durch einen isolierten vertikalen Transistor und einen lateralen Transistor gebildet werden, deren Substratgebiet die Basiszone bildet. In der Kombdnation nach der Erfindung weisen die beiden Transistoren die gleiche Bauart auf und können ausserdem entsprechenden Zonen vergleichbare Dotierungskonzentrationen gegeben werden; dies im Gegensatz zu vielen bekannten Strukturen mit komplementären Transistoren (oder anderen Halbleiterschaltungselementen) .
Ferner ist in der hier beschriebenen Anordnung eine Anzahl Transistoren mit gemeinsamer
209843/ 1 032
Kollektorzone vorhanden, von denen in der Zeichnung ein Transistor völlig und ein anderer teilweise dargestellt ist. Das versenkte Oxydmuster enthält zu diesem Zweck ein Netzwerk aus versenkten Oxydgebieten 5E» die eine Anzahl inseiförmiger Gebiete V der Siliciumschicht 3 umschliessen, die an das η-leitende Gebiet (it2) grenzen. Diese inseiförmigen Gebiete enthalten je eine an die Oberfläche 6 grenzende p^leitende Zone 14, in der eine η-leitende Oberflächenzone 15 angebracht ist. Die Zonen 14 werden von dem versenkten Oxyd begrenzt und bilden die Basiszonen von Transistoren, deren Zonen 15 die Emitterzonen sind, während die gemeinsame Kollektorzone durch die η-leitenden Gebiete
I und 2 gebildet wird. Das genannte Netzwerk aus versenkten Oxydteilen ehthält auch einen Teil 5A, der zu der Isolierung des npn-Transistors (8,7»9) gehört.
Die Zonen 12,13,7»8,14 und 15, die Inseln
II und IV und der Trägerkörper oder das Substrat 1 sind durch Metallschichten 16 - 25 kontaktiert.
Es leuchtet ein, dass ein derartiges Netzwerk statt eines Teiles 5A einen Teil 5C des Oxydmusters, der zu der Isolierung des pnp-Transistors (13»12,11) gehört, enthalten kann, oder auch völlig von diesen Teilen 5A und 5C des Musters getrennt sein
209843/ 1 032
ORIGINAL INSPECTED
kann. Die von dem Netzwerk begrenzten Inseln können sich erwünschtenfalls auch über eine zwischenliegende η-leitende vergrabene Schicht dem η-leitenden Gebiet (1,2) anschliessen, welche n-lei.tende vergrabene Schicht zugleich mit der Schicht 9 angebracht werden kann. Die in dem Netzwerk angebrachten Transistoren können auch laterale Transistoren (mit gemeinsamer Basiszone (1,2)) sein. Auch können erwünschtenfalls diese Transistoren einen oder mehrere laterale und einen oder mehrere vertikale Transistoren umfassen, wobei die Basiszone der lateralen Transistoren und die Kollektorzone der vertikalen Transistoren in der Schaltungsanordnung miteinander verbunden sind und durch das η-leitende Gebiet (1,2) gebildet werden.
Die beschriebene Struktur ist naturgemäss nur ein Beispiel der vielen Anwendungsmöglichkeiten der erfindungsgemässen Anordnung. So kann z.B. unter Umständen die Schicht 4 mit der Schicht 11 verbunden sein. Auch kann statt eines gemeinsamen Oxydgebietes 5A zwischen den Transistoren (Ü,7>9) und (l3j 12, li) die Oxydi sol iüriii)^ durrh vonoinandor getrennte ToIIo dos Ox ydinus t.<· vy, {,«»bilth't v-oidoti.
li'iiiiM köinifii di<; Oxydgub Io Le, die die;
i na 1 i <>rt f?ti Trans i α tor cn (8,7,°) und (1_'),12,11) umgeben, fjlci· h u if tlj<? vergrabenen Schichten h und 11, unter
ü 9 β «■'- 3 / 1 Ο 3 2
Umständen eine Oeffnung oder Unterbrechung aufweisen, durch die z.B. aus anderen Teilen des Halbleiterkörpers eine Speisespannung zugeführt werden kann, oder durch die ein Schaltungselement mittels eines durch das Material der Halbleiterschicht gebildeten Widerstandes mit anderen Teilen der Schaltungsanordnung verbunden ist.
Ein besonders praktisches und einfaches Verfahren zur Herstellung der betreffenden Anordnung wird nunmehr beschrieben. Es wird (siehe Fig. 3) von einer η-leitenden Siliciumscheibe 1 mit einem spezifischen Widersband von 0,01 .fL.cm ausgegangen. Auf dieser Scheibe kann eine Vielzahl gleicher Anordnungen gleichzeitig hergestellt werden; die Herstellung wird nachstehend an Hand des in der Zeichnung dargestellten Teiles einer dieser Anordnungen beschrieben.
In die Oberfläche der Scheibe 1 wird nun
örtlich Bor ei ml 1 ffimdiert zur Bildung der p-leiteriden Schichten h und 11 unter Verwendung einer Oxydtnasko L'6. Di.« Schichten h und I I wi-Lson einen Schichtwiderstand (sfuM't t -f.-i i s t nur,- ) im etwa Ί">Ο.'Λ. pro ijuadrat «; ii I" uii.i ilrln^iüi nur in t;i>r~i iigorn Müsse in di.i; .'jclio i l>c I ο Ln, vtn-· auf' ilits Fiohc Dotierungskonzentration ilvr SirJio j h,-zurückzuführen ist. Nach Entfijrnung der Oxydiiwisk'.· ''(> wird auf der Scheibe 1 auf übliche Weise eiiio η-1*· i tend·
2098Λ 3/ 1032
Siliciumschicht 2 mit einem spezifischen Widerstand von 0,6 Jl .cm und einer Dicke von 8 /um durch epitaktisches Anwachsen angebracht (siehe Fig. k). Während dieses epitaktischen Anwachsens diffundieren die Schichten h und 11 aus dem Substrat 1 nahezu durch die ganze Dicke der Schicht 2 hindurch.
Dann wird unter Verwendung einer neuen
Oxydmaske 27 (siehe Fig. 5) in einen Teil der Schicht k Arsen eindiffundiert zur Bildung einer n-leitenden Schicht 9 mit einem Schichtwiderstand von 20 Π_ pro Quadrat, derart, dass die Schicht 9 völlig von der Schicht k umgeben ist.
Anschliessend wird, nach Entfernung der Maske 27, eine η-leitende Siliciumschicht 3 mit einem spezifischen Widerstand von 0,3 XL .cm und einer Dicke von 3 /um angewachsen (siehe Fig. 6), Diese Schicht wird danach mit einer gegen Oxydation maskierenden Schicht 28 überzogen, die z.B. aus Siliciumnitrid besteht. In dieser Schicht 28 werden unter Verwendung bekannter photolithographisher Aetztechniken Oeffnungen angebracht und das innerhalb dieser Oeffnungen frei gelegte Silicium wird zum Teil bis zu einer Tiefe von etwa 1 /um weggeätzt (siehe Fig. 6). Für alle technischen Einzelheiten in bezug auf örtliche Oxydation und das photolithographische Aetzen gegen Oxydation
209843/1032
-32- PHN.5545 (
maskierender Nitridschichten sei auf den Artikel j
von Appels und anderen in "Philips Research Reports", f
April 1970, S. 118 - 132 verwiesen. /
Das Silicium wird dann bei 10000C in I.
feuchtem Sauerstoff oxydiert, wobei der Oxydations- j
\ Vorgang fortgesetzt wird, bis sich das erhaltene /
Oxydmuster 5 bis zu den Schichten 9 und 11, die j
I während des Anwachsens der Schicht 3 nahezu völlig [
aus der Scheibe 1 in die Schichten 2 und 3 ein- }
diffundiert sind, aber nur über einen Teil der Dicke !
der η-leitenden Schicht 9 erstreckt (siehe Fig. 7)· \
Die Oberseite des versenkten Oxydmusters 5 fällt dabei J
praktisch mit der Oberseite der Schicht 3 zusammen. \
Dabei bilden sich die inseiförmigen Gebiete I - V ;
der Halbleiterschicht 3· ί<
Anschliessend wird die Maskierungsschicht f
28 entfernt und wird durch thermische Oxydation eine r
Oxydschicht 29 angebracht (siehe Fig. 8), wonach durch I,
eine tiefe Bordiffusion die Insel IV völlig p-leitend t
gemacht wird. Dann wird oberhalb der Insel III eine ϊ
Oeffnung in der Maskierungsschicht 29 geätzt und S
oberhalb der Inseln I und V die Schicht 29 völlig
entfernt, wonach durch eine weniger tiefe Bordiffusion \
die p-leitenden Zonen 13» 7 und 14 angebracht werden
(siehe Fig. 9).
209 8 A 3/1032
-33- PHN. 55^.5
Bei den obengenannten, nach dem Oxydationsvorgang durchgeführten Diffusionen sind zum Anbringen der Zonen 7 und 14 und zum Umdotieren der Insel IV Ausrichtschritte nur geringer Genauigkeit erforderlich, weil das bereits vorhandene versenkte Oxyd 5 zugleich als Diffusionsmaske dient.
Die Maskierungsschicht 29 wird nun entfernt, und eine Oxydschicht 30 wird auf bekannte Weise auf der ganzen Oberfläche durch thermische Umwandlung von Silan (SiH^) und Sauerstoff angebracht. Dies kann auch durch thermische Oxydation erfolgen. Diese Schicht wird als Diffusionsmaske zum Anbringen durch eine Phosphordiffusion der η-leitenden Zonen 8 und 15 und der hochdotierten η-leitenden Kontaktgebiete auf Basiszone 12 und der Insel II verwendet (siehe Fig. 10). Nach dem Aetzen von Kontaktfenstern und dem Aufdampfen und dem photolithographischen Aetzen der Metallschichten 16-25 (meistens aus Aluminium) ist die Struktur nach den Figuren 1 und erhalten.
Dadurch, dass die p-leitende vergrabene
Schicht h aus dem Trägerkörper 1 durch die ganze Dicke der Schicht 2 und sogar durch einen Teil der Dicke der Schicht 3 hindurchdiffundiert, ist eine verhältnismässig geringe Eindringtiefe des Oxyds 5 genügend,wodurch
209843/1032
PHN.55^5
ausserordentlich lange Oxydationszeiten vermieden werden können, was diese Isolierungstechnik mittels einer Kombination von epitaktischen Anwachsen auf einer vergrabenen Schicht und örtlicher Oxydation in tehnologischer Hinsicht- besonders interessant macht.
Nach einer Abwandlung kann die Struktur nach den Figuren 1 und 2 auch dadurch erhalten werden, dass statt einer η-leitenden Schicht 3 eine p-leitende Schicht 3 auf der Schicht 2 angewachsen wird. Dabei kann z.B. das Oxydmuster 5 über die ganze Dicke der Schicht 3 angebracht werden, während die Diffusionsschritte z..B. derart abgeändert werden können, dass nach der Oxydation zunächst die η-leitende Basiszone
12 und die η-leitende Insel II gebildet werden, wonach durch eine weniger tiefe η-Diffusion die Emitterzonen 8 und 15 gebildet werden und anschliessend eine neue Diffusionsmaske zur Bildung der p-leitenden Emitterzone
13 und von Basiskontaktgebieten auf den Inseln IV, I und V angebracht wird. In diesem Falle können die Basiszonen 7 und 14 als Teile der ursprünglichen p-rleitenden Schicht 3 homogen sein, während die Dotierungskonzentration der Zone 12 von der Oberfläche zu der vergrabenen Schicht 11 abnimmt; dies im Gegensatz zu dem bereits beschriebenen Verfahren, bei dem die Dotierung der Basiszone 12 praktisch homogen ist
209843/ 1 032
und die Dotierungskonzentration der Zonen 7 und 14 von der Oberfläche zu dem Gebiet 1 abnimmt.
Es sind noch viele weitere Abwandlungen möglich. So können z.B. .die vergrabenen Schichten 4 und 9 nacheinander über dieselbe Diffusionsmaske beide in die Oberfläche der epitaktischen Schicht 2 eindiffundiert werden. Nach einer besonderen Ausführungsform können die vergrabenen Schichten 4 oder 11, oder beide, an der Oberfläche kontaktiert werden. Eine derartige Struktur ist schematisch im Querschnitt in Fig.11 gezeigt, in der z.B. die Gebiete 31, 33, 35, 37 und 39 η-leitend und die Gebiete 32, 34, 36 und 38 p-leitend sind. Auf diese Weise wird eine Kombination eines isolierten npn-Transistors (39»38,33) und einer, an sich auch besonders interessanten, isolierten npnp-Thyristorstruktur (37»36,35»34) erhalten. Das n-leitende Substratgebiet 31 ist in diesem Falle einfach und enthält keine epitaktische Schicht, wie dies im vorangehenden Beispiel der Fall ist. Die Metallschichtteile 40, 41 und 42 bilden die Emitter-, Basis- und Kollektor-Elektroden des Transistors, während die Metallschichtteile 43 und 44 die Kathode und die Anode des Thyristors bilden, dessen Steuerelektrode durch die Metallschicht 45 gebildet wird. Das versenkte Oxydmuster 46 enthält in diesem Beispiel tiefer versenkte Teile 46a und
2098 A3/ 1032
-36- PHN.^
weniger tief versenkte Teil k6B, Dies kann z.B. dadurch erreicht werden, dass entweder die von dem Teil k6B eingenommene Halbleiteroberfläche während eines Teiles der Gesamtoxydationszeit mit der gegen Oxydation maskierenden Schicht bedeckt und dieser Teil der Maskierungsschicht erst zu einem späteren Zeitpunkt der Oxydationebehandlung entfernt wird, oder dass an der Stelle des Oxydgebietes k6B das Silicium vor der Oxydationsbehandlung nicht geätztwird, in welchem Falle ein Teil des Gebietes k6B über die Halbleiteroberfläche hinauswachsen wird. In diesem Beispiel wird eine epitaktische η-leitende Schicht benutzt, auf der eine epitaktische p-leitende Schicht angebracht ist; die Grenzen zwischen diesen Schichten, die zusammen die in der Einleitung erwähnte einkristalline Halbleiterschicht bilden, sind teilweise gestrichelt dargestellt, Die Zonen 35, 36 und 38 sind Teile dieser epitaktischen Schichten; die übrigen Zonen sind wenigstens im wesentlichen durch Diffusion erhalten.
In dem Beispiel nach Fig. 11 ist die vergrabene Schicht 3k neben dem Oxydgebiet U6a kontaktiert. In der Anordnung nach Fig. 2 konnte dementsprechend z.B. die vergrabene Schicht k auf gleiche Weise kontaktiert werden, um ein npnp-Element (8,7»9»*0 zu erhalten; auch könnte in diesem Falle die Zone 8
209843/ 1032
-37- PHN.55^5
weggelassen und die Kombination der Gebiete 7,9 und k als pnp-Transistor verwendet werden.
Eine weitere Abwandlung zeigt Fig. 12, in der eine der nach Fig. 2 analoge Struktur dargestellt ist, die η-leitende Gebiete 51, 5k, 56 und und p-leitende Gebiete 52,53,55 und 58 enthalt, aber in der die Halbleiterschaltungselemente komplementäre Grenzschicht-Feldeffekttransistoren sind, und zwar ein npn-Feldeffekttransistor mit Torelektroden 59 und 60, Torelektrodenzonen 5^ und 56, einem Kanalgebiet 55 und einer Quelle und einer Senke 61 bzw. 62, und ein pnp-Feldeffekttransistor mit Torelektroden 63 und 6k, Torelektroden 53 und 58» einem Kanalgebiet 57 und einer Quelle und einer Senke 65 bzw. 66,
Die in den Beispielen angegebenen Leitfähigkeitstypen können naturgemäss grundsätzlich alle durch die entgegengesetzten Leitfähigkeitstypen ersetzt werden. Ferner können die beschriebenen Transistoren statt einer einzigen Emitterzone auch mehrere Emitterzonen enthalten.
Im Rahmen der Erfindung sind für den Fachmann noch viele Abwandlungen möglich. So können andere Halbleitermaterialien oder Kombinationen von Halbleitermaterialien verwendet werden, wobei (siehe Fig. 2) die Schicht 3 z.B. aus einem von dem der Gebiete 1 und
209843/1032
.^6642
verschiedenen Halbleitermaterial hergestellt sein kann. Das versenkte Isoliermuster kann teilweise aus der Halbleiteroberfläche hervorragen und kann erwünschtenfalls völlig oder teilweise aus anderen Materialien als Siliciumoxyd bestehen. Neben den beschriebenen Elementen können auch andere passive (Widerstände, Kondensatoren) oder aktive Halbleiterschaltungselemente in der Schaltungsanordnung vorhanden sein. Die Transistoren können ferner in umgekehrtem Sinne verwendet werden, wobei z.B. (siehe Fig. 2) die vergrabene Schicht 9 als Emitterzone und die Zone 8 als Kollektorzone verwendet Wird. In diesem Falle kann es empfehlenswert sein, dafür zu sorgen, dass die Dotierung der Basiszone 7 von der Schicht 9 zu der Oberfläche abnimmt. Auch kann die Dotierung der verschiedenen Gebiete, ausser durch Diffusion aus der Atmosphäre, völlig oder teilweise durch Ionenimplantation erfolgen, wobei das versenkte Isoliermaterial als Maskierung dient, oder durch Diffusion aus einer dotierten Oxydschicht. Schliesslich wird noch bemerkt, dass, obwohl in den Beispielen der Teil (5B) das versenkte isolierende Muster das die Verteilung in einem ersten und einem zweiten inseiförmigen Gebiet zum Stande bringt, sich bis in der zweiten vergrabenen Schicht (9) erstreckt, dieser Teil des isolierenden Musters auch derart untief sein kann, dass er sich nicht bis zur zweiten vergrabenen Schicht erstreckt.
209843/ 1032
ORJGlNAL INSPECTBD

Claims (1)

  1. PATENTANSPRÜCHE;
    ' Halbleiteranordnung mit einem Halbleiterkorper mit einem Gebiet von einem ersten LeitfähigkeitstyPf einer auf diesem Gebiet liegenden, an die Oberfläche des Körpers grenzenden Halbleiterschicht, minr destens einer örtlich zwischen dieser Halbleiterschicht und dem Gebiet vom ersten Leitfähigkeitstyp vorhandenen ersten vergrabenen Schicht vom zweiten Leitfähigkeitstyp und einem wenigstens teilweise in die Halbleiterschicht versenkten Muster aus einem Isoliermaterial, wobei ein Gebiet der Halbleiterschicht von dem Gebiet vom ersten Leitfähigkeitstyp und von dem übrigen Teil der Schicht durch die erste vergrabene Schicht und durch einen dieses Gebiet praktisch völlig umgebenden sich der ersten vergrabenen Schicht anschliessenden Teil des Muster getrennt ist, in welchem Gebiet der Halbleiterschicht ein Halbleiterschaltungselement wenigstens teilweise angebracht ist, dadurch gekennzeichnet, dass zwischen der ersten vergrabenen Schicht und der Halbleiterschicht eine zweite vergrabene Schicht vom ersten Leitfähigkeitstyp vorgesehen ist, und dass das erwähnte Gebiet der Halbleiterschicht von einem Teil des versenkten Musters aus Isoliermaterial, der von der ersten vergrabenen Schicht durch wenigstens einen Teil der Dicke der zweiten vergrabenen Schicht getrennt ist, in mindestens ein erstes inseiförmiges Gebiet, in dem das Halbleiter-
    209843/1032
    -40- PHN.55^5
    schaltungselement wenigstens teilweise angebracht ist, und in ein zweites inseiförmiges Gebiet vom ersten Leitfähigkeitstyp unterteilt ist, welche Gebiete beide an die zweite vergrabene Schicht grenzen.
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das versenkte Isoliermaterialmuster aus durch örtliche Oxydation des Halbleitermaterials erhaltenem Oxyd besteht und sich überall von der Oberfläche bis zu praktisch der gleichen Tiefe in dem Halbleiterkörper erstreckt.
    3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleiterschaltungselement mindestens einen pn-Uebergang enthält, der einen praktisch prallel zu der Oberfläche verlaufenden Teil aufweist, der von dem versenkten Isoliermaterialmuster begrenzt wird.
    k» Halbleiteranordnung nach einem oder mehreren
    der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterschicht durch die zweite vergrabene Schicht völlig von der ersten vergrabenen Schicht getrennt ist. 5. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Gebiet vom ersten Leitfähigkeitstyp einen hochdotierten Trägerkörper vom ersten Leitfähigkeitstyp und eine auf diesem Trägerkörper angebrachte epitaktische Schicht vom ersten Leitfähigkeitstyp enthält, in der sich die erste vergrabene Schicht wenigstens im wesentlichen befindet.
    209843/1032
    -hl- PHN.55^5
    6. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das erste inseiförmige Gebiet eine an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp enthält.
    7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, dass die an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp die Basiszone eines Bipolartransistors bildet, dessen Emitter— und Kollektorzonen durch die zweite vergrabene Schicht bzw. mindestens eine in der Basiszone angebrachte Oberflächenzone vom ersten Leitfähigkeitstyp gebildet werden.
    8. Halbleiteranordnung nach Anspruch 6 oder 7> dadurch gekennzeichnet, dass die Dotierungskonzentration der an die Oberfläche grenzenden Zone vom zweiten Leitfähigkeitstyp praktisch homogen ist.
    9. Halbleiteranordnung nach Anspruch 6 oder 7» dadurch gekennzeichnet, dass die Dotierungskonzentration der an die Oberfläche grenzenden Zone vom zweiten Leitfähigkeitstyp von der Oberfläche zu der zweiten vergrabenen Schicht abnimmt.
    10. Halbleiteranordnung nach Anspruch 6 oder 7» dadurch gekennzeichnet, dass die Dotierungskonzentration der an die Oberfläche grenzenden Zone vom zweiten
    2098A3/1032
    -h2- PHN.
    Leitfähigkeitstyp von der zweiten vergrabenen Schicht zu der Oberflache abnimmt.
    11. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierungskonzentration des zweiten inselförmigen Gebietes in einem an die Oberfläche grenzenden Teil höher als in dem darunterliegenden Teil dieses Gebietes ist.
    12. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper aus Silicium und das versenkte Muster wenigstens teilweise aus Siliciumoxyd besteht. 13· Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass neben der ersten vergrabenen Schicht zwischen dem Gebiet vom ersten Leitfähigkeitstyp und der Halbleiterschicht eine dritte vergrabene Schicht vom zweiten Leitfähigkei tstyp vorhanden ist, wobei ein weiterer Teil der Halbleiterschicht praktisch völlig und dem Gebiet vom ersten Leitfahigkeitstyp und von dem übrigen Teil der Halbleiterschicht durch die dritte vergrabene Schicht und durch einen den weiteren Teil umgebenden sich der dritten vergrabenen Schicht anschliessenden Teil des versenkten Isoliermaterialmusters getrennt ist, welcher
    Schicht weitere Teil mindestens ein von der dritten vergrabenen /
    209842/1032
    -43- PHN.55^5
    und dem versenkten Muster begrenztes inseiförmiges Gebiet enthält, in dem ein Halbleiterschaltungselement einer zu der des erwähnten im ersten inseiförmigen Gebiet angebrachten Schaltungselements komplementären Struktur wenigstens teilweise angebracht ist. 14. Halbleiteranordnung nach Anspruch 131 dadurch gekennzeichnet, dass der den erwähnten weiteren Teil begrenzende Teil des versenkten Musters einen Teil des das erste und das zweite inselförmige Gebiet begrenzenden Teies des versenkten Musters bildet. 15· Halbleiteranordnung nach Anspruch 13 oder ~\k, dadurch gekennzeichnet, dass der weitere Teil der Halbleiterschicht von einem sich der dritten vergrabenen Schicht anschiiessenden und sich höchstens über einen Teil der Dicke dieser vergrabenen Schicht erstreckenden Teil des versenkten Musters in ein drittes inseiförmiges Gebiet, in dem das Halbleiterschaltungselement komplentärer Struktur wenigstens teilweise angebracht ist, und in ein viertes inselförmiges Gebiet vom zweiten Leitfähigkeit styp unterteilt wird.
    16# Halbleiteranordnung nach Anspruch 15» dadurch gekennzeichnet, dass das dritte inselförmige Gebiet eine an die Oberfläche grenzende Zone vom ersten Leitfähigkeitstyp enthält, in der mindestens eine Oberflächenzone vom zweiten Leitfähigkeitstyp angebracht
    209843/1032
    -hk- PHN.5545
    ist, wobei die Zone vom ersten Leitfähigkeitstyp die Basiszone eines Bipolartransistors bildet, dessen Emitter- und Kollektorzonen durch die dritte vergrabene Schicht bzw. die erwähnte Oberflächenzone vom zweiten Leitfähigkeitstyp gebildet werden. 17· Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste und/oder die dritte vergrabene Schicht vom zweiten Leitfähigkeitstyp mit einem Anschlussleiter versehen sind.
    18. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das versenkte Isoliermaterialmuster ausserdem mindestens ein an die Oberflache grenzendes inseiförmiges Gebiet der Halbleiterschicht begrenzt, das mindestens eine an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp enthält, die von dem versenkten Muster und von Material vom ersten Leitfähigkeitstyp, das sich dem Gebiet vom ersten Leitfähigkeitstyp anschliesst, begrenzt wird, wobei die erwähnte Zone vom zweiten Leitfähigkeitstyp und das untenliegende Gebiet vom ersten Leitfähigkeitstyp beide wirksame Zonen eines Halbleiterschaltungselements bilden. 19· Halbleiteranordnung nach Anspruch 18, dadurch gekennzeichnet, dass der Teil des versenkten Musters, der das sich dem ersten Gebiet vom ersten
    209843/1032
    PHN.
    Leitfähigkeitstyp anschliessende inseiförmige Gebiet der Halbleiterschicht begrenzt, einen Teil des Teiles des versenkten Musters bildet, der die oberhalb der ersten oder der dritten vergrabenen Schicht liegenden inseiförmigen Gebiete der Halbleiterschicht begrenzt.
    20. Halbleiteranordnung nach Anspruch 18 oder 19> dadurch gekennzeichnet, dass das versenkte Isolierraaterialmuster ein zusammenhängendes Netzwerk enthält, das eine Anzahl sich dem Gebiet vom ersten Leitfähigkeitstyp anschliessender Inseln der Halbleiterschicht begrenzt, in welchen Inseln Halbleiterschaltungselemente mit einer das untenliegende Gebiet vom ersten Leitfähigkeit s typ enthaltenden gemeinsamen Zone angebracht sind.
    21. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf oder in einem Gebiet vom ersten Leitfähigkeitstyp örtlich eine erste vergrabene Schicht vom zweiten Leitfähigkeitstyp angebracht wird; das auf und in Berührung mit dieser ersten vergrabenen Schicht eine zweite vergrabene Schicht vom ersten Leitfähigkeitstyp angebracht wird, die völlig von einem Teil der ersten vergrabenen Schicht umgeben ist; dass auf und in Berührung mit dem Gebiet vom ersten Leitfähigkeitstyp und den vergrabenen Schichten durch
    209843/1032
    epitaktisches Anwachsen eine Halbleiterschicht angebracht wird, und dass durch eine örtliche Oxydationsbehandlung unter Verwendung einer gegen Oxydation maskierenden Schicht die Halbleiterschicht über wenigstens einen Teil ihrer Dicke oxydiert wird, wobei der Oxydationsvorgang fortgesetzt wird, bis sich das erhaltene Oxydmuster bis zu dem die zweite vergrabene Schicht umgebenden Teil der ersten vergrabenen Schicht und höchstens nur über einen Teil der Dicke der zweiten vergrabenen Schicht erstreckt, so dass ein erstes und ein zweites inseiförmiges Gebiet der Halbleiterschicht gebildet werden, wonach in dem ersten inseiförmigen Gebiet Zonen eines 'Halbleiterschaltungselements angebracht werden.
    22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass von einem hochdotierten Trägerkörper vom ersten Leitfähigkeitstyp und einer darauf angebrachten epitaktischen Schicht vom ersten Leitfähigkeitstyp mit einer die des Trägerkörpers unterschreitende» Dotierung ausgegangen wird, und dass die erste vergrabene Schicht wenigstens im wesentlichen in der erwähnten epitaktischen Schicht vom ersten Leitfähigkeitstyp und vorzugsweise über die ganze Dicke dieser Schicht angebracht wird.
    209843/ 1032
    -47- PHN.55^5
    23· Verfahren nach Anspruch 21 oder 22f dadurch gekennzeichnet, dass eine zweite vergrabene Schicht vom ersten Leitfähigkeitstyp angebracht wird, deren Rand dem Rand der ersten vergrabenen Schicht derart nahe liegt, dass der Teil des während des Oxydationsvorgangs gebildeten versenkten Oxydmusters, der sich dem die zweite vergrabene Schicht umgebenden Teil der ersten vergrabenen Schicht anschliesst, sich auch der zweiten vergrabenen Schicht anschliesst. 24. Verfahren nach einem oder mehreren der Ansprüche 21 bis 23, dadurch gekennzeichnet, dass vor der Durchführung der Oxydationsbehandlung wenigstens einer der nicht von der Maskierungsschicht bedeckten Teile der Halbleiterschicht geätzt wird. 25· Verfahren nach einem oder mehreren der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass zugleich mit der ersten vergrabenen Schicht eine dritte vergrabene Schicht vom zweiten Leitfähigkeitstyp angebracht wird, die neben der ersten vergrabenen Schicht liegt; und dass durch örtliche Oxydation ausserdem ein drittes und ein viertes inseiförmiges Gebiet der Halbleiterschicht gebildet werden, welche Gebiete über die dritte vergrabene Schicht miteinander verbunden sind, wobei das vierte inseiförmige Gebiet durch Einführung von Aktivatoren während oder nach der Anbringung der
    209843/1032
    2216842
    -48- PHN.55^5
    Halbleiterschicht den zweiten Leitfähigkeitstyp aufweist, und wobei in dem dritten inseiförmigen Gebiet Zonen eines Halbleiterschaltungselements vorzugsweise einer der das in dem ersten inseiförmigen Gebiet angebrachten Schaltungselements komplementären Struktur angebracht werden.
    26. Verfahren nach einem oder mehreren der Ansprüche 21 bis 25, dadurch gekennzeichnet, dass durch örtliche Oxydation ausserdem ein oder mehrere sich dem untenliegenden Gebiet vom ersten Leitfähigkeitstyp anschliessende inselförmige Gebiete der Halbleiterschicht gebildet werden, in denen Halbleiterschaltungselemente mit mindestens einer an die Oberfläche grenzenden von dem versenkten Oxyd begrenzten Zone vom zweiten Leitfähigkeitstyp angebracht werden.
    27· Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass das versenkte Oxydmuster, das die sich dem untenliegenden Gebiet vom ersten Leitfähigkeitstyp anschliessenden inseiförmigen Gebiete der Halbleiterschicht begrenzt, in Form eines in sich und mit dem übrigen Teil des Oxydmusters zusammenhängenden Netzwerks angebracht wird. ·
    209843/ 1032
    Leerseite
DE19722216642 1971-04-14 1972-04-07 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE2216642C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7105000A NL7105000A (de) 1971-04-14 1971-04-14

Publications (3)

Publication Number Publication Date
DE2216642A1 true DE2216642A1 (de) 1972-10-19
DE2216642B2 DE2216642B2 (de) 1979-04-12
DE2216642C3 DE2216642C3 (de) 1979-12-13

Family

ID=19812915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722216642 Expired DE2216642C3 (de) 1971-04-14 1972-04-07 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (11)

Country Link
AU (1) AU470407B2 (de)
BE (1) BE782012A (de)
BR (1) BR7202251D0 (de)
CH (1) CH539952A (de)
DE (1) DE2216642C3 (de)
ES (1) ES401687A1 (de)
FR (1) FR2133692B1 (de)
GB (1) GB1387021A (de)
IT (1) IT951314B (de)
NL (1) NL7105000A (de)
SE (1) SE383582B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2361319A1 (de) * 1972-12-29 1974-07-04 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung
EP0008903A1 (de) * 1978-08-25 1980-03-19 Fujitsu Limited Integrierte Halbleiterschaltung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE740938A (de) * 1967-12-05 1970-04-01

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2361319A1 (de) * 1972-12-29 1974-07-04 Philips Nv Halbleiteranordnung und verfahren zu deren herstellung
EP0008903A1 (de) * 1978-08-25 1980-03-19 Fujitsu Limited Integrierte Halbleiterschaltung

Also Published As

Publication number Publication date
DE2216642C3 (de) 1979-12-13
NL7105000A (de) 1972-10-17
AU4093672A (en) 1973-10-18
CH539952A (de) 1973-07-31
BE782012A (fr) 1972-10-13
ES401687A1 (es) 1975-03-16
IT951314B (it) 1973-06-30
AU470407B2 (en) 1973-10-18
DE2216642B2 (de) 1979-04-12
GB1387021A (en) 1975-03-12
BR7202251D0 (pt) 1973-06-07
FR2133692A1 (de) 1972-12-01
FR2133692B1 (de) 1977-08-19
SE383582B (sv) 1976-03-15

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2224634A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2610828A1 (de) Thyristor mit passivierter oberflaeche
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2854994A1 (de) Halbleiteranordnung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE3886606T2 (de) Halbleiteranordnung mit lateraler Kontaktstruktur und Verfahren zu deren Herstellung.
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2216642A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2133977C3 (de) Halbleiterbauelement
DE2600375A1 (de) Komplementaere transistorstruktur und verfahren zu deren herstellung
DE2447867A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee