DE2361319A1 - Halbleiteranordnung und verfahren zu deren herstellung - Google Patents
Halbleiteranordnung und verfahren zu deren herstellungInfo
- Publication number
- DE2361319A1 DE2361319A1 DE2361319A DE2361319A DE2361319A1 DE 2361319 A1 DE2361319 A1 DE 2361319A1 DE 2361319 A DE2361319 A DE 2361319A DE 2361319 A DE2361319 A DE 2361319A DE 2361319 A1 DE2361319 A1 DE 2361319A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- conductivity type
- semiconductor
- insulating
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000004020 conductor Substances 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 28
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 19
- 230000000873 masking effect Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000008901 benefit Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000026 Pentaerythritol tetranitrate Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 101100243934 Drosophila melanogaster phtf gene Proteins 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- 101100243929 Mus musculus Phtf1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000010181 polygamy Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Description
vm.6686. 12.11.73.
Va/EVIT.
GnN)TMp^ M. DAVID ■ ■
knmc'.izr: ·;.;.: .;_,
Anmeldung vomr —
Die Erfindung bezieht sich auf eine Halbleiteranordnung
mit einem Halbleiterkörper mit mindestens einem Halbleiterschaltungselement, die enthalt! ein an eine Oberfläche
grenzendes erstes Gebiet von einem ersten Leitfähigkeitstypt
das an ein darunter liegendes zveites Gebiet vom zweiten Leitfähigkeit β typ grenzt, sowie eine Isolieraione vom zweiten
Leitfähigkeitetyp, die sich bis zu dem zweiten Gebiet erstreckt und zusammen mit dem zweiten Gebiet innerhalb des
Halbleiterkörpers einen inself5rmig«n Teil des ersten Gebietes
völlig umgibt, wobei der pn-üebergang zwischen der Isolier-ίοηβ und dem inseiförmigen Gebiet sich einem wenigstens
teilweise unter der genannten Oberfläche in den Halbleiterkörper versenkten Muster aus elektrisch isolierendem Material.
409027/0646
- 2 - . FHW.6686.
12.Π.73.
anschliesst, das den inseiförmigen Teil an der Oberfläche
umgibt, und wobei sich das genannte Schaltungselement völlig
innerhalb des inseiförmigen Teiles befindet.
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung einer solchen Anordnung,
Anordnungen der obenbeschriebenen Art sind bekannt und wurden z.B. in "Philips Research Reports", Band 26,Juni 1971
S. 166—130 beschrieben. Für Anwendungen in monolithischen Halb— leiterschaltungen sind derartige Strukturen besonders gut
geeignet, u.a. wegen der erzielbaren hohen Packungsdichte
und der Möglichkeit, mittels einer einzigen Maske die Abmessungen und die Lage einer Vielzahl von Zonen der endgültig
zu erhaltenden Schaltung festzulegen (Selbstregistrierung).
Die bisher bekannten Anordnungen weisen aber einige Nachteile auf, die unter Umständen zu unerwünschten Beschrän-
kungen in ihrer Anwendung führen können.
So wird z.B. bei bekannten Strukturen der beschriebenen Art die Isolierzone im allgemeinen durch eine Zone vom
zweiten Leitfähigkeitstyp gebildet, die sich dem zweiten
Gebiet (das z.B. das Substrat sein kann) anschliesst und auf der Seite der Oberfläche völlig von dem versenkten Isoliermuster
bedeckt wird. Eine derartige Struktur wird meistens dadurch hergestellt, dass zunächst der Dotierungsstoff zur
Bildung der Isolierzone in der Oberfläche angebracht und dann durch örtliche Oxydation der dotierten Halbleiteroberfläche
auf der hochdotierten Oberflächenzone das Isoliermuster
409827/064
- 3 - PHtf.6686.
12.11.73.
angebracht wird. Beim Versenken des Oxydmusters verschiebt
sich die dotierte Zone tiefer in den Halbleiterkörper. Unter
Umständen kann dabei aber ein nicht unbedeutender Teil des
Dotierungsstoffes in das Oxyd gelangen, insbesondere wenn der Dotierungsstoff ein Akzeptor, z.B. Bor, ist. Durch die so
erhaltene Konzentrationsverringerung wird es schwierig sein, wenigstens bei zulässigen Werten der Oxydationszeit unter dem
versenkten Oxyd eine Isolierzone zu erhalten, deren Dicke erheblich grosser als z.B. die Dicke des Oxydmusters selber
ist. Da die Eindringtiefe des Oxydmusters bei Anwendung
brauchbarer Oxydationszeiten im allgemeinen nicht grosser
als 1 bis 2 /um ist, wird die Gesamtdicke des Oxydmusters und der Isolierzone unter der Oberfläche daher bei diesem
Verfahren nicht mehr als k bis 5/um betragen können. Daraus
folgt z.B., dass eine epitaktische Schicht, die durch das Oxydmuster und die sich darunter erstreckende Isolierzone in
Inseln unterteilt werden muss, bei den bekannten Strukturen nicht dicker als höchstens etwa 5/u.m sein soll, "welche Beschränkung
oft ungünstig ist.
Ein weiterer Nachteil besteht darin, dass es in denjenigen
Fällen, in denen die Isolierzone kontaktiert werden soll, bei den beschriebenen bekannten Strukturen notwendig
ist, ein Kontaktfenster über die ganze Dicke des Oxydmusters
in dem Oxydtnuster anzubringen. Dies ergibt in der Praxis infolge der dazu benötigten langen Aetzzeiteri z.B. Probleme
in bezug auf Maskierung und Unterätzung, wodurch es besonders
409827/0646
- h - . PENT. 6686.
12.11.73.
schwierig ist, Kontaktfenster kleiner und genau definierter
Abmessungen in dem Oxydrauster anzubringen.
Die Erfindung bezweckt u.a., die genannten bei bekannten Anordnungen auftretenden Nachteile z\i beseitigen oder -wenigstens
in erheblichem Masse zu verringern,
. Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass
durch eine neue geeignet gewählte Konfiguration des versenkten
Musters und der Isolierzone die obenbeschriebenen Nachteile vermieden werden können und dass durch Anwendung
der Erfindung ausserdem weitere Vorteile erhalten werden, u.a. die Möglichkeit·zur Erzielung verschiedener interessanter
Halbleiterstrukturen, die sich auf anderem Wege schwer erzielen
lassen, wie nachstehend näher beschrieben wird.
Nach der Erfindung ist eine Halbleiteranordnung der eingangs genannten Art dadurch gekennzeichnet, dass sich die
Isolierzone durch das versenkte Muster bis zu einem Teil der genannten Oberfläche erstreckt, der völlig von dem versenkten
isolierenden !»luster begrenzt wird.
Obschon für die Anwendung als Inselisolierung die übliche obenbeschriebene Struktur häufig besonders gut geeignet
ist und sich sehr einfach erzielen lässt, stellt sich in der Praxis heraus, dass die augenscheinlich unnötig komplizierte
Struktur nach der Erfindung eine Anzahl grosser Vorteile bietet»
So kann dadurch, dass bei der Anordnung nach der Erfindung die Isolierzone nicht völlig von dem versenkten
409827/06 46
■ - 5 -. ■ . PIRo6686.
12.1.1 .73.
236131S
Isoliermuster bedockt ist, sondern sich durch, eine Oeffmmg
in diesem Muster bis zu der urspx-ünglichen Halbleiteroberfläche
erstreckt, die Isolierzone an der Stelle dieser» Oeffnimg
leicht leontaktiert werden. Oberhalb der genannten Oeffnung
befindet sich nämlich höchstens nur eine dünne Isolierschicht, Z0B0 eine Oxydschicht e
Ein weiterer wichtiger Vorteil der erfindungsgcmässen
Anordnung ist der, dass, weil bei der Herstellung diese}.-neuen Struktur die Isolierzone ohne Bedenken nach dem versenkten
Isolieriiuister angebracht werden kann, die Dotierungskonzentration
der Isolierzorie von den Schritten zur Herstellung des versenkten Musters (z.B. durch örtliche Oxydation) unabhängig
sein kann* Dadurch kann eine Isolierzone mit höher
Dotierung verwendet werden, die von der Oberfläche hes? durch Z1B11 eine epitaktische Schicht verhältnisraässig grosser
Dicke (nach einer bevorzugten Ausführungsform einer Dicke von.
mindestens 5/unO hindurchdringen kann«
Obgleich das erste Gebiet vom ersten Leitfähigkeitstyp
völlig durch das genannte inselförmige Gebiet gebildet werden
kann, wobei sich die Isolierzone bis zum Rand des Ilalblexterkörpers
erstreckt, wird vorzugsweise eine Struktur verwendet,
bei der die Isolierzone den irtselförmigen Teil von dem
übrigen Teil des ersten Gebietes trennt. Dabei kann das elaste
Gebiet eine epitaktische Schicht sein, die durch die Isolierzone in zwei oder mehr Teile untesrteilt wird? von denen
mehrere inseiförmig sein können.
i-- Ά ν
4Q9827/Q64B
- 6 - . - PHN.6680.
12.11.73«
Der genannte Oberflächenteil, an dem die Isolierzone
die1 Halbleiteroberfläche erreicht., braucht grundsätzlich
nicht kontaktiert zu sein. Vorteilhaft wird die Anordnung aber oft derart ausgebildet}, dass der genannte Oberflächenteil
wenigstens teilweise mit einer· als AnschlusseLektrode dienenden
leitenden Schicht bedeckt ist.
Unter Umständen} z£B. wenn die Isolierzons nicht durch,
eine dicke Halbleiterschicht hindurchzudringen br-aucht, braixcht
die Isolierzone nur stellenweise die Oberfläche zu erreichen, z.B. lediglich.: fur Kontaktierungszwecke. Oft, und insbesondere
wenn die Isolierzone mit dem versenkten Isoliermuster von der
Oberfläche her durch eine dicke Halbleiterschicht hindurchdringen muss, wird jedoch vorzugsweise dafür gesorgt, dass
der genannte Oberflächenteil den inseiförmigen Teil praktisch
völlig umgibt.
Die Isolierzone kann sich von dex· Oberfläche her nach
unten erstrecken und sich z.B. unmittelbar einem Substrat vom zweiten Leitfähigkeitstyp anschliessen, auf dem das erste
Gebiet in Form einer epitalctischen Schicht vom ersten Leit —
fähigkeitstyp angebracht ist. Unter Umständen v;ird aber vor-=
zugsweise eine andere Struktur gewählt, bei der sich die Isolierzone einer zu dem zweiten Gebiet gehörigen vergrabenen
Schicht vom zweiten Leitfähigkeitstyp anschliesst, die sich
zwischen, dem ersten Gebiet und einem Substrat vom ersten
Leitfähigkeitstyp erstreckt, auf dem das erste Gebiet epi»
taktisch angewachsen ist, Vielehe vergrabene Schicht zusammen
409827/06A6
- 7 - . PH^.6686.
• ' 12.11.73. .'
mit der Isolierzone den. inseiförmigen Teil des ersten Gebietes
innerhalb des Halbleiterklirpers völlig umgibt. Dies ergibt
u..,a, den Vorteil t dass in ein und demselben Halbleiterlcristall
mehrere "Teilsubstrate" angebracht werden können, die je ein
oder mehr Schaltungselemente enthalten und je für sich kontaktiert
werden können.
In vielen Fällen kann' es günstig sein, dass das inselförmige
Gebiet keine homogene Dotierung aufweist9 sondern
dass der inselförmige Teil eine vergrabene Schicht vom ersten
LeitfShigkeitst3'-p enthälts öTie häufig vorteilhaft derart angebracht
ist, dass sie auf der bereits genannten vergrabenen Schicht vom zweiten Leitfähigkeitstyp liegt \md an diese
Schicht grenzt. Auf diese Weise ist der Aufbau wichtiger Halbleiterstrukturen möglich.
Eine "weitere wichtige bevorzugte Ausführungsform. nach
der Erfindung ist dadurch gekennzeichnet j dass die Isolierzone
mit dem .". ins eiförmigen Teil einen pn-Uebergang·
bildet, der an einen Teil des versenkten Musters grenzt, der innerhalb des inseiförmigen Gebietes eine Oeffnung aufweist,
wobei das inselförmige Gebiet innerhalb der Oeffnung an der
Oberfläche eine kanalunterbrechende Zone enthält, die derart hoch dotiert ist, dass die Bildung eines Inversionskanals
an der Stelle der Oeffnung verhindert wird. Eine derartige Struktur weist den. Vorteil auf, dass mittels einer einzigen
Maske die Lage mindestens des versenkten Musters, der Isolierzone und der genanntcsn Oeffnung definiert werden, kann. Diese
409827 /0 6-4 6".
1-2.11.73.
Oeffnung, die sehr schmal sein, kann, kann als selbstregistrierender
Kanalunterbrecher verwendet werden, indem in den Oeffnungen, z.B. durch eine oberflächliche Diffusion, die
Oberflächendotierung erhöht wird. Die so erhaltene kanaltmterbrechende
Zone umgibt vorzugsweise praktisch völlig die aktiven Zonen eines in dem inseifSrmigen Gebiet vorhandenen
Halbleiterschaltungselements» Wenn innerhalb der Insel, wie oben beschrieben, eine zweite vergrabene Schicht vom ersten
Leitfähigkeitstyp, z.B. als vergrabener Kollektor, angebracht
ist, kann über die betreffende Oeffnung vorteilhaft eine hochdotierte Zone vom ersten Leitfähigkeitstyp sich von der
Oeffnung praktisch bis zu der vergrabenen Schicht vom ersten Leitfähigkeitstyp erstrecken, um auf diese Weise die Kontaktierung
dieser vergrabenen Schicht zu erleichtern.
Die Erfindung ist weiter von besonderem Interesse in dein Falle, in dem in dem inseiförmigen Gebiet eine an die
Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp angebracht
ist, die völlig vom versenkten Muster begrenzt wird und in der eine an die Oberfläche grenzende Zone vom ersten
Leitfähigkeitstyp angebracht ist, wobei die Zone vom zweiten
Leitfähigkeitstyp die Basiszone eines vertikalen Bipolartransistors bildet, dessen Emitter— und Kollektorzonen durch,
das inselfSrmige Gebiet bzw. d5.e genannte Zone vom ersten
Leitfähigkeitstyp gebildet werden. Ein derartiger Transistor, der erwünschtenfalls mit einer kanalunterbrechenden Zone
der obenbeschriebenen Art versehen ist, kann nahezu völlig
409827/0646
1 - 9 — ... . PHF. 6686.
12.π.73* .
selbstregistrierend hergestellt werden.
Die Erfindung bezieht sich, ausserdein auf ein sehr
geeignetes Verfahren zur Herstellung einer Halbleiteranordnung
der obenbeschriebenen Art, bei dem in einem an die Oberfläche grenzenden ersten Gebiet vom ersten Leitfähigkeitstyp
durch örtliche Oxydation ein wenigstens teilweise in die Oberfläche versenktes Oxydmuster gebildet wird, wobei
eine sich daran anschliessende Isolierzone vom zweiten Leitfähigkeit
styp angebracht wird.
Nach der Erfindung ist dieses Verfahren dadurch gekennzeichnet, dass während der örtlichen Oxydation an der Stelle
der zu erzeugenden Isolierzone ein Teil der Halbleiteroberfläche gegen Oxydation maskiert wird, so dass an dieser ·
Stelle eine Unterbrechung in dem Oxydmuster erhalten wird,
und" dass durch Einführung eines den zweiten Leitfähigkeitstyp bestimmenden Dotierungsstöffes über die genannte Unter- ·
brechung unter Maskierung durch das versenkte Isolierrnuster
wenigstens ein Teil der Isolierzone vom zweiten Leitfähigkeitstyp
gebildet wird, welche -Isolierzone sich dem zweiten
Gebiet anschliesst» .
Einige Ausführungsformen der Ei-findung sind in der
Zeichnung dargestellt und werden im folgenden näher beschrieben.«
Es zeigen:" „, " . ".,,,'-. ,
Fig. 1 schematisch eine Draufsicht auf eine Anordnung
nach der Erfindung,
Fig.'2 schematised einen Querschnitt durch die Anordnung·
nach Fig» 1 längs der Linie H-II,
409 82 7/0&W ■ :-
~ 10 - PHIT, 6686.
12.11.73.
Fig. 3-9 schematisch im Querschnitt die Anordnung
nach den Fig. 1 und 2 in aufeinanderfolgenden Herstellungsstufen, und
Fig. 10, 11, 12 und 13 schematisch im Querschnitt
andere Ausführungsformen von Anordnungen nach der Erfindung,
Die Figuren sind schematisch. und nicht masstäblich
gezeichnet, wobei namentlich die Abmessungen in der Diclcenrichtung
übertrieben gross dargestellt sind. Entsprechende Teile sind in den verschiedenen Beispielen im allgemeinen
mit den gleichen Bezugsziffern bezeichnet. Halbleitergebiete
vom gleichen Leitfähigkeitstyp sind im allgemeinen in der
gleichen Richtung schraffiert. In der Draufsicht nach Fig, ist das versenkte Oxydmuster schraffiert und die Grenzen von
Metallschichten sind mit gestrichelten Linien angedeutet,
Fig. 1 zeigt schematisch eine Draufsicht auf Und
Fig. 2 schematisch einen Querschnitt längs der Linie II—II der Fig. Λ durch eine Halbleiteranordnung nach der Erfindung.
Die Fig. 1 und 2 zeigen einen Teil einer integrierten Schaltung mit einem Schaltungselement, in diesem Falle einem
Bipolartransistor (3,8,9), der einen Halbleiterkörper 1 aus Silicium mit einem an eine Oberfläche 2 grenzenden n~leitenden
ersten Gebiet 3 enthält, das an ein darunter liegendes p-leitendes
zweites Gebiet h grenzt, das durch, ein Substrat gebildet
wird, auf dem das Gebiet 3 in Form einer epitaktischen
Schicht angebracht ist. Das Gebiet 3 enthält weiter eine hochdotierte η-leit ende vergrabene Schicht 3B«
409827/0646
Ein durch, örtliche Oxydation angebrachtes Muster 5
aus Siliciumoxyd 1st in diesem Beispiel praktisch völlig bis
unterhalb der Oberfläche 2 in den Körper versenkt. Ein insel—
förmiger Teil 3A>B des. Gebietes 3» der die vergrabene Schicht
'3B enthält» ist innerhalb des Körpers völlig· von einer p~leitenden
Isolierzone 6 umgeben, die sich bis zu dem zweiten Gebiet (in diesem Falle dem Substrat) k erstreckt» Der
pn-Uebergang 7 zwischen der Isolierzone 6 und der Insel 3A
schliesst sich dem versenkten Isoliermuster 5 an. Das Gebiet
3A,B bildet die Kollektorzone des Transistors. Eine an die Oberfläche 2 grenzende und von dem versenkten Muster 5 begrenzte
p-leitende Zone 8 bildet die Basiszone des Transistors,
während eine η-leitende Oberflächenzone 9» die in der Basiszone
8 angebracht ist, die Emitterzone des Transistors bildet.
Der Transistor befindet sich also völlig innerhalb des inselförmigen
Gebietes (3A,b). Die Emitter- und Basiszonen 9 bzw. 8 sind durch Metallschichten 15 bzw. 14 kontaktiert.
Bei bekannten Ausführungen einer Anordnung mit einem Bipolartransistor nach Fig.. 2 erstreckt sich die Isolierzone
6 völlig über die ganze Dicke des versenkten Musters 5,
Dies kann unter Umständen grosse Nachteile ergeben, wie oben beschrieben wurde, insbesonder in bezug auf die Kontaktierung
der'Zone(n) 6 und in bezug auf die Dotierungskonzentration
derselben, die hoch sein muss, wenn die Schicht 3 verhältnismässig dick ist.
Nach der Erfindung erstreckt sich aber die Isolierzone
40982 7/06 4 6
- 12 - PENT. 6686.
12.11.73.
durch das versenkte Muster 5 bis zu einem Teil 2A der Oberfläche
2, welcher Teil 2A völlig- von dem versenkten Muster 5
begrenzt wird. Dies ergibt den. grossen Vorteil, dass die Zone 6 leicht, z.B. über die Metallschicht 1O, kontaktiert
werden kann, ohne dass dazu ein Kontaktfenster durch die
ganze Dicke des Musters 5 geätzt zu werden braucht.
Ein weiterer wesentlicher Vorteil ist der, dass die Zone 6 erwünschtenfalls nach dem Anbringen des versenkten
Musters 5» z.B. durch Diffusion, angebracht werden kann, wodurch die Dotierung und die Tiefe der Isolierzone 6 von den
zur Anbringung des versenkten Musters 5 durchgeführten Herstel—
lungsschritten völlig unabhängig sind»
Der Oberflächenteil 2A umgibt den inseiförmigen Teil
des ersten Gebietes 3 in diesem Beispiel vollständig, so
dass die Zone 6 über ihre ganze Ausdehnung nach der Bildung des Musters 5 angebracht werden kann. In Fällen, in denen
die Schicht 3 nicht zu dick ist, ist dies nicht unbedingt notwendig und die Isolierzone 6 kann erwünschtenfalls nur
örtlich über eine Oeffnung in dem Muster 5 die Oberfläche
erreichen, z.B. für Kontaktierungszwecke.
In dem hier beschriebenen Beispiel grenzt der pn-Uebergang 7 an einen Teil des Isoliermusters 5, der innerhalb
des inseiförmigen Gebietes 3A eine Oeffnung 11 aufweist, die
die Basiszone 8 völlig umgibt, wobei das Gebiet 3A innerhalb
der Oeffnung 11 an der Oberfläche eine hochdotierte n-leitende
Zone 12 enthält, wodurch die Bildung eines Inversionskanals -
40.9 827/06
' . - 13 - . . PHi^. 6686.
- ■ 12,11.73.
an der Oberfläche an der Stelle der Öeffnung 11 vermieden wird.
Die Zone 12 ist völlig von dem versenkten Oxyd 5 begrenzt, bildet
eine kanalunterbrechende Zone zwischen der Basiszone
und der Isolierzone 6 und umgibt die aktiven Teile der Transistorzonen
9» 8 und 3-Ä. vollständig, Ausserdem ist diese Zone
mittels einer Metallschicht 13 kontaktiert, die den Kollejctoranschluss
des Transistors bildet» Nach einer Abwandlung
dieser Struktur kann sich die Zone 12 auch Über die ganze
Dicke des Gebietes 3A bis zu der vergrabenen Schicht 3B erstrecken.
Die kanalunterbrechende Zone 12 kann bei dieser
Struktur sehr schmal gehalten werden und weist im vorliegenden
Beispiel eine Breite von etwa 3·/um auf*
Weiter sei darauf hingewiesen, dass die Lage des
Oberflächenteiles 2A in bezug auf das umgebende Isoliermuster
ganz beliebig; gewählt .werden kann» Dadurch kann z.B. ,' wenn
die Gefahr eines Durchschlages zwischen der Isolierzone 6
und einer auf: einer Seite dieser Zone, z.B. in der Insel,
liegenden Halbleiterzone besteht, auf dieser Seite die Breite
des versenkten Oxyds 5» das den Öberflächenteil 2A begrenzt,
grosser als an anderen Stellen gewählt werden,'.wodurch der
genannte Durchschlag vermieden wird. Dies ist von besonderer
Bedeutung, wenn in der monolithischen Schaltung Elemente
vorhanden sind-, die bei hoher Spannung betrieben werden.
Die Anordnung nach den Fig. ΐ und 2 kann nach der :
Erfindung z.B. auf folgende Weise hergestellt werden. Es . r
wird (siehe Fig. $) von einer p-£eitenden Siliciumscheibe h
- ΛΗ - PH?".6686.
12.11.73.
rait einer Dicke von. z»B. 200 /um und einem spezifischen Widerstand
von z.B. 10 n.cm ausgegangen. Darauf wird durch Anwendung
allgemein üblichex* Maskierungs- und Diffusionstechniken.
örtlich eine Arsenschicht zur Bildung der vergrabenen Schicht 3Έ
abgelagert, wonach die Oberfläche für epitaktisches Anwachsen
vorbereitet und auf dem Substrat h eine η-leitende Siliciuraschicht
3 mit einer· Dicke von 6 /um und einem spezifischen
Widerstand von z.B. 0,5 ü.cm epitaktisch angewachsen wird,
wobei ebenfalls allgemein übliche Verfahren angewendet werden. Dabei wird die Struktur nach Pig. 3 erhalten, wobei während
des epitaktischen Anwachsens die genannte Arsenschicht teilweise in das Substrat 4 und teilweise in die epitaktische
Schicht 3 eindiffundiert zur Bildung einer hochdotierten η-leitenden vergrabenen Schicht 3B.
Auf der Oberfläche wird dann eine gegen Oxydation
maskierende Schicht, z.B. eine 0,15/um dicke Siliciumnitridschicht
20, angebracht. Erwünschtenfalls kann unter der Schicht 20 noch eine dünne Oxydschicht angebracht werden«
Auf der Nitridschicht 20 wird eine 0,1 /um dicke Schicht 21
aus Siliciumoxyd abgelagert. Diese Schicht kann erwünschten~
falls auch, durch, thermische Oxydation des Siliciumnitrids
erhalten werden, aber wird dann im allgemeinen beträchtlich dünner sein. Die Oxydschicht 21 wird danach durch ein bekanntes
photοlithograph!βches Aetzverfahren in die gewünschte
Form gebracht, wonach diese Schicht 21 als Maske beim Wegätzen
mit z«Bt Phosphorsaure der von der Schicht 21 nicht bedeckten
Teile der Schicht 20 dient. Für alle .Einzelheiten der Anbringung
409827/Ό646
-15- ΡΡϊί.6686.
12.11.73.
und Aetzung von Siliciumnitridschichten sei auf "Philips
Research Reports", April 197^>
S. 118-132 verwiesen, wo alle
für den Fachmann nötige Auskunft über Techniken bezüglich
örtlicher Oxydation von Siliciumoberflachen erteilt wird.
Auf diese Weise ist die Struktur nach Fig. 4 erhalten.
Nun, wird der nicht von der Antioxydationsmaske 20 bedeckte
Teil der Siliciumoberflache bis zvl einer Tiefe von etwa 1 /um
abgeätzt, wobei unter den Rändern des Nitrids 20 auch ein Teil des Siliciums weggeätzt wird (siehe Fig. 5)· Dieser
Aetzschritt dient dazu, nach dem Anbringen des versenktes Tsolierrausters eine nahezu ebene Oberfläche zu erhalten, aber
er kann erwünschtenfalls weggelassen werden.
Anschliessend wird das Silicium bei 1000°C in feuchtem Sauerstoff während etwa 16 Stunden thermisch oxydiert, wobei
die durch die Aetzung erhaltenen Hohlräume infolge der Tatsache, dass das"Oxyd ein grösseres Volumen als das Silicium ,
aus dem es gebildet ist, einnimmt, völlig mit Oxyd ausgefüllt
werden. Das so erhaltene Oxydmuster 5 weist eine Dicke von
etwa 2 ,um auf und erstreckt sich bis zu der ursprünglichen
Siliciumoberflache 2, wodurch die Oberfläche des ganzen
Körpers nahezu eben wird. Nach Entfernung des Nitrids wird nun auf dem Ganzen in bekannter Weise pyrolitisch eine
Siliciumoxydschicht 22 abgelagert, die an der.Stelle der anzubringenden
Isolierzonen unter Anwendung einer Maskierung mit grosser Toleranz entfernt wird. So wird die Struktur nach
Fig. 6 erhalten.
409 827/0
- 16 - PIUf. 6"686.
12..11. 73.
In einem nächsten Schritt wird nun eine tiefe Bordiffusion
durchgeführt, wobei das versenkte Oxydmuster 5 und
die Oxydschicht 22 als Maskierung dienen. So wird die Isolierzone
6 erhalten (siehe Fig.7), durch die ein inseiförmiger
Teil 3A,B von dem übrigen Teil der Schicht 3 getrennt wird. Wahrend dieser Bordiffusion werden die Zonen 6 mit Oxyd
überzogen; die Dickenunterschiede der Oxydschicht sind in
überzogen; die Dickenunterschiede der Oxydschicht sind in
der Figur der Deutlichkeit halber vernachlässigt.
Nun wird, ebenfalls unter Anwendung eines Maskierungsschrittes mit grosser Toleranz, ein Teil der Oxydschicht
oberhalb der anzubringenden Basiszone entfernt, wonach die Basiszone 8 des Transistors mittels z.B. einer 2/tun tiefen
Bordiffusion angebracht wird, wobei die Schicht 22 und das Oxydmuster 5 als Maske dienen. Die Zone 6 braucht dabei nicht
maskiert zu sein. So wird die Struktur nach Fig. 8 erhalten, wobei während der Diffusion auf den Zonen 6 und 8 eine dünne
Oxydschicht gebildet wird; auch hier wird der Deutlichkeit halber die Oxydschicht in der Figur mit einer konstanten
Dicke dargestellt.
Dicke dargestellt.
In das Oxyd werden anschliessend durch einen Photoätzschritt
Oeffnungen an den Stellen der zu bildenden Zonen 9 und 12 geätzt (siehe Fig. 9). Durch eine Phosphordiffusion
werden die z.B. 1 /um dicke. Emitterzone. 9 und die hochdotierte
η-leitende Oberflächenzone 12 angebracht. Nach einer Abwandlung kann die Emitterzone auf einer Seite an dem versenkten
Muster 5 anliegen, wodurch auch die Maskentoleranz für das Emitterdiffusionsfenster gross ist.
409827/0646
- 17 - . PKJ^. 6686. '
12.11,73.
Danach, werden auf übliche Weise Kontakt fenster angebracht
und werden durch Aufdampfen und Aetzen einer Metallschicht, z. B; aus Aluminium, die Emitterköntaktschicht 2^»
die Basiskontakt schicht 25, die Kollelctorkontaktschieht 13
und die Kontaktschicht 10, die über die Zone 6 das Substrat h
kontaktiert, angebracht, wodurch die Struktur nach"Fig. 1
und 2 erhalten wird.
Nach dem obenbeschriebenen HersteXlungsver.fahren ist
ein wesentlicher Vorteil der Erfindung der, dass die Lage der meisten Zonen, in diesem Beispiel, der Zonen 8, 12 und 6,
völlig von einer Maske, und zwar der Antioxydationsmaske 20,
bestimmt wird, so dass eine beträchtliche Selbstregistrierung
und eine möglichst grosse Beschränkung von Maskierungsschritten mit enger Toleranz erzielt werden. In dem Falle,
in dem die Emitterzone an dem versenkten Oxydmuster anliegt,
kann die Halble.iterstruktur,die in der epitaktischen Schicht
angebracht wird,»sogar völlig dadurch hergestellt werden,
dass ausser der Nitridmaske 20 nur Maskierungsschritte mit grosser Toleranz angewendet werden.
Dies trifft auch für die nachstehenden Beispiele zu.
So zeigt Fig. 10 schematisch im Querschnitt "eine Anordnung
nach der Erfindung mit einem Bipolartransistor mit einer
η-leitenden Emitterzone 9 und einer p-leitefiden Basiszone 8,
die völlig von einem teilweise in den Körper versenkten Oxydmuster 5 begrenzt wird. In diesem Beispiel ist der über
die Siliciumoberflache 2 hinausragende Teil des Oxydmusters
praktisch gleich dem unterhalb dieser Oberfläche versenkten
409827/06Ϊ6'
« ia - PHN.6686.
1^.1I.73.
Teil dieses Musters, indem beim Anbringen dieses Musters ein
Aetzschritt nach Fig, 5 im vorhergehenden Beispiel "weggelassen
ist« Das erste Gebiet besteht hier aus zwei nacheinander angebrachten n~leitenden epitaktischen Schichten 3T:und.
32, von denen die Teile 31-A. und 32A ein von der Isolierzone
umgebenes inseiförmiges Gebiet bilden. An der Grenzfläche
zwischen den Schichten 31 und 32 enthält dieses inseiförmige
Gebiet eine hochdotierte η-leitende vergrabene Schicht 33. Die Schichten 31 und 32 sind auf einem n^-leitenden Substrat 40
angebracht. Die beiden epitaktischen Schichten 31 und 32
weisen z.B. eine Dicke von etwa 3/11W auf.
Das p-leitende zweite Gebiet wird in diesem Beispiel
nicht durch das Substrat ^O1 sondern durch eine p—leitende
vergrabene Schicht 41 gebildet, die an der Grenzfläche zwischen
dem Substrat 40 und der epitaktischen Schicht 31 liegt.
Die Isolierzone 6 schliesst sich der vergrabenen. Schicht 41
an und erreicht über eine Oeffnung in dem versenkten Isoliermuster
5 die Oberfläche, an der sie mittels einer Metallschicht 43 kontaktiert wird. Die Kollektorzone (31A,32A,33)
wird an der Oberfläche mittels einer Metallschicht 44 und einer hochdotierten n-leitenden Kontaktzone 42 kontaktiert. Das
Substrat 40 wird über die Schichten 31 und 32 mittels einer
Metallschicht 45 kontaktiert, die über eine hochdotierte
η-leitende Kontaktzone 46 die Schicht 32 kontaktiert.
Ein wesentlicher Vorteil dieser Struktur besteht u.a. darin, dass die Sperrspaiimmg zwischen dem Teilsubstrat (41,6)
und der Kollektorzone (3IA,32A,33) von der zwischen..desi
409827/06 46
- 19 - . " Vim.6686,
.2.ϊ1.73.
,Substrat HO und dem Gebiet (41,6) angelegten Spannung unabhängig
ist. Da die Kapazität des pn-Uebergangs, der die Insel
begrenzt, schalttechnisch Probleme ergeben kann und diese Kapazität u.a. durch die über dem pn-Uebergang auftretende
Spannung bestimmt wird, bietet die Anwendung von Teilsubtraten,
wie obenbeschrieben, die Möglichkeit, diese Inselisolierungskapazität
unabhängig von der an das Substrat 4θ angelegten
Spannung zu beeinflussen.
Die Anordnung nach Fig. 10 kann unter Verwendung derselben Techniken wie im vorhergehenden Beispiel hergestellt
werden, wobei jedoch von einem η-leitenden Substrat 4θ ausgegangen
wird, auf dem dann auf übliche Weise örtlich eine
Schicht eines vorzugsweise verhältnismässig langsam diffundierenden
Akzeptors, z.B. Bor, angebracht wird zur Bildung der vergrabenen Schicht 41, wonach eine erste n-leitende
epitaktische Schicht 31 angewachsen -wird-. Anschliessend wird
auf der Schicht 31 örtlich eine Schicht eines verhältnismässig langsam diffundierenden Donators, z.B. Arsen, angebracht
zur Bildung der vergrabenen Schicht 33i wonach die ,
η-leitende Schicht 32 angewachsen wird. Danach können das
Oxydmuster 5 t die Isolierzone 6 und die Zonen 8, 9, ^2 und h6
auf die im vorhergehenden Beispiel an Hand der Fig. 3-9 beschriebene
Weise angebracht werden, wobei aber in diesem Falle vor der örtlichen Oxydation zur Herstellung des Oxydmusters
5 keinνSilicium weggeätzt wird, so dass das Oxyd 5
teilweise über die Oberfläche 2 hinausragt. Das Oxydmuster
ragt z.B. etwa t /um über die Oberfläche 2 hinaus und ist
4Q9 8 27/QSA6 .-"'. ,-.-"■■
- 2O - PHN.6686.
12.11.73.
etwa 1 /um unterhalb der Oberfläche 2 versenkt.
Es lcönixen mehrere vergi-atierie Schibhten 4i und auch
mehrere Isolierzonen 6 angebracht v/erden zur Bildung mehrerer Inseln und Teilsubstrate, wie z.B. auf der rechten Seite
der Fig, 10 dargestellt ist. Die Schaltung kann naturgemäss auch Elemente enthalten, die nicht innerhalb eines derartigen
Teilsubtrats liegen.
In dein vorliegenden Beispiel werden zwei epitaktische
Schichten 31 und 32 angebracht, zwischen denen sich die
vergrabene Schicht 33 befindet. Es .ist jedoch einleuchtend,
dass erv/ünschtenfalls die vergrabene Schicht 33 derart angebracht
werden kann, dass sie auf der vergrabenen Schicht 41
liegt und an diese Schicht grenzt, in welchem Falle nach dem Anbringen dieser beiden vergrabenen Schichten nur eine einzige
epitaktische Schicht 31 angewachsen zu werden braucht» Dies
ist in Fig. 11 dargestellt, die eine Anordnung zeigt, die
weiter grundsätzlich den gleichen Aufbau wie die Anordnung nach Fig. 10 aufweist, jedoch mit der Ausnahme, dass in
Pig. 11 das Oxydmuster, wie in den Pig. T und 2, nahezu völlig
unterhalb der Oberfläche 2 versenkt ist, dass die hochdotierte η-leitende Zone 42 sich bis zu der vergrabenen Schicht 33
erstreckt (und also nicht, wie in Fig. 10, zugleich mit dem -Emitter 9 angebracht werden kann), und dass die Emitterzone
auf einer Seite an dem Oxydmuster 5 anliegt. Die Zonen 9» 8,
42, 6 und 31 sind mittels Metall schicht en 43-47 Icontalctiert;
die Dicke der Schicht 31 beträgt z.B. 10 /um.
409827/0646
- 21 ..- PlHi. 6686.
- ■ ■ - ■ 1<i.1 1.73.
2361313
Auch die Anordnimg nach. Pig. 11 kann auf völlig gleiche
"Weise \vie dj.e Anordnungen nach Pig* 1 und 2 und nach. Fig. 10
hergestellt werden, wobei der Fachmann naturgemäßes noch viele
Abwandlungen aus den ihm zur Verfügung stehenden. Möglichkeiten
wählen kann» Insbesondere sei darauf hingewiesen, dass sowohl
in den bereits beschriebenea als auch in den noch zu beschreibenden
Beispielen die verschiedenen in dein Körper anzubringenden Halbleiterzonen statt durch Diffusion auch auf andere
Weise, z.B« durch Ionenimplantation, angebracht werden können,· und dass auch die Diffusion auf verschiedene Weise durchgeführt
werden kann, wobei z.B", von einer dotierten Oxydsehicht ausgegangen wird. ■
Ein weiteres Beispiel einer erfindungsgemässen Anordnung
ist schematisch im Querschnitt in Fig. 12 gezeigt. Der Aufbau dieser Anordnung entspricht zu einem wesentlichen Teil
dem der Anordnung nach Pig. TO, sof&vii es das. n-leitende Substrat
kO, die n—leitenden epitaktisehen Schichten 31 und 32,
die p-leitende vergrabene Schicht 4i und die n~leitende vergrabene
Schicht 33 anbelangt. Das in dem inselförmigen Gebiet
(31A,32A) angebrachte Schaltungselement ist in diesem Falle
jedoch ein lateraler pnp-Transistor mit einer p—leitenden
Emitterzone 51 und einer diese Emitterzone umgebenden p-leitenden
Kollelctorzone 52 ,.die an dem Oxydmuster 5 anliegt.
Die Basiszone 32A ist über eine η-leitende Diffusion kZ und
eine He tails chi cat. 53 kqntalctiert ϊ die Emitter- und Kollektorzonen
51 bzw, 52 sind mittels Hetalls'chichten $h bzw, 55
lcontalctiert, Die Emitterzone· 51 erstreckt sich bis auf die -
409 8 27 /061* 6 "
" -22 - . PHNV6686»
ΐ 2»11.73. ■
hoclidotierte vergrabenft Schicht 33» so dass Emission praktisch
völlig in laterale?.- Richtung: stattfindet, während, die Zone 5-1
erwünschtenfalls zugleich mit der Isolier zone 6 angebracht
werden kann. Geg-ebenenfalls kann sich auch die Kollektorsone
bis auf* die vergrabene Schicht 33 erstrecken.
Obgleich im Beispiel nach Fig. 12 zwei n—leitende epitaktische
Schichten 31 und 32 vei'wendet wurden, kann erw~unsch«
tenfalls auch hier die vergrabene Schicht 33 direkt auf der
vergrabenen Schicht ^1 angebracht werden, wie dies irt Fig. 11·
der Fall ist, - ·
Schliesslicb zeigt Fig. 13 schematisch einen Querschnitt
durch, eine Anordnung, die zwei verschiedene Halbleiterschaltung
selemente enthält, die in je einem inselformigenGebiet
(61A,61B) angebracht sind, das sich völlig innerhalb eines
p-leitenden Teilsubstrates (6A,62A; 6B,62B) befindet, wobei
diese Teilsubstrate je für sich mittels Metallschichten 72
und 73» die in diesem Beispiel die Inseln 61A und 61B völlig umgeben, leontaktiert werden.
In der ersten η-leitenden Insel 61A befindet sich ein
lateraler Bipolartransistor mit einer p-leitenden Emitterzone 6h und einer p-leitenden Kollektorzone 65· Diese Zonen
6h und 65 liegen an dem versenkten Oxydrauster 5 an, so dass
die Emitterzone 6h praktisch nur über eine Seite emittieren kann. Dies ergibt einen besseren Wirkungsgrad als bei der
üblichen planaren Technologie, bei der der Emitter eines
solchen lateralen Transistors in praktisch allen Richtungen emittieren kann. Die Emission senkrecht zu der Oberflache 2
409827/0646
• - 23 - PiIN.6686.
" "!2. 11.73.
der Siliciumsche:i.be kann.noch weiter dadurch beschränkt werden,
dass die Zone; 6k--und gegebonenfal-ls auch die Zone 65 derart
tief diffundiert werden, dass sie sich der hochdotierten
vergrabenen Schicht 63A anschliessen. Die Basis 61A des Transistors
(64,'61A,65) ist über eine im Oxydmuster5 ausgesparter
Oeffnung und eine hochdotierte η-leitende Kontaktdiffusion
mittels' einer Met3.11 schicht 66 kontaktiert. Es sei. bemerkt,
dass ein lateraler Transistor, wie der Transistor (64,61A,65)»
auch beim Fehlen des Teilsubstrates (6A,62ä) eine neue und sehr zweckmässige Struktur eines lateralen Bipolartransistors,
unter Anwendung eines versenkten Isoliermusters darstellt.
Das. Teilsubstrat (6B,62B) umgibt eine n-leitende' :
Insel 61B, die einen bipolaren vertikalen Transistor enthält, der
den Bipolartransistoren nach den Fig., -10 und 11 praktisch ·
gleich ist. Es ist einleuchtend, dass innerhalb mehrerer
Teilsubstrate (6,62) eine Anzahl verschiedener Halbleiterschaltungselemente .angebracht sein kann, während auch eine
Insel unter Umständen mehr als ein SchaItungselement enthalten
kann, ..
Alle beschriebenen Beispiele weisen die vorerwähnten
Vorteile auf ,..die der Tatsache . zu zu schreib en sind , dass, sich
die Isolierzonen 6 durch, eine Oeffnung im Oxyämuster 5 bis "zu e,iaem völlig von'dem Muster 5-.begrenzten Teil-der.ursprünglichen
Siliciumoberflache 2 erstrecken. ■ ... .
In -b e zug auf die Her st el lung-· d er yers c hi ed enen be - . schx-ieberien'
Anordnungen -kcsiiii. ιαοοίί boritotpkt; v/ei'deii, dass sie
alle eine Vielzahl-,Gebiete.- der $tr-ukiur enthalten, die durch
409827/0 6i4'ä; Q \ ί \ i-·-\:.
- 2h - . PHN.6686.
12.11.73.
eine einzige Maskierung, Und zwar die für die Herstellung
des versenkten isolierenden Musters 5 angewandte Maskierung, :
festgelegt werden, so dass ein beträchtliches Mass von Selbstregistrierung
erreicht wird, . '
Es ist einleuchtend, dass,sich die Erfindung nicht auf
die nur beispielsweise beschriebenen Ausführungsformen beschränkt,
sondern, dass im Rahmen der Erfindung für den Fachmann
viele Abarten möglich sind. So können innerhalb eines inseiförmigen Gebietes statt der beschriebenen Bipolartransistoren
oder neben diesen Transistoren andere Halbleitersch<ungs
elemente, wie Dioden, Widerstände,- Uebergangsfeldeffekttransistoren
("junctions FETs"), Feldeffekttransistoren mit
isolierter Gate-Elektrode, planare Thyristoren u.dgl., angebracht sein. Die Isolierzone kann wenigstens' zum Teil statt
von der Oberflache her von der Substratseite her z.B. aus einer vergrabenen Schicht diffundiert werden. Ferner kann
der Halbleiterkörper statt aus Silicium aus einem anderen Halbleitermaterial, vorzugsweise aus einem Material bestehen,
aus dem auch durch örtliche Oxydation ein isolierendes Muster gebildet werden kann, wie z.B. Siliciumcarbid, Das Isoliermuster
kann statt aus Siliciumoxyd auch aus einem anderen
Isoliermaterial bestehen. Wenn das Muster aus einem Oxyd des Halbleiterkörpers besteht, kann es statt durch thermische
Oxydation auch durch andere Oxydationsverfahren, z.B. durch anodische Oxydation., gebildet werden, Die Metallschichten
können völlig oder teilweise durch andere gut leitende Schichten
z,B. aus dotiertem polykristallinen! Silicium, ersetzt werden.
409827/0646 .-.,.'
;,- _ 25 - ΡΠΝ.6686.
In allen. Beispielen können die genannten -Leitfähigkeitstypen
alle.gleichseitig durch die entgegengesetzten Leitfähigkeit s-..
typen ersetzt werden, während auch die Abmesstingen, insbesondere
die Dicken, und die Dotierungen der vorhandenen Halbleiterschichten
innerhalb weiter* Grenzen geändert werden können» Weiter können auch andere Materialien als Siliciumnitrid
für die Maskierung gegen Oxydation verwendet werden. Auch
kann unterhalb des Oxydmüsters örtlich die Inseldotierung
erhöht werden, um Inversion zu vermeiden, ■ · "--■■_
Eine derartige erhöhte Konzentration an Dotierungsatomen unter dem versenkten Oxyd kann ζ,Βγ mittels Diffusion oder
Ionenimplantation,vor, während oder nach dem Erzielen des
Oxydmusters erzeugt werden, wie beschrieben .in der belgischen,
Patentschrift 768076. Eine derartige, örtliche erhöhte Konzentration (in diesem Beispiel von Donatoratomen) ist in
den Fig. 2 und 10 mit der gestrichelten Linie 80 angegeben»
Es wird bemerkt, dass infolge der Anwendung der Erfindung dabei nicht die Gefahr der Bildung eines n—Kanales Über die
ganze p-Typ Isolierzone 6 besteht, sogar dann nicht, wenn, die
n-Schicht 80 höher dotiert ist als die p-Zone 6, da die .-..
Zone 80 an der Stelle der Unterbrechung im Oxydmuster 5
der· Zone 6 ebenfalls unterbrochen ist.
409827/0646
Claims (1)
- ■ - 26 » PIOT. 6636._ 12.1i.73*PATENTANSPRUSCHE; " _. . . . ;(i «/ Halbleiteranordnung mit einem Halbleiterkörper- mit mindestens einem Halbleiterschaltungselement, die enthält: ein an eine Oberfläche, grenzendes erstes Gebiet von einem ersten Leitfähigkeitstyp, das an ein darunter liegendes zv/eites Gebiet vom zweiten Leitfähigkeitstyp grenzt, und eine Isolierzone vom zvfoiten Leitfähigkeitstyp, die sich bis zu dem zitfeiten Gebiet erstreckt und zusammen mit dem zweiten Gebiet innerhalb des Halbleiterkörpers einen inseiförmigen Teil des ersten Gebietes völlig umgibt, wobei der pn-Uebergang zwischen der Isolierzone und dem inseiförmigen Gebiet sich einem wenigstens teilweise unterhalb der genannten Oberfläche in den Halbleiterkörper versenkten Muster aus einem elektrisch isolierenden Material anschliesst, das den inseiförmigen Teil an der Oberfläche umgibt, und wobei sich das genannte - Schaltungselement völlig innerhalb des inseiförmigen Teiles befindet, dadurch gekennzeichnet, dass sich die Isolierzone durch das versenkte Muster bis zu einem Teil der genannten Oberfläche erstreckt, der völlig von dem versenkten isolierenden Muster begrenzt wird,2, Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierzone den inseifÖrmigen Teil von dem übrigen Teil des ersten Gebietes trennt.3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der genannte Oberf lächeiiteil wenigstens teilweise mit einer als Anschlusselektrode dienenden leitendε-π. Schicht üboraοgen ist9409827/0646- 27 - , - PHW.6686.' 12,11.73.4, Halbleiteranordnung, nach einem oder mehreren der vorstehenden Ansprüche', dad.urch gekennzeichnet, dass der ν . genannte iOb.erflächenteil den inselförraigen Teil praktisch , völlig umschliessfc. . . ,.-..": -..,-· ■,:■;,,-5» Halbleiteranordnung nach einem oder mehreren der . - ';-.. vorstehenden Ansprüche,- dadurch gekennzeichnet, dass: sich die IsoTLierzone einer".-.^zum zweiten Gebiet ^gehörigen, vergrabenen Schicht vom. zweiten Leitfähigkeitstypanschliesst, die .sich zwischen dem ersten. Gebiet und einein Substrat1 vom ersten; .--. Leitfähigkeitstyp erstreckt, auf dem, das erste Gebiet epitak—■:. tisch angewachsen ist, welche vergrabene1 Schicht zusammen mit. der Isolierzone den inseiförmigen Teil des ersten Gebietes '. innerhalb des. Halbleiterkörpe-rs .völlig^ umgibt... - .,.-.- ". .·'- ,-6, ' Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der inseiförmige Teil eine vergrabene Schicht vom ersten Leitfähigkeit s.typ enthält» . V- . ""Γ""--7, Halbleiteranordnung nach den Ansprüchen .5 und 6, ' v. dadurch gekennzeichnett dass die vergrabene .Schicht vonr . ersten Leitfähigkeitstyp derart angebracht; ist, dass· sie auf der vergrabenen Schicht vom zweiten 'Leitfahigkeitstyp -. :' liegt und an diese Schicht grenzt*. ,. -; ;8, Halbleiteranordnung .nach einem oder mehereren der -. ' vorstehenden Ansprüche, dadurch ,gekennzei.clxnet;, dass die Isolierzone. mit -dem. in^elförmigim Teil reinen pn--Uebergang ■ bildet, aeT an einen -TeIl des T.erserJiueD. Küsters gr:enzt, ' der irin.e:irlis.lb des ±iiseli*ör-mig.en Gebietes eine 0effnung; ani'weist,409 82 7/06£'6ν ^ ;c - ;:;^- 28 - PHN.6686.12.11.73.wobei das inseiförmige Gebiet innerhalb der Oeffnung an der Oberfläche eine kanalunterbrechende Zone enthält, die derart hoch dotiert ist, dass die Bildung eines Inversionskanals an der Stelle der Oeffnung verhindert wird.9. Halbleiteranordnung nach Anspruch 8, dadurch gekenn- ■ zeichnet, dass die kanalunterbrechende Zone praktisch völlig die aktiven Zonen eines in dem inselförmigen Gebiet vorhandenen 'Halbleiterschaltungselement umgibt.10. Halbleiteranordnung nach den Ansprüchen 6 und 8, dadurch gekennzeichnet, dass eine hochdotierte Zone vom ersten Leitfähigkeitstyp von der Oeffnung praktisch bis zu der vergrabenen Schicht vom ersten Leitfähigkeitstyp, die sich im inseifSrmigen Gebiet befindet, reicht.11» Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche,.dadurch gekennzeichnet, dass in dem inselfSrmigen Gebiet eine an die Oberfläche grenzende Zone vom zweiten Leitfähigkeitstyp angebracht ist, die völlig •von dem versenkten Muster begrenzt wird, und in der eine an die Oberfläche grenzende Zone vom ersten Leitfähigkeitstyp angebracht ist, wobei die Zone vom zweiten Leitfähigkeitstyp die Basiszone eines vertikalen Bipolartransistors bildet, dessen Emitter- und Kollektorzonen durch das inselfBrmige Gebiet bzw. durch die genannte" Zone vom ersten Leitfähigkeitstyp gebildet werden.12. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das erste. Gebiet ein epitaktisch angewachsenes senichtförmiges Gebiet mit einer Dicke von mindestens 5/am ist.4 09 827 /06 Aß13. Yerfähreä. zur1 Herstfellung einer HalbieiteranordrLtiiig nach, einem öder mehreren der vorstehenden Ansprüche f "bei dem iii feinem äii die Oberfläche grenzenden ersten Gebiet vöia ersten Leitfähigkeitstyp dureh örtliche Oxydation ein wenigstens teilweise in die Oberfläche versenktes Oxydmuster gebildet wird, wobei eine sich daran anschliessende isolier« zone vom zweiten. Leitfähigkeitstyp angebracht wird, dadurch gekennzeichnet, dass während der örtlichen ,Oxydation an der Stelle der anzubringenden Isolierzone ein Teil der Halbleiteroberfläche gegen Oxydation maskiert wird, so dass an dieser Stelle eine Unterbrechung im Oxydmuster* erhalten wird, und dass durch Einführung eines den zweiten Leitfähigkeitstyp bestimmenden Dptierungsstoffes über die genannte Unterbrechung unter Maskierung durch das versenkte Isoliefmuster wenigstens ein Teil der Isolierzone vom zweiten Leitfähigkeitstyp gebildet wirdi welches Isolier zone sich dein zweiten Gebiet an*- schliesst.4 0 9 8 2 7 / 0 6
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7217783.A NL161301C (nl) | 1972-12-29 | 1972-12-29 | Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2361319A1 true DE2361319A1 (de) | 1974-07-04 |
DE2361319C2 DE2361319C2 (de) | 1983-03-03 |
Family
ID=19817648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2361319A Expired DE2361319C2 (de) | 1972-12-29 | 1973-12-08 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (11)
Country | Link |
---|---|
US (1) | US3911471A (de) |
JP (1) | JPS524433B2 (de) |
AT (1) | AT356178B (de) |
CA (1) | CA1003577A (de) |
CH (1) | CH566079A5 (de) |
DE (1) | DE2361319C2 (de) |
FR (1) | FR2271666B1 (de) |
GB (1) | GB1456376A (de) |
IT (1) | IT1000635B (de) |
NL (1) | NL161301C (de) |
SE (1) | SE390852B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0020144A2 (de) * | 1979-05-31 | 1980-12-10 | Fujitsu Limited | Verfahren zur Herstellung einer Halbleitervorrichtung |
EP0076147A2 (de) * | 1981-09-30 | 1983-04-06 | Fujitsu Limited | Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolationszone |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3993513A (en) * | 1974-10-29 | 1976-11-23 | Fairchild Camera And Instrument Corporation | Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures |
DE2510593C3 (de) * | 1975-03-11 | 1982-03-18 | Siemens AG, 1000 Berlin und 8000 München | Integrierte Halbleiter-Schaltungsanordnung |
GB1499845A (en) * | 1975-03-26 | 1978-02-01 | Mullard Ltd | Thyristors |
US4063272A (en) * | 1975-11-26 | 1977-12-13 | General Electric Company | Semiconductor device and method of manufacture thereof |
DE2708639A1 (de) * | 1977-02-28 | 1978-08-31 | Siemens Ag | Transistoranordnung auf einem halbleiterplaettchen |
JPS5599722A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Preparation of semiconductor device |
JPS6055988B2 (ja) * | 1979-01-26 | 1985-12-07 | 株式会社日立製作所 | 半導体装置の製法 |
JPS55133569A (en) * | 1979-04-06 | 1980-10-17 | Hitachi Ltd | Semiconductor device |
JPS588139B2 (ja) * | 1979-05-31 | 1983-02-14 | 富士通株式会社 | 半導体装置の製造方法 |
US4376664A (en) * | 1979-05-31 | 1983-03-15 | Fujitsu Limited | Method of producing a semiconductor device |
JPS5673446A (en) * | 1979-11-21 | 1981-06-18 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
US5248894A (en) * | 1989-10-03 | 1993-09-28 | Harris Corporation | Self-aligned channel stop for trench-isolated island |
US7981759B2 (en) * | 2007-07-11 | 2011-07-19 | Paratek Microwave, Inc. | Local oxidation of silicon planarization for polysilicon layers under thin film structures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2215351A1 (de) * | 1971-04-03 | 1972-10-12 | Philips Nv | Halbleiteranordnung und Verfahren zur Herstellung derselben |
DE2216642A1 (de) * | 1971-04-14 | 1972-10-19 | Philips Nv | Halbleiteranordnung und Verfahren zur Herstellung derselben |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE636316A (de) * | 1962-08-23 | 1900-01-01 | ||
US3423650A (en) * | 1966-07-01 | 1969-01-21 | Rca Corp | Monolithic semiconductor microcircuits with improved means for connecting points of common potential |
US3502951A (en) * | 1968-01-02 | 1970-03-24 | Singer Co | Monolithic complementary semiconductor device |
NL169121C (nl) * | 1970-07-10 | 1982-06-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon. |
US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
NL173110C (nl) * | 1971-03-17 | 1983-12-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht. |
US3796613A (en) * | 1971-06-18 | 1974-03-12 | Ibm | Method of forming dielectric isolation for high density pedestal semiconductor devices |
-
1972
- 1972-12-29 NL NL7217783.A patent/NL161301C/xx not_active IP Right Cessation
-
1973
- 1973-12-04 US US421526A patent/US3911471A/en not_active Expired - Lifetime
- 1973-12-08 DE DE2361319A patent/DE2361319C2/de not_active Expired
- 1973-12-18 CA CA188,692A patent/CA1003577A/en not_active Expired
- 1973-12-20 GB GB5903573A patent/GB1456376A/en not_active Expired
- 1973-12-26 JP JP48144163A patent/JPS524433B2/ja not_active Expired
- 1973-12-27 SE SE7317475A patent/SE390852B/xx unknown
- 1973-12-27 AT AT1085073A patent/AT356178B/de not_active IP Right Cessation
- 1973-12-27 CH CH1818873A patent/CH566079A5/xx not_active IP Right Cessation
- 1973-12-27 IT IT70869/73A patent/IT1000635B/it active
- 1973-12-27 FR FR7346527A patent/FR2271666B1/fr not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2215351A1 (de) * | 1971-04-03 | 1972-10-12 | Philips Nv | Halbleiteranordnung und Verfahren zur Herstellung derselben |
DE2216642A1 (de) * | 1971-04-14 | 1972-10-19 | Philips Nv | Halbleiteranordnung und Verfahren zur Herstellung derselben |
Non-Patent Citations (1)
Title |
---|
Philips Res. Repts 26, 166 bis 180, 1971 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0020144A2 (de) * | 1979-05-31 | 1980-12-10 | Fujitsu Limited | Verfahren zur Herstellung einer Halbleitervorrichtung |
EP0020144A3 (en) * | 1979-05-31 | 1982-12-01 | Fujitsu Limited | Method of producing a semiconductor device |
EP0076147A2 (de) * | 1981-09-30 | 1983-04-06 | Fujitsu Limited | Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolationszone |
EP0076147A3 (en) * | 1981-09-30 | 1985-09-25 | Fujitsu Limited | Method of producing a semiconductor device comprising an isolation region |
Also Published As
Publication number | Publication date |
---|---|
JPS4999286A (de) | 1974-09-19 |
ATA1085073A (de) | 1979-09-15 |
DE2361319C2 (de) | 1983-03-03 |
FR2271666A1 (de) | 1975-12-12 |
AU6389573A (en) | 1975-06-26 |
GB1456376A (en) | 1976-11-24 |
AT356178B (de) | 1980-04-10 |
NL7217783A (de) | 1974-07-02 |
FR2271666B1 (de) | 1976-11-19 |
US3911471A (en) | 1975-10-07 |
JPS524433B2 (de) | 1977-02-03 |
NL161301B (nl) | 1979-08-15 |
SE390852B (sv) | 1977-01-24 |
IT1000635B (it) | 1976-04-10 |
NL161301C (nl) | 1980-01-15 |
CA1003577A (en) | 1977-01-11 |
CH566079A5 (de) | 1975-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2745857C2 (de) | ||
DE3245064C2 (de) | ||
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2361319A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
DE2253702B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2610828A1 (de) | Thyristor mit passivierter oberflaeche | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
EP1415340B1 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
DE2318179C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2525529A1 (de) | Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung | |
DE3015101C2 (de) | ||
DE2403816A1 (de) | Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung | |
DE2133977C3 (de) | Halbleiterbauelement | |
DE2128868C3 (de) | Halbleiteranordnung | |
DE2216642C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2128934C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2011630C3 (de) | Integrierte Halbleiterschaltung | |
DE2610208C3 (de) | Verfahren zur Herstellung von Halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |