DE2133980B2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2133980B2
DE2133980B2 DE19712133980 DE2133980A DE2133980B2 DE 2133980 B2 DE2133980 B2 DE 2133980B2 DE 19712133980 DE19712133980 DE 19712133980 DE 2133980 A DE2133980 A DE 2133980A DE 2133980 B2 DE2133980 B2 DE 2133980B2
Authority
DE
Germany
Prior art keywords
zone
carrier
layer
island
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712133980
Other languages
English (en)
Other versions
DE2133980A1 (de
DE2133980C3 (de
Inventor
E Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Priority claimed from NL7002384A external-priority patent/NL159817B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2133980A1 publication Critical patent/DE2133980A1/de
Publication of DE2133980B2 publication Critical patent/DE2133980B2/de
Application granted granted Critical
Publication of DE2133980C3 publication Critical patent/DE2133980C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs.
Ein solches Verfahren ist z. B. bekannt aus der BE-PS 7 04 674. Es ist dort in Verbindung mit Fig. 13 beschrieben, wobei ein Träger aus isolierendem Material, wie z. B. AI2O3, verwendet wird. Oft jedoch wird ein Träger aus Halbleitermaterial, z. B. Silicium bevorzugt, wie ;;. B. in integrierten Schaltungen miit isolierten Inseln üblich ist.
Aus der US-PS 33 86 865 ist eine Halbleiteranord nung und ein Verfahren zu ihrer Herstellung bekannt, wobei eine /V-Ieitende epitaktische Schicht auf einem Träger von P-leitenden Silicium verwendet wird und wobei in der epitaktischen Schicht eine isolierte Insel erzeugt wird, die in der Schicht durch ein Oxidmuster aus Siliciumoxid begrenzt wird. Unter dem Oxidmuster im Träger ist eine hochleitende P*-Zone gebildet, um die Isolierung zwischen benachbarten Inseln zu verbessern. Während der Herstellung dieser Anordnung; wird nach der Bildung der P+ -Zone im Träger und vor der Erzeugung der epitaktischen Schicht, auf dem Träger über der P+ -Zone eine Oxidschicht angebracht. Während des Anwachsens der epitaktischen Schicht entstehen an dieser, anstelle der genannten Oxidschicht Nuicn, UK durch Niederschlagen aus der Dampfphase mit Siliciumoxid aufgefüllt werden, um das Oxidmuster /u bilden. Es hast sich herausgestellt, daß bei einem Verfahren der eingangs erwähnten Art, bei dem das Oxidmuster mittels örtlicher Oxidation der epitaktischen Schicht angebracht wird, in den Fällen, in denen ein Träger aus Silicium des entgegengesetzten Leilungstyps verwendet wird, trotz der hohen Güte des Oxidmtistcrs, die Isolierung zwischen benachbarten Inseln, oft nicht befriedigend ist und daß in dem Träger an das Oxidmuster grenzende leitende Kanäle gebildet werden können, die die durch das Muster voneinander getrennten Teile der epitaktischen Schicht miteinander verbinden. Die Bildung dieser leitenden Kanäle läßt sich möglicherweise dadurch erklären, daß während des Anbringens des Oxidmusters die den Leitungstyp der epitaktischen Schicht bestimmende Verunreinigung vor dem Oxid aus der epitaktischen Schicht in den Träger
to eindiffundiert und dort unterhalb des Musters ein Gebiet vom gleichen Leitungstyp wie die epitaktische Schicht bildet
In der älteren, nicht vorveröffentlichten deutschen Patentanmeldung P 21 05 178.5 ist bereits vorgeschla-
r. gen worden, die Bildung derartiger Kanäle durch Anwendung eines Trägers, der höher als die epitaktische Schicht dotiert ist, zu vermeiden.
Aus der NL-OS 69 03 469 ist es bekannt, eine auf einen /V-leitenden Träger aus Silicium angebrachte
.»ι N-ieitende epitaktische Schicht mittels Oxidation mit einem Oxidmuster zu versehen, das sich über die ganze Dicke der epitaktischen Schicht erstreckt Diese bekannte Anordnung enthält jedoch keine voneinander isolierte Inseln, in denen, wie bei den üblichen
2Ί integrierten Schaltungen mit isolierten Inseln, isolierte Schaltungselemente angebracht werden können.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren nach dem Oberbegriff das Patentanspruchs so auszugestalten, daß die Bildung der erwähnten, die
«ι voneinander getrennten Teile miteinander verbindenden Kanäle vermieden wird und in bezug auf die Wahl der Verunreinigungen und deren Konzentration und in bezug auf die herzustellende Struktur eine größere Anzahl von Möglichkeiten erhalten wird.
si Diese Aufgabe wird erfindungsgemäß bei einem Verfahren nach dem Oberbegriff durch die im kennzeichnenden Teil des Patentanspruchs angegebenen Merkmale gelöst.
Durch Anwendung des Verfahrens nach der Erfin-
-H' dung kann die Dotierung oder der spezifische Widerstand des Trägers an die Anforderungen angepaßt werden, die die herzustellende Halbleiteranordnung erfüllen muß. So kann z. B., falls die Kapazität zwischen der epitaktischen Schicht und dem Träger
J< niedrig sein muß, die Dotierung des Trägers praktisch beliebig niedrig gehalten werden.
Es ist nur erforderlich, daß die Dotierung der an das Siliciumoxidmuster grenzenden Oberflächenzone genügend hoch ist, um zu vermeiden, daß unterhalb des Oxids
ν Kanäle gebildet werden, die die Inseln miteinander verbinden. Dadurch, daß die vergrabene Zone nicht nur an das Siliciumoxidmuster grenzt, sich aber auch neben dem Muster unter dem inselförmigen Teil in der epitaktischen Schicht zwischen der epitaktischen
.· Schicht und dem Träger erstreckt, kann ein Siliciumträger des ersten Leitungstyps, der vom inselförmigen Teil des ersten Leitungstyps getrennt ist, durch die vergrabene Zone, verwendet werden. In dem inselförmigen Teil der epitaktischen Schicht kann, in an sich
ΐΊι bekannter Weise, ein isoliertes Schaltungselement, wie z. B. ein Transistor, hergestellt werden, wobei der inselförmige Teil und/oder die — ebenfalls vom Träger des ersten Leitungstyps isolierte — vergrabene Zone des zweiten Leitungstyps als aktive Zone des Schal-
<·"< tungselementes verwendet werden kann.
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden naher beschrieben. Es zeigt
F i g. 1 einen Teil eines Querschnittes durch eine Halbleiteranordnung mit isolierten Teilen oder Inseln, die durch ein Verfahren nach der Erfindung hergestellt ist, und
Fig.2 einen Querschnitt durch diese Halbleiteranordnung in einer Herstellungsstufe.
Zunächst wird das Verfahren zur Herstellung der Halbleiteranordnung nach den F i g. 1 und 2 beschrieben, welche Anordnung einen Halbleiterkörper 61 herkömmlicher Art aus Silicium enthält
Das Muster 65 wird mit Hilfe einer Oxidationsbehandlung an einer Oberfläche des Siliciumkörpers angebracht, wobei das Siliciumoxidmuster 65 praktisch über seine ganze Dicke in den Siliciumkörper 61 dadurch versenkt wird, daß während der Oxidationsbehandlung die Oberfläche 66 des Siliciumkörpers 61 örtlich mittels einer Maskierungsschicht gegen die Oxidation maskiert wird.
Dabei wird ein Halbleiterkörper 61 in Form einer epitaktischen Schicht 61 vom ersten Leitungstyp verwendet, die auf einem Siiiciumträger 68 vom entgegengesetzten Leitungstyp angebracht ist
Während der Anbringung des Siliciumoxidmiaters 65 wird die Oxidationsbehandlung solange fortgesetzt, bis das isolierende schichtförmige Siliciumoxidmuster 65 sich über die ganze Dicke der Siliciumschicht 61 erstreckt und die Siliciumschicht 61 in eine Anzahl von Teilen geteilt ist; die durch das Muster 65 voneinander getrennt sind.
Es wird von einem üblichen Halbleiterkörper ausgegangen, der als Träger vom entgegengesetzten Leitungstyp wirkt
Der Ausgangshalbleiterkörper 68 wird mit einer zu dem Trägergehörigen vergrabenen Zone 62 vom entgegengesetzten Leitungstyp versehen. Diese vergrabene Zone 62 vom entgegengesetzten Leitungstyp grenzt an das anzubringende schichtförmige Siliciumoxidmuster 65 und ist derart hoch dotiert, daß die Bildung von die Inseln 69 miteinander verbindenden Kanälen, die an das Muster 65 grenzen, verhindert wird. Die Oberflächenzone ist höher als der Ausgangshalbleiterkörper 68 dotiert und weist der. gleichen Leitungstyp wie der Ausgangshalbleiterkörper auf.
In einem spezifischen Beispiel wird ein P-Ieitender Ausgangshalbleiterkörper oder Träger 68 aus Silicium verwendet, der einen spezifischen Widerstand von etwa 2—5 ilcm aufweist und eine Dicke von etwa 250 μπι.
Es sei bemerkt, daß dei Einfachheit halber in den F i g. 1 und 2 nur ein Teil der Halbleiteranordnung dargestellt ist, welcher Teil nur einen einzigen isolierten Teil 69 der epitaktischen Schicht 61 vollständig enthält.
Auf eine in der Halbleitertechnik übliche Weise wird die hochdotierte vergrabene Zone 62, z. B. durch Diffusion von Bor, angebracht. Die Oberflächenzone 62, die zu dem Träger gehört, wird angebracht, bevor d;e epitaktische Schicht angebracht wird, wodurch die Lage der Oberflächenzone genau bestimmt werden kann. Die Oberflächenkonzentration der vergrabenen Zone 62 beträgt etwa 10"— IO20 Boratome/cm3.
Nach der Bordiffusion wird auf dem P-Ieitenden Träger 68 eine ^-leitende epitaktisc'ne Schicht I mit z. B. einer Dicke von etwa 2 μπι und einem spezifischen Widerstand von etwa 0,2 Ωοτη angebracht. Die epitaktische Schicht 61 kann auf eine in der Halbleitertechnik übliche Weise durch Ablagerung von Halbleitermaterial auf dem Träger 68 erhalten werden. Dann wird das schichtförmige Muster 6i mit Hilfe einer Oxidationsbehandlung angebracht, die solange fortgesetzt wird, bis die praktisch flache Oxidschicht 65 sich über die ganze Dicke der epitaktischen Schicht und bis zu der Oberflächenzone 62 im Träger erstreckt
Die Abmessungen und die Lage der vergrabenen > Zone 62 sind derart gewählt, daß nach dem Anbringen des Musters 65 — in einer Richtung senkrecht zu der epitaktischen Schicht 61 gesehen — das schichtförmige Siliciumoxidmuster 65 die Oberflächenzone 62 allseitig überlappt
κι Die epitaktische Schicht 61 wird mit einer Maskierungsschicht versehen, die gegen Oxidation maskiert Die Maskierungsschicht besteht im vorliegenden Ausführungsbeispiel aus Siliciumnitrid, aber sie kann z. B. auch aus einer Doppelschicht von Siliciumoxid und
π Siliciumnitrid bestehen. Die Siliciumnitridschicht wird auf übliche Weise angebracht z. B. dadurch, daß der Körper (61,68) auf eine Temperatur von etwa 1000° C in einem Gasgemisch von SiH» und NH3 erhitzt wird, wobei diese Schicht eine Dicke von etwa 0,2 μπι
2Ii aufweist welche Dicke wesentlich Ueiner als die des anzubringenden Musters 65 ist
Mit Hilfe eines fotolithografischen Vorgangs wird oberhalb der vergrabenen Zone 62 ein Teil der Schicht entfernt, um das Muster 65 anbringen zu können.
2~> Dadirch, daß über dem Körper ein Gasstrom mit einem Druck von etwa 105Pa bei einer Temperatur von etwa 10000C geführt wird, wird durch Oxidation der Schicht 61 das Muster 5 erhalten. Die Oxidationsbehandlung wird fortgesetzt, bis das erhaltene Siliciumoxidmuster 65 mindestens bis zu dem Träger 68 und der Oberflächenzone 52 reicht (siehe F i g. 1).
Die epitaktische Schicht 61 ist nun auf einfache und zweckmäßige Weise in gegeneinander isolierte Teile 69 geteilt, die durch das Siliciumoxidmuster 65 voneinander
r. getrennt sind, welches Siliciumoxidmuster praktisch über seine ganze Dicke in die Schicht 61 versenkt ist, wodurch sich die erhaltene Konfiguration weiter durch planare Verfahren behandeln läßt, wobei das Muster 65 aus Siliciumoxid hoher Güte besteht. Außerdem ist
■»ι unterhalb des Musters 65 eine hochdotierte vergrabene Zoi.e 62 erhalten, die Kanalbildung verhindert.
Die Oxidationsbehandlung kann unterbrochen werden und während dieser Unterbrechung kann die bereits erhaltene Siliciumoxidschicht wenigstens über einen
■1 · Teil ihrer Dicke durch Ätzen entfernt werden, wobei die Schicht als Ätzmaske verwendet wird. Eine der Oxidationsbehandlungen vorangehende Ätzbehandlung ist dann nicht notwendig.
Die isolierten, inselförmigen Teile 69 der epitakti-
"><> sehen Schicht 61 sind gegen den Träger 68 durch den PN-Übergang isoliert, den die /V-Ieitende Schicht 61 mit dem P-Ieitenden Träger 58 bildet.
Vorzugsweise hat das Siliciumoxidmuster 65 etwa die gleiche Dicke wie die epitaktische Schicht 61., wodurch • eine praktisch ebenj Oberfläche erhalten werden kann. Daher ist die epitaktische Schichtet vorzugsweise nicht dicker als etwa 2,5 bis 3 μπι, weil ein Siliciumoxidmuster 65 mit dieser Dicke und einer hohen Güte noch in einer angemessenen Oxidationszeit angebracht werden kann.
" In dem bisher beschriebenen Ausführungsbeispie! wurde ein Ausgangshalbleiterkörper herkömmlicher Art verwendet, der den entgegengesetzten Leitungstyp aufweist. Nun wird ein Ausführungsbeispiel beschrieben, bei dem als Träger ein Ausgangshalbleiterkörper
h-> verwendet wird, der völlig vom gleichen Leitungstyp wie die anzubringende epitaktische Schicht 61 ist.
Der Ausgangshalbleiterkörper 68 wird z. B. durch einen N-leitenden Siliciumkristall gebildet, dessen
spezifischer Widerstand im allgemeinen nicht kritisch ist und in diesem Falle z. B. 2—5 Qcm beträgt.
Der Ausgangshalbleiterkörper wird auf in der Halbleitertechnik übliche Weise mit der hochdotierten f-leitenden Oberflilchenzone 62 versehen, z. B. durch > Diffusion von Bor, wobei die Oberflächenkonzentration etwa 10" Boratome/cm3 beträgt.
Die vergrabene Zone 62 kann sich über die ganze Oberfläche 66 erstrecken. Im vorliegenden Ausführiingsbeispiel ist die vergrabene Zone 62 aber mit ι» Unterbrechungen an der Stelle des anzubringenden Siliciumoxidmusters 65 versehen, wie in Fig. I und 2 deutlich gezeigt ist. Von einer Insel der Halbleiteranordnung über das Halbleitermaterial zu einer anderen Insel gehend, werden nun mindesten; vier PN-Übergänge i> passiert, wobei zwei nacheinander folgende PN-Übergänge jeweils ein gegensinnig geschaltetes Diodenpaar bilden. Durch diese Struktur kann z. B. die kapazitive Kopplung zwischen den Inseln klein gehalten werden.
Nach dem Anbringen der vergrabenen Zone 62 :n werden die /V-Ieitende epitaktische Schicht 61 und das isolierende schichtförmige Siliciumoxidmuster 65 auf gleiche Weise wie im vorangehenden Ausführungsbeispiel angebracht, wonach isolierte Schaltungselemente der gewünschten Art auf in der Halbleitertechnik :~> übliche Weise in den durch die vergrabenen Zonen 62 vom Träger isolierten Inseln gebracht werden können, wobei die Insel oder die vergrabenen P-leitenden Zonen 62 — die ebenfalls vom W-Ieitenden Träger 68 isoliert sind —, selbst in an sich bekannter Weise, als aktive Zonen der Schaltungselemente verwendet werden können.
Die Leitungstypen aller erwähnten Teile der beschriebenen Halbleiteranordnung können gleichzeitig vom P-Typ zum /V-Typ geändert werden und umgekehrt.
Auch können außer Transistoren andere Schaltungselemente wie z. B. Dioden, Widerstände oder Kapazitäten, in der epitaktischen Schicht hergestellt werden.
Ferner kann der Ausgangshalbleiterkörper als Erdungsplatte oder Speiseleitung für die Halbleiteranordnung dienen, wobei z. B. ein Schaltungselement in der epitaktischen Schicht mit dem Träger verbunden ist. Diese Verbindung kann z. B. eine Verbindungszone vom ersten Leitungstyp enthalten.
Eine andere Abwandlung besteht darin, daß die
enitaktisrhp Srhirhl i'ihrr dip gan7P Ohpr-flarhr mit einer Oberflächenzone vom entgegengesetzten Leitungstyp versehen wird, wodurch eine Matrixstruktur von z. B. PNPN-Schaltungselementen erhalten wird, die z. B. als lichtempfindlicher Detektor verwendet werden kann, und wobei nebeneinander liegende Zonen der PNPN-Schaltungselemente durch das schichtförmige Siliciumoxidmusier voneinander getrennt sind.
Dia unterschiedlichen Zonen in der Halbleiteranordnung können statt durch Diffusion auch durch Ionenimplantation angebracht werden.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper in Form einer epitaktischen Siliciumschicht (61) vom ersten Leitungstyp, die auf einem Träger (68) angebracht ist und die durch örtliche Oxidation mit einem schichtförmigcn Oxidmuster (65) aus Siliciumoxid versehen wird, das sich Ober die ganze Dicke der Siliciumschicht (61) erstreckt, wodurch in dieser ein inselförmiger Teil (69) gebildet wird, dadurch gekennzeichnet, daß ein Siliciumträger (68) vom ersten Leitungstyp verwendet wird, an dessen Oberfläche eine vergrabene Zone (62) vom zweiten Leitungstyp angebracht und auf den die epitaktische Siliciumschicht (61) aufgewachsen wird, daß durch örtliche Oxidation der epitaktischen Siliciumschicht (61) das Siliciumoxidmuster (65) erzeugt wird, das sich bis zu der vergrabenen Zone (62) erstreckt, und so der inseRötmige Teil (69) gebildet wird, der in der epitaktischen Siliciumschicht (6i) vom Siüciumoxidmuster (65) umringt und vom Träger (68) durch die vergrabene !Zone (62) getrennt ist, daß die vergrabene Zone (62) mit einer so hohen Dotierung erzeugt wird, daß der Bildung von leitenden Kanälen an der Grenzfläche zwischen .dem Siliciumoxidmuster (65) und der vergrabenen Zone (62) vorgebeugt wird und daß, wenigstens teilweise, in dem inselförmigen Teil ein Schaltungselement angebracht wird.
DE19712133980 1966-10-05 1971-07-08 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired DE2133980C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL7002384A NL159817B (nl) 1966-10-05 1970-02-19 Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL7010208A NL7010208A (de) 1966-10-05 1970-07-10

Publications (3)

Publication Number Publication Date
DE2133980A1 DE2133980A1 (de) 1972-01-13
DE2133980B2 true DE2133980B2 (de) 1979-07-05
DE2133980C3 DE2133980C3 (de) 1983-12-22

Family

ID=27351385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712133980 Expired DE2133980C3 (de) 1966-10-05 1971-07-08 Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Country Status (2)

Country Link
DE (1) DE2133980C3 (de)
NL (1) NL7010208A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886000A (en) * 1973-11-05 1975-05-27 Ibm Method for controlling dielectric isolation of a semiconductor device
FR2252638B1 (de) * 1973-11-23 1978-08-04 Commissariat Energie Atomique
FR2341201A1 (fr) * 1976-02-16 1977-09-09 Radiotechnique Compelec Procede d'isolement entre regions d'un dispositif semiconducteur et dispositif ainsi obtenu

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
US3649386A (en) * 1968-04-23 1972-03-14 Bell Telephone Labor Inc Method of fabricating semiconductor devices

Also Published As

Publication number Publication date
DE2133980A1 (de) 1972-01-13
DE2133980C3 (de) 1983-12-22
NL7010208A (de) 1972-01-12

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1764274B2 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1614383B2 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2133980B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133977C3 (de) Halbleiterbauelement
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2657822C2 (de)
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2155050C3 (de) Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung
DE1639342C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764571C3 (de) Monolithisch integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: KOOI, ELSE, EMMASINGEL, EINDHOVEN, NL

C3 Grant after two publication steps (3rd publication)