DE2602395A1 - Monolithisch integrierter i hoch 2 l-planartransistor - Google Patents
Monolithisch integrierter i hoch 2 l-planartransistorInfo
- Publication number
- DE2602395A1 DE2602395A1 DE19762602395 DE2602395A DE2602395A1 DE 2602395 A1 DE2602395 A1 DE 2602395A1 DE 19762602395 DE19762602395 DE 19762602395 DE 2602395 A DE2602395 A DE 2602395A DE 2602395 A1 DE2602395 A1 DE 2602395A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- emitter
- collector
- zones
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 16
- 238000002955 isolation Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000123 paper Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7327—Inverse vertical transistors
Description
Deutsche ITT Industries GmbH W. Kraft 16
78 Freiburg, Hans-Bunte-Str. 19 Go°/sp
22. Januar 1976
•i·
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
'J
Mono Ii till sch integrierter Z !^-Planartransistor
Die Erfindung beschäftigt sich mit der Struktur eines monolithisch
integrierten Planartransistors für eine monolithisch
integrierte Schaltung in I L-Auslegung.
Dieses Auslegungsprinzip der "integrierten Injektionslogik (I L) "
- vgl. "Philips Techn. Rev.", 33, Nr. 3 (1973), Seiten 76 bis 85 ·
wird auch als "Merged Transistor Logic" - vgl. "19 72 IEEE International Solid-State Circuits Conference; Digest of Technical
Papers" ,· Seiten 90 bis 93 - bezeichnet. Die Hauptmerkmale dieses
Auslegungsprinzips sind integrierte Planartransistoren mit an der Halbleiteroberfläche liegenden Kollektorzonen und für eine
Mehrzahl von Planartransistoren gemeinsame Injektoren, die als
709^30/0476
Fl 871 ,, ^ W. Kraft 16
Teil einer lateralen Trans is tor teils truktur den Stroinfluß in
den vertikal betriebenen Transistorteilstrukturen steuern und als Stromquellen dienen. Der Injektor kann im Ersatzschaltbild
als Ersatzschaltbildtransistor dargestellt werden, dessen Basis auf Emitterpotential der betreffenden vertikalen Trarisistorteilstruktur
und dessen Kollektor an der Basis dieser vertikalen Transistorteilstruktur
liegt. Dabei ist die Kollektorzone des Ersatzschaltbildtransistors identisch mit der Basiszone der vertikalen
Transistorteilstruktur. Vorteile des Auslegungsprinzips der integrierten Injektionslogik sind ein relativ geringer Oberflächenbedarf
an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von digitalen Schaltungen mit Mehrfachkollektortransistoren
in normaler Planardiffusionstechnik ohne Widerstände und Kondensatoren. Ferner sind keine besonderen Stromquellen für
die Transistoren erforderlich, deren Stromversorgung über die Injektoren erfolgt.
Die Erfindung betrifft einen monolithisch integrierten I L-Planartransistor
mit. mindestens einer an der Oberfläche liegenden Kollektorzone, die in eine Basiszone eingesetzt ist r und einer Emitterzone,
die seitlich zur Projektion der Kollektorzone auf den pn-übergang der Emitterzone pn-Flächenteile aufweist.
Der Erfindung liegt die Aufgabe zugrunde, die Ausbildung eines
2
monolithisch integrierten I L-Planartransistors mit relativ hoher Stromverstärkung anzugeben, welcher insbesondere für die mono-
monolithisch integrierten I L-Planartransistors mit relativ hoher Stromverstärkung anzugeben, welcher insbesondere für die mono-
2
lithische Integration einer I L~Schaltung mit mindestens einem bipolaren Analogschaltungsteil geeignet ist, wie sie aus der Zeitschrift "Electronics" vom 3. Oktober 19 74, Seiten 111 bis - insbesondere Seite 113 - bekannt war. Der monolithisch inte-
lithische Integration einer I L~Schaltung mit mindestens einem bipolaren Analogschaltungsteil geeignet ist, wie sie aus der Zeitschrift "Electronics" vom 3. Oktober 19 74, Seiten 111 bis - insbesondere Seite 113 - bekannt war. Der monolithisch inte-
2
grierte I L-Planartransistor soll ferner in einer solchen mono-
grierte I L-Planartransistor soll ferner in einer solchen mono-
709830/0476 - 3 -
Fl 871 W. Kraft 16
•S '
lithisch Integrierten I L<-Schaltung mit möglichst wenigen zusätzlichen
Diffusionsprozessen realisierbar sein.
Bei solchen monolithisch integrierten I L-Schaltuncjen mit mindestens
einem bipolaren Analogschaltungsteil liegen nämlich beson-
dere Bedingungen vor, welche die für die I L-Schaltung erforderlichen
Stromverstärkungen schwer realisierbar machen, da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannungen
betrieben werden und daher epitaktische Schichten hohen spezifischen Widerstandes (beispielsweise 2 bis 3Ä"cm) und eine relativ
große Dicke der epitaktischen Schicht (ca. 15 ,um) erforderlich
sind. Die Erfindung kann jedoch auch mit Vorteil bei reinen mono-
2
lithisch integrierten I L-Schaltungen verwendet werden.
lithisch integrierten I L-Schaltungen verwendet werden.
Die oben genannte Aufgabe wird erfindungsgemäß dadurch gelöst,
daß die Diffusionsspannung VD des pn-Flächenteils bzw. der pn-Flächenteile
seitlich zur Projektion der Kollektorzone bzw. der Kollektorzonen senkrecht ins Innere des Halbleiterkörpers auf
die Emitterzone größer ist als in einem Bereich innerhalb der Projektion.
Zu dem hier verwendeten Begriff "Diffusionsspannung V " wird auf die Zeitschrift "Proceedings of the IRE" (November 1952),
Seiten 1424 bis 1428, verwiesen.
Vorzugsweise wird die Diffusionsspannung der monolithisch inte-
grierten I L-Planartransistoren nach der Erfindung dadurch bemessen,
daß die Emitterzone an den pn-Flächenteilen seitlich zur
Projektion der Kollektorzone bzw. der Kollektorzonen eine höher dotierte Einitterteilzone bzw. höher dotierte Emitterteilzonen aufweist
als im Bereich, innerhalb der Projektion.
709830/0476 - 4 -
Fl 871 W. Kraft 16
Die Erfindung betrifft ferner Verfahren zum Herstellen eines
monolithisch integrierten I L-Planartransistors nach der Erfindung,·
welche im folgenden beschrieben werden. Dabei ist davon aus-
2 zugehenf daß monolithisch integrierte I L-Schaltungen eine größere
Anzahl von I L-Planartransistoren mit einem oder mehreren Kollektortransistoren
aufweisen und in der Vielzahl an einer in die einzelnen integrierten Schaltungen zu zerteilenden Halbleiterplatte
hergestellt v/erden. Im Interesse eines besseren Verständnisses
wird im folgenden jedoch nur die Herstellung eines I L-Planartransistors
nach der Erfindung in Verbindung mit einer monolithisch inte
ben.
ben.
integrierten I L-Schaltung mit einem Analogschaltungsteil beschris
In der Zeichnung werden ausschnittsweise Schrägschnittansichten schräg zur Oberflächenseite einer Halbleiterplatte mit einem
I L-Planartransistor nach der Erfindung und daran ausschnittsweise
gezeigten Analogschaltungsteil gezeigt.
In.der Zeichnung betreffen
die Fig. 1 eine herkömmliche monolithisch integrierte Schaltung,
die Fig. 2 bis 4 aufeinanderfolgende Arbeitsprozesse
eines ersten Verfahrens zum Herstellen eines monolithisch integrierten I L-Planartransistors
nach der Erfindung und
die Fig- 5 bis 7 die Arbeitsgänge eines weiteren Veirfahrens
zum Herste3.1en
der Erfindung.
der Erfindung.
zum Herste3.1en des I L-Planartransistors nach
Die in den Figuren und in der folgenden Beschreibung angegebenen
Leitungsarten können jweils durch, die andere ersetzt werden.
709830/0476
— 5 —
Fl 871 W. Kraft 16
Vorzugsweise wird als Halbleitermaterial Silicium verwendet und das bekannte Planardiffusionsverfahren unter Verwendung von
Oxidmaskierungen angewendet.
Zum Herstellen des bekannten monolithisch integrierten I L-Planartransistors
gemäß der Fig. 1 in einer monolithisch integrierten Schaltung wird von einem p-leitenden Substrat 8, vorzugsweise
eine Halbleiterplatte, ausgegangen, in deren eine Oberflächenseite
durch eine Planardiffusion zwei n-leitende Schichten eindiffun-
2 diert werden, aus denen die Zwischenschicht 2 im I L-Schaltungsteil
B und die Zwischenschicht 12 im Analogschaltungsteil A während
der folgenden Hochtemperaturprozesse diffundieren. Anschließend
wird darüber eine N-leitende Epitaxschicht 13 einheitlicher Dicke aufgebracht und im Analogschaltungsteil A die P dotierte
Isolierzone 14 sowie im I L~Schaltungste.il die N -leitende Kontaktierungszone 15, die erstere durch die Epitaxschicht
und die letztere in die Zwischenschicht 2r eingebracht. Nun erfolgt
die Basisplanardiffusion, bei der im Analogschaltungsteil A
die Basiszone 16 sowie im I L-Schaltungi
die Injektorzone 17 diffundiert werden.
die Basiszone 16 sowie im I L-Schaltungsteil die Basiszone 5 und
Bei dieser Gelegenheit wird bemerkt, daß entsprechend der Terminologie
der Standard-Technologie der Ausdruck "Basisdiffusion" sich nicht nur auf die Diffusion der eigentlichen Basiszonen 16
im Analogschaltungsteil A, sondern sich auch noch auf alle Zonen bezieht, welche gleichzeitig mit den eigentlichen Basiszonen diffundiert
werden. Entsprechend verhält es sich mit dem Ausdruck "Emitterdiffusion",·
bei der nicht nur die Emitterzonen 18 des Analogschal
tungs teils A, sondern auch noch die Kollektorzonen 3 des
I L—Schaltungsteils B und weitere Zonen gleichzeitig diffundiert
werden.
709830/0476
— h —
Fl 871 W. Kraft 16
Die Fig. 2 bis 7 der Zeichnung betreffen zwei Ausführungsbei-
spiele, bei denen ein I L-Planartransistor mit zwei an der Halbleiteroberfläche
liegenden Kollektorzonen 3 diffundiert wird. Selbstverständlich können gleichzeitig beim Verfahren .nach der Erfindung
jede Anzahl von I L-Planartransistoren mit einer beliebigen Anzahl von Kollektorzonen 3 hergestellt werden.
Bei dem ersten Ausführungsbeispiel gemäß den Fig. 2 bis 4 werden gemäß dem ersten Verfahren nach der Erfindung jedoch nach Öffnung
des Basisfensters 4 in der Diffusionsmaskierungsschicht 19 innerhalb
der Berandung des Basisfensters 4 örtlich Vordiffusionen aus einer oberflächlich angeordneten Dotierungsquelle 6 mit Dotie-
rungen vom Leitungstyp der Emitterzone 13 des I L-Planartransistors
gemäß der Fig. 3 vorgenommen. Zu diesem Zwecke kann gemäß der Fig. 2 nach Öffnung des Basisfensters 4 eine einheitliche
Dotierungsquellenschicht 20 aufgebracht werden,· aus der, beispielsweise
unter Anwendung eines photolithographischen Ätzprozesses, die unerwünschten Flächenteile gemäß der Fig. 3 zu entfernen sind.
Aus den aus der Oberflächenquelle 6 vordiffundierten Schichten
hoher Konzentration werden die höher dotierten seitlich zur Projektion der Kollektorzonen 3 liegenden relativ höher dotierten
Emitterteilzonen 11 der Emitterzone 1 nach Entfernung der Oberflächenquelle
6 und danach die Basiszone 5 im I L-Schaltungsteil
mit einer größeren Oberflächenkonzentration als die der vorhergehenden Diffusion diffundiert. Mit der Basiszone 5 kann gleichzeitig
die Basiszone 16 im Analogschaltungsteil A hergestellt
werden.
Schließlich wird entsprechend der Standard-Diffusionstechnik die
Emitterdiffusion durchgeführtf bei der im Abstand zu den Emitter-
teilzonen 11 die Kollektorzonen 3 des I L-Schaltungsteils diffundiert
werden.
709830/0476
Fl 871 W. Kraft 16
•ν
2 Somit wird ein monolithisch integrierter I L-Planartransistor
nach, der Erfindung gemäß der Fig. 4 mit noch, zu kontaktierenden
Zonen erhalten. Bei diesem I L-Planartransistor liegen die hochdotierten Emitterteilzonen 11 seitlich,- unterhalb und außerhalb
der senkrechten Projektion der Kollektorzonen 3 auf dem Emitter-Basis-pn-Übergang.
Das im folgenden beschriebene Verfahren nach einem zweiten Ausführungsbeispiel
des Verfahrens nach der Erfindung erlaubt die Herstellung von hochdotierten Emitterteilzonen 11r die sich in
die Projektionen der Kollektorzonen 3 auf den Emitter-Basis-pnübergang
hinein erstrecken können.
Dieses Verfahren, welches im Prinzip die Einstellung noch "höherer
Stromverstärkungswerte erlaubt (da die hochdotierten Emitterteilzonen 11 beliebig weit unter die Kollektorzonen 3 vorgezogen, werden
können) als das anhand der Fig. 2 bis 4 beschriebene Verfahren, wird anhand der Fig. 5 bis 7 beschrieben. Bei diesem Verfahren
werden anstelle der einheitlichen Epitaxschicht 13 der Fig. 2 bis 4 zwei übereinanderliegende Epitaxteilschichten 7 und
auf das Substrat 8 aufgebracht.
Bei diesem Verfahren werden zunächst in das Substrat 8 durch einen
Planardiffusionsprozeß relativ hochdotierte Schichten eingebracht,
aus denen die Zwischenschichten 2 und 12 bei den folgenden Hoehtemperaturprozessen
diffundieren. Anschließend wird nach Entfernung der Diffusionsmaskierung die Epitaxtei!schicht 7 auf das
Substrat 8 aufgebracht und in die freiliegende Halbleiteroberfläche
entweder mittels Planardiffusion oder maskierter Ionenimplantation
von Dotierungen des Leitfähigkeitstyps der Emitterzone 1 Bereiche 21 und 24 an der Stelle der herzustellenden hochdotierten
Emitter teil zonen und an der Stelle der herzustellenden Ernitterkontaktierungszone
15 eingebracht. Vor dem Aufbringen der zweiten
709830/04 7 8
— p —
Fl 871 W. Kraft 16
Epitaxtei!schicht 10 können auch noch an der Stelle der herzustellenden
Isolierzonen 14 hochdotierte Bereiche 2 3 vom Leitfähiglceitstyp
des Substrats 8 eingebracht v/erden. Damit wird eine Struktur gemäß der Fig. 5 erhalten.
Anschließend wird die zweite Epitaxteilschicht 10 vom gleichen Leitfähigkeitstyp wie die erste Epitaxteilschicht 7 gemäß der
Fig. 6 aufgebracht,- so daß relativ hochdotierte Dotierungsquellen
9, 24 und 25 entstehen. Aus diesen Dotierungsquellen werden während der weiteren Hochtemperaturprozesse, dem Planardiffusionsprozeß
zum Herstellen der Basiszone 5 und gegebenenfalls auch der Basiszone 16 mit der Injektorzone 17 und anschließender Emitterdiffusion u. a. die hochdotierten Emitterteilzonen 11 diffundiert.
Bei der Emitterdiffvision r bei der die Kollektorzonen 3 und die Emitterzone
18 im Analogschaltungsteil A hergestellt werden, werden
vorzugsweise noch weitere Teilzonen 151 der Emitterkontaktzone
diffundiert. In ähnlicher Weise wird bei der Basisdiffusion eine Teilzone 141 der Isolationszone 14 in diese Isolationszone 14
di ffundiert.
Somit wird eine noch zu kontaktierende Struktur gemäß der Fig.
erhalten.
Die Erfindung beruht auf der Erkenntnis, daß relativ zu den bei
ο
I L-Schaltungen verwendeten Spannungen von etwa 1 V die durch Dotierungsmaßnahmen der Emitterzone erzielbaren Änderungen der Diffusionsspannungenr die schließlich zu überwinden sind, bevor der Emitter in Flußrichtung kommt, bereits ausreichen, um einen Bündelungseffekt auf die aus der Emitterzone austretenden Minoritätsladungsträger solcher Art zu erzielen, daß diese auf die Kollektorzonen 3 konzentriert werden-
I L-Schaltungen verwendeten Spannungen von etwa 1 V die durch Dotierungsmaßnahmen der Emitterzone erzielbaren Änderungen der Diffusionsspannungenr die schließlich zu überwinden sind, bevor der Emitter in Flußrichtung kommt, bereits ausreichen, um einen Bündelungseffekt auf die aus der Emitterzone austretenden Minoritätsladungsträger solcher Art zu erzielen, daß diese auf die Kollektorzonen 3 konzentriert werden-
4 Patentansprüche 2 Blatt Zeichnung
709830/0476
mit 7 Figuren /uaoou/us/o
Leerseite
Claims (1)
- Fl 871 W. Kraft 16. PATENTANSPRÜCHE·Monolithisch, integrierter I L-Planartransistor mit mindestens einer an der Halbleiteroberfläche liegenden Kollektorzone, die in eine Basiszone eingesetzt ist, und einer Emitterzone, die seitlich zur Projektion der Kollektorzone auf den pnübergang der Emitterzone pn-Flächenteile aufweist, dadurch gekenn2eichnet, daß die Diffusionsspannung (V ) der pn-Flächenteile in Teilen innerhalb der Projektion der Kollektorzone (3) bzw. der Kollektorzonen (3) senkrecht ins Innere des Halbleiterkörpers auf die Emitterzone (1) kleiner ist als im Bereich außerhalb der Projektion.Monolithisch integrierter I L-Planartransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Emitterzone (1) an den pn-Flächenteilen seitlich zur Projektion der Kollektorzone (3) bzw. der Kollektorzonen (3) eine höher dotierte Emitterteilzone (11) bzw. höher dotierte Emitterteilzonen (11) aufweist als im Bereich innerhalb der Projektion.Verfahren zum Herstellen eines monolithisch integriertenI L-Planartransistors nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach Öffnung des Basisfensters (4) für die Planardiffusion de'r Basiszone (5) eine Vordiffusion aus einer oberflächlichen Dotierungsquelle (6) mit Dotierungen vom Leitungstyp der mit der Zone (1) in die Flächenteile erfolgt, die außerhalb der Berandung der noch herzustellenden Kollektorzone (n) (3) aufgebracht wird und daß anschließend nach Entfernung der Oberflächenquelle (6) die Basiszonendiffusion erfolgt.709830/Q476 -^o^ 1NSPeCTS>Fl 871 ~ , W. Kraft 16Verfahren zum Herstellen eines monolithisch, integriertenI L-P lanar trans is tors nach. Anspruch. 1 oder 2r dadurch gekennzeichnet, daß die pn-Flächenteile seitlich zur Projektion der noch, herzustellenden Kollektorzone(n) (3) mittels Planardiffusion oder maskierter Ionenimplantation in die eine freiliegende Oberfläche einer ersten Epitaxteilschicht (7) vom Leitungstyp der Emitterzone (1) auf ein Substrat (8) vom Leitungstyp der Basiszone (5) unter Bildung von Dotierungsquellen (9) hergestellt werden, aus denen nach Aufbringung einer weiteren Epitaxteilschicht (10) die höher dotierten Emitterteilzonen (11) der Emitterzone (1) diffundiert werden.09 8 30/0476
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762602395 DE2602395C3 (de) | 1976-01-23 | 1976-01-23 | Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung |
IT1923877A IT1077580B (it) | 1976-01-23 | 1977-01-13 | Transistore planare 12l monoliticamente integrato |
GB189577A GB1574461A (en) | 1976-01-23 | 1977-01-18 | Monolithically integrated l structure including a planar transistor |
FR7701556A FR2339254A1 (fr) | 1976-01-23 | 1977-01-20 | Transistor planaire de circuit de logique a injection integree (i2l) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762602395 DE2602395C3 (de) | 1976-01-23 | 1976-01-23 | Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2602395A1 true DE2602395A1 (de) | 1977-07-28 |
DE2602395B2 DE2602395B2 (de) | 1978-01-26 |
DE2602395C3 DE2602395C3 (de) | 1978-10-12 |
Family
ID=5968045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762602395 Expired DE2602395C3 (de) | 1976-01-23 | 1976-01-23 | Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE2602395C3 (de) |
FR (1) | FR2339254A1 (de) |
GB (1) | GB1574461A (de) |
IT (1) | IT1077580B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0016860A1 (de) * | 1978-12-22 | 1980-10-15 | Deutsche ITT Industries GmbH | Monolithisch integrierte Schaltung mit einem I2L-Schaltungsteil und einem Analog-Schaltungsteil |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2457564A1 (fr) * | 1979-05-23 | 1980-12-19 | Thomson Csf | Transistor pnp pour circuit integre bipolaire et son procede de fabrication |
-
1976
- 1976-01-23 DE DE19762602395 patent/DE2602395C3/de not_active Expired
-
1977
- 1977-01-13 IT IT1923877A patent/IT1077580B/it active
- 1977-01-18 GB GB189577A patent/GB1574461A/en not_active Expired
- 1977-01-20 FR FR7701556A patent/FR2339254A1/fr not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0016860A1 (de) * | 1978-12-22 | 1980-10-15 | Deutsche ITT Industries GmbH | Monolithisch integrierte Schaltung mit einem I2L-Schaltungsteil und einem Analog-Schaltungsteil |
Also Published As
Publication number | Publication date |
---|---|
FR2339254A1 (fr) | 1977-08-19 |
DE2602395B2 (de) | 1978-01-26 |
GB1574461A (en) | 1980-09-10 |
DE2602395C3 (de) | 1978-10-12 |
IT1077580B (it) | 1985-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19704996C2 (de) | Verfahren zur Herstellung eines IGBT-Bauelementes | |
DE2845062C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2749607A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
DE2351985A1 (de) | Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE1903870A1 (de) | Verfahren zum Herstellen monolithischer Halbleiteranordnungen | |
DE1764578C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor | |
DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE1813130C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE2318179A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser anordnung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2602395A1 (de) | Monolithisch integrierter i hoch 2 l-planartransistor | |
DE2426529C3 (de) | Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung | |
DE2546673A1 (de) | Verfahren zur herstellung einer halbleiterstruktur | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2557911C2 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung | |
DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2455347A1 (de) | Monolithisch integrierte festkoerperschaltung und herstellungsverfahren | |
DE2139631A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2855768C3 (de) | Monolithisch integrierte Schaltung | |
DE3539208C2 (de) | Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor | |
DE1931201C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
EP0849807A1 (de) | Schottky-Diode | |
DE2710878A1 (de) | Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |