DE2710878A1 - Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung - Google Patents

Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung

Info

Publication number
DE2710878A1
DE2710878A1 DE19772710878 DE2710878A DE2710878A1 DE 2710878 A1 DE2710878 A1 DE 2710878A1 DE 19772710878 DE19772710878 DE 19772710878 DE 2710878 A DE2710878 A DE 2710878A DE 2710878 A1 DE2710878 A1 DE 2710878A1
Authority
DE
Germany
Prior art keywords
zone
base
diffusion
circuit part
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772710878
Other languages
English (en)
Inventor
Wolfgang Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19772710878 priority Critical patent/DE2710878A1/de
Priority to FR7806617A priority patent/FR2383521A1/fr
Publication of DE2710878A1 publication Critical patent/DE2710878A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

- 4 W. Kraft 19 Fl 929
Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers aus Silicium liegenden Zone
2 einer monolithisch integrierten I L-Schaltung
Die Erfindung beschäftigt sich mit der monolithischen Inte-
2
gration einer I L-Schaltung mit mindestens einem bipolaren Analogteil, wie sie aus der DT-OS 24 53 134 bekannt ist. Der Analogteil einer solchen Schaltung soll mit relativ hphen Versorgungsspannungen betrieben werden können, so daß epitaktische Schichten hohen spezifischen Widerstandes (etwa 2 bis 5 52.* cm) und relativ großer Dicke (ca. 15 μπι) erforderlich sind. Zur Lösung des Problems, im I L-Teil einer solchen monolithisch integrierten Schaltung eine relativ hohe Stromverstärkung ohne Verminderung der Spannungsfeetigkeit im Analogteil zu realisieren, wurden nach dem Planardiffusionsverfahren der vorstehend genannten DT-OS 24 53 134 unter Anwendung zweier Vordiffusionsproze«se die Basiszone des Planartransistors im Analogteil tiefer als
' 2
die Basiszone am I L-Teil in den Halbleiterkörper diffundiert. Bei Anwendung dieses Verfahrens wird im Bipolarteil ohne weiteres eine Spannungsfestigkeit von Urpo von etwa 30 V erhalten.
Das bekannte Verfahren der erwähnten DT-OS 24 53 134 hat aber den Nachteil, daß eine größere Spannungsfestigkeit als der
109837/0484 . 5 .
10. März 1977
- 5 -W. Kraft 19 Fl 929
oben erwähnte Wert von größer als 30 V nicht erreicht werden kann. Es wurde festgestellt, daß die Spannungsfestigkeit im Bipolarteil durch die Diffusionszeit begrenzt ist, die für die Isolationszone erforderlich ist. Während dieser Isolationsdiffusionszeit diffundieren die in der hochdotierten Zwischenschicht an der Grenzfläche zwischen dem Substrat und der Epitaxschicht vorhandenen Dotierungen weit in die Epitaxschicht und vermindern die Spannungsfestigkeit des Planartransistors im Analogteil.
Bei dem Verfahren des älteren Vorschlags der deutschen Patentanmeldung P 26 08 267.2, welches Verfahren an das Verfahren der DT-PS 17 69 271 anknüpft, wird die Spannungsfestigkeit eines Planartransistors mit einer Zwischenschicht an der Grenzfläche zwischen dem Substrat und einer Epitaxschicht in einer monolithisch integrierten Festkörperschaltung dadurch vergrößert, daß die Zwischenschicht mit einer solchen Konzentration an Phosphoratomen mit Antimon- und/oder Arsenatomen in das Substrat vor dem Aufbringen der Epitaxschicht unter der herzustellenden anderen Zone diffundiert wird, daß die pn-Obergangsflache zwischen dem Substrat und der hochdotierten Zwischenschicht durch die Diffusion der Phosphoratome gebildet wird. Da die Phosphoratome schneller diffundieren als die Antimon- bzw. Arsenatome, entsteht zwischen der den Planartransistor enthaltenden Zone, welche mit der Kollektorzone identisch ist und von einer isolierenden pn-Obergangsf lache umgeben ist, ein pn-übergang mit erhöhter Abbruchspannung. Gleichzeitig ergibt sich der Vorteil einer verringerten Diffusionszeit für die Isolierzone, da diese nur einen Bruchteil der Epitaxschicht bis an die aus dem Substrat wachsenden Ausdiffusionszonen durchdringen muß. Darüber hinaus wird ein besonderer Diffusionsprozeß zur Herstellung der Isolationszone eingespart, da diese gleichzeitig mit der Basisdiffusion erfolgt.
809837/0484
- 6 W. Kraft 19 Fl 929
Gegenstand des älteren Vorschlags ist auch eine Anwendung zum Herstellen einer an der Oberfläche eines Halbleiterkörpers aus Silicium liegenden Zone eines Analog-Schaltungsteils
2
einer monolithisch integrierten I L-Schaltung. Von diesem Verfahren wird bei der Erfindung ausgegangen.
Die Erfindung betrifft somit ein Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers aus Silicium liegenden Zone eines Analog-Schaltungsteils einer monolithisch
integrierten I L
den Anspruchs 1.
integrierten I L-Schaltung gemäß dem Oberbegriff des anliegen-
Der Erfindung liegt die Aufgabe zugrunde, die mit dem Verfahren des älteren Vorschlags der obengenannten deutschen Patentanmeldung P 26 08 267.2 erreichbare Spannungsfestigkeit des Planartransistors im Analog-Schaltungsteil ohne Einbuße
an Stromverstärkung im I L-Teil zu verbessern. Unter Spannungsfestigkeit soll hier der Wert der Durchbruchspannung in der Kennlinie der zwischen dem Kollektor und dem Emitter angelegten Spannung UCE in Abhängigkeit vom Kollektorstrom verstanden werden.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des anliegenden Anspruchs 1 genannten Verfahrensmaßnahmen gelöst.
Das Verfahren der Erfindung und seine Vorteile werden im folgenden anhand der Zeichnung erläutert,
deren Fig. 1 bis 3 ausschnittsweise Querschnittsansichten etwa senkrecht zur Oberfläche einer Halbleiterplatte zeigen und zur Erläuterung des Verfahrens nach dem älteren Vorschlag dienen,
809837/0484
- 7 W. Kraft 19 Fl 929
deren Fig. 4 bis 13 die aufeinanderfolgenden Prozeßschritte entsprechend dem Verfahren nach der Erfindung veranschaulichen und
deren Fig. 14 zur Erläuterung der Dotxerungsverhältnisse
entlang der Schnittlinien I-I und II-II \ in der Fig. 13 dienen.
©ei dem Verfahren des obengenannten älteren Vorschlags der deutschen Patentanmeldung P 26 08 267.2 wird gemäß der" Fig. ein mit Phosphoratomen sowie Antimon- und/oder Arsenatomen pochdotierter Bereich 9 unter Anwendung des Planärdiffusitms=" Verfahrens,«ingebracht. Die Konzentration der Phosphoratome muß kleiner sein als die der Antimon- und/oder Arsenatome, damit später bei den folgenden Diffusionsprozessen die Phosphoratome nicht allzu stark in die darüberliegende Epitaxschicht eindiffundieren. Die Phosphoratome bilden daher den pn-übergang, während die Antimon- und/oder Arsenatome die Dotierungskonzentration des hochdotierten Bereichs 9 bestimmen .
Gleichzeitig mit diesem Planardiffusionsprozeß können weitere hochdotierte Bereiche 10 und 11 für je eine weitere durch eine pn-Obergangsflache gegen den übrigen Halbleiterkörper 1 elektrisch getrennte Zone für weitere Schaltungsteile hergestellt werden.
Gemäß der Fig. 2 wird anschließend auf die obere Oberflächenseite die Epitaxschicht 5 einheitlicher Dicke aufgebracht. Da der Grundkörper 1 höher als die Epitaxschicht dotiert ist, diffundiert das nach den Fig. 1 bis 3 beispielsweise p-dotierendc Dotierungsmaterial des Grundkörpers in die Epitax-
809837/0414
— 8 —
W. Kraft 19 Fl 929
schicht 5 über die Grenzfläche 6 unter Bildung einer abgestuften pn-übergangsflache 14. Diese ist unter dem hochdotierten Bereich 9 in gleicher Weise wie unter den anderen hochdotierten Bereichen 10 und 11 in den Grundkörper 1 ausgebuchtet. Dabei wird die pn-Obergangsflache 14 aufgespannt, welche die höher als die Teilzone 92 dotierte Teilzone 91 der Zwischenschicht 90 bildet, während die langsamer diffundierenden Antimon- bzw. Arsenatome die Dotierungskonzentration der Teilzone 91 bestimmen.
Anschließend wird die planare Basiszonendiffusion durchgeführt, während der gleichzeitig sowohl die Isolierzone 12 als auch die Basiszone 3 gemäß der Fig. 3 entstehen. Danach erfolgt die planare Emitterzonendiffusion, während der die Emitterzone 13 und die in den Fig. 1 bis 3 nicht gezeigten Kollektorzonen des Analog-Schaltungsteils der monolithisch
2
integrierten I L-Schaltung diffundiert werden.
Durch Abstimmung der Dicke der Epitaxschicht 5 auf das Verhältnis der Dotierungskonzentration in der Epitaxschicht 5 zu derjenigen im Substrat 1 unter Berücksichtigung der Bedingung einer Vereinigung der Isolierzone 12 mit der aus dem Halbleitergrundkörper 1 gewachsenen Ausdiffusionszone können durch das Verfahren des genannten älteren Vorschlags nach der Patentanmeldung P 26 08 267.2 ohne weiteres Durchbruchspannungen von etwa 100 V erreicht werden.
Bei einer Anwendung dieses Verfahrens des obengenannten älteren Vorschlags der Patentanmeldung P 26 08 267.2 zur Herstellung einer monolithisch integrierten I L-Schaltung mit einem
Analog-Schaltungsteil und einem IL-Schaltungsteil ergibt sich jedoch die Schwierigkeit, daß zur Erzielung einer hohen
2
Stromverstärkung im I L-Schaltungsteil eine dünne und nicht
909837/0464
- 9 -W. Kraft 19 Fl 929
zu hochohmige Epitaxschicht erforderlich ist. Hier schafft das Verfahren nach der Erfindung Abhilfe.
Im folgenden wird daher anhand des an den Fig. 4 bis 14 erläuterten bevorzugten Ausführungsbeispiels gezeigt, wie die an sich widersprechenden Bedingungen ohne wesentlichen Mehraufwand an Verfahrensschritten erfüllt werden können.
Die Fig. 4 bis 13 zeigen entsprechend von Schrägschliffen Querschnittsansichten durch den Teil einer monolithisch inte-
2
grierten I L-Schaltung, die eine Isolierzone 12 aufweist, welche einen Analog-Transistor eines Analog-Schaltungsteils A von einem "invers" betriebenen Mehrfachkollektortransistor
2
eines I L-Schaltungsteils B trennt. Die Anzahl der Analog-Transistoren im Analog-Schaltungsteil A und die der Mehrfach-
2
kollektortransistoren im I L-Schaltungsteil B ist beliebig.
Die Herstellung der monolithisch integrierten I !,-Schaltungen erfolgt gleichzeitig in der Mehrzahl an einer nach den Planardiffusionsprozessen und dem Aufbringen der Leitbahnen in die ι
platte.
in die einzelnen I L-Schaltungen zu zerteilenden Halbleiter-
Nach dem bevorzugten Ausführungsbeispiel des Verfahrens nach der Erfindung wird auf einem plattenförmigen Grundkörper 1 aus p-dotiertem Silicium mit einem spezifischen Widerstand von 1,5 52.· cm eine Diffusionsmaske 40 aufgebracht, welche die Diffusionsfenster 41 entsprechend den Lagen und Abmessungen der hochdotierten Zwischenschichten 91 der ferti-
2
gen I L-Schaltung aufweist.
Danach wird entsprechend dem herkömmlichen Prozeß zum Herstellen von vergrabenen Schichten Antimon in üblicher Konzentration aufgebracht und vordiffundiert, anschließend
809837/0484
- 10 -
- 10 W. Kraft 19 Fl 929
daran aber entsprechend dem Verfahren des genannten älteren Vorschlags der Patentanmeldung P 26 08 267.2 Phosphor mit relativ kleiner Konzentration entsprechend einem Flächenwiderstand von 300 bis 400 Ώ/Q t gemessen nach durchgeführter Diffusion, eindiffundiert, wie die Fig. 6 zeigt.
Auf die freigelegte Halbleiteroberfläche wird nun wie beim Verfahren des älteren Vorschlags der Patentanmeldung P 26 08 267.2 eine Epitaxschicht 5, dann aber auf diese eine weitere epitaxial gewachsene Schicht 51 höherer Dotierungskonzentration als die zuerst erzeugte Epitaxschicht 5 aufgebracht, wie die Fig. 7 veranschaulicht.
Diese weitere epitaxial gewachsene Schicht 51 erhält eine solche Dicke, daß bei der später erfolgenden Diffusion der Isolierzone 12, welche gleichzeitig mit der Diffusion der Basiszone 3 im Analog-Schaltungsteil A erfolgt, und den folgenden zur Herstellung der weiteren Zonen erforderlichen Temperaturbehandlungen auf der einen Seite die Isolierzone die weitere epitaxial gewachsene Schicht 51 durchdringt und sich mit der aus dem Halbleitergrundkörper 1 gewachsenen Ausdiffusionszone 15 vereinigt, wie die Fig. 13 veranschaulicht. Außerdem soll die weitere epitaxial gewachsene Schicht aber auch so dünn sein, daß nach der Durchführung sämtlicher Diffusionsprozesse die Diffusionsfront der Basiszone 3 im Analog-Schaltungsteil A sich in die Epitaxschicht 5 relativ niedriger Dotierungskonzentration erstreckt, so daß die erwünschte Spannungsfestigkeit im Analog-Schaltungsteil entsprechend dem relativ hohen spezifischen Widerstand der Epitaxschicht 5 erhalten wird.
Die Dicke der weiteren epitaxial gewachsenen Schicht 51 ist
2 aber so zu bemessen, daß die Basiszone 31 des I L-Transistoi die Epitaxschicht 5 nicht erreicht. Die Dicke der epitaxial
009837/Om
- 11 -
- 11 W. Kraft 19 Fl 929
gewachsenen weiteren Schicht 51 liegt also zwischen der
2 Eindringtiefe der Basiszonendiffusion des I L-Schaltungsteils B, welche Tiefe der Tiefe der vorzugsweise gleichzeitig diffundierten Emitterzone 13 im Analog-Schaltungsteil A entspricht, und der Diffusionstiefe der Basiszone im Analog-Schaltungsteil A.
Nach dem Aufbringen der epitaxial gewachsenen Schicht 51 wird anschließend entsprechend der Fig. 8 eine Diffusionsmaskierungsschicht 16 mit Diffusionsfenster 17 und 18 für die Planardiffusionen der Basiszone 3 im Analog-Schaitungs-
2 teil A und für die Basiszone 31 im I L-Schaltungsteil B auf die freie Halbleiteroberfläche aufgebracht. Außerdem erhält die Diffusionsmaskierungsschicht 16 die Isolationsdiffusionsoffnung 21.
Danach werden, wie in der Fig. 9 veranschaulicht wird, sämtliche Diffusionsöffnungen 17, 18 und 21 mit einer Maskierungsschicht ausgewählter Dicke geschlossen. Da nach dem Aufbringen des Dotierungsmaterials vom anderen Leitungstyp, nämlich vom Leitungstyp der Basiszonen 3 und 31, eine Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials erforderlich ist, wird die Dicke der Maskierungsschicht 19 bzw. 20 so gewählt, daß bei dieser Behandlung zum Entfernen überschüssigen Dotierungsmaterials die Maskierungsschicht 19 innerhalb der Basisdiffusions-
2
Öffnung 18 des I L-Schaltungsteils Halbleitermaterials entfernt wird.
2
Öffnung 18 des I L-Schaltungsteils B unter Freilegung des
Dann werden unter Anwendung eines photolithographischen Ätzprozesses die Diffusionsmaskierungsschicht 19 innerhalb der Basisdiffusionsöffnung 17 und die Diffusionsmaskierungsschicht innerhalb der Isolationsdiffusionsoffnung 21 entfernt. Dieser photolithographische Ätzprozeß erfordert keine
009837/048*
- 12 -
- 12 W. Kraft 19 Fl 929
besondere Genauigkeit an die Ausrichtung der Masken. Vorzugsweise werden die Maskierungsschichten innerhalb der Diffusionsfenster 17, 18 und 21 durch leichte thermische Oxydation der freiliegenden Halbleiteroberfläche erzeugt. Als Ätzmittel zum Entfernen überschüssigen Dotierungsmaterial ist dann eine verdünnte Flußsäurelösung (1 : 5 bis 10) geeignet, mit der die Maskierungsschichten innerhalb der Diffusionsfenster wieder entfernt werden können.
Dann erfolgt das Aufbringen und Vordiffundieren von Dotierungsmaterial vom Leitungstyp der Basiszone 3 mit einer ersten Konzentration, so daß sich eine Anordnung gemäß der Fig. 10 ergibt.
Durch Eintauchen der die monolithisch integrierten I L-Schaltungen enthaltenden Halbleiterplatte in die bereits erwähnte schwache Flußsäurelösung wird dann sowohl die Basisdiffusionsöffnung 18 geöffnet als auch überschüssiges Dotierungsmaterial auf der Diffusionsmaskierungsschicht 16 als auch innerhalb der Basisdiffusionsöffnung 17 und der Isolationsöffnung 21 entfernt.
Die Anordnung gemäß der Fig. 11 veranschaulicht den Zustand nach dem anschließend erfolgenden Aufbringen und Vordiffundieren von Dotierungsmaterial des Leitungstyps der Basiszonen mit einer zweiten kleineren Konzentration als die erste Konzentration.
Anschließend erfolgt die eigentliche Basisdiffusion. Dabei wird sowohl die Basiszone 3 im Analog-Schaltungsteil A als auch die Isolationszone 12 mindestens bis zur Grenzfläche zwischen der Epitaxschicht 5 und der epitaxial aufgebrachten Schicht 51 diffundiert, während die Basiszone 31 im
809837/0484
- 13 -
- 13 W. Kraft 19 Fl 929
I L-Schaltungsteil innerhalb der epitaxial aufgebrachten Schicht 51 verbleibt, wie die Fig. 12 zeigt. Diese Bedingung gilt auch einschließlich der anschließend erfolgenden Temperaturbehandlung während der Emitterdiffusion, bei der die Emitterzone 13 im Analog-Schaltungsteil A und die Kollektorzone 22 im
diffundiert werden.
2
Kollektorzone 22 im I L-Schaltungsteil B gemäß der Fig. 13
Die Fig. 8 bis 13 zeigen ferner, wie die Injektorzone 24 unter Verwendung der Diffusionsöffnung 23, welche bereits bei dem Fertigungsstadium gemäß der Fig. 8 in der Diffusionsmaskierungsschicht 16. hergestellt wurde, diffundiert wird. In einem besonderen Planardiffusionsprozeß können ferner noch die Kollektorkontaktierungszone 25 im Analog-Schaltungsteil A und die Emitterkont«
eingebracht werden.
und die Emitterkontaktierungszone 26 im I L-Schaltungsteil B
Die Fig. 14 veranschaulicht die Dotierungsprofile entlang den Schnittlinien I-I und II-II in der Fig. 13, beginnend mit der Halbleiteroberfläche bei der Abszisse χ . In der
Ordinate C sind die Verunreinigungskonzentrationen aufgetragen. Das Profil 28 bedeutet den Konzentrationsverlauf des Halbleiterkörpers, einschließlich der Epitaxschicht 5 und der epitaxial aufgebrachten Schicht 51. Die Grenzfläche 6 der Fig. 13 befindet sich bei dem Wert der Abszisse x- und die Grenzfläche 61 bei dem Abszissenwert X1. Die Kurve bedeutet das Profil der Emitterdiffusion. Während das Profil 29 der Antimondotierung der Zwischenschicht 91 entspricht, veranschaulicht das Profil 30 den Dotierungsverlauf der Phosphordotierung der Zwischenschicht 91. Insofern sind die Verläufe der Verunreinigungskonzentrationen im Analog-Schaltungsteil A und im I L-Schaltungsteil B gleich.
809837/048*
- 14 -
- 14 W. Kraft 19 Fl 929
Dagegen unterscheidet sich der Konzentrationsverlauf 32 der Basiszone 3 des Analog-Schaltungsteils A deutlich vom Kon-
2 zentrationsverlauf 33 der Basiszone 31 des I L-Schaltungsteils B aufgrund der besonderen Verfahrensmaßnahmen des Verfahrens nach der Erfindung. Dies hat zur Folge, daß im Analog-Schaltungsteil A eine hohe Abbruchspannung und im
2
I L-Schaltungsteil B eine große Stromverstärkung erreicht
4 Blatt Zeichnung
mit 14 Figuren
809837/0404
L e e r s e i t e

Claims (10)

  1. DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTE*?
  2. FREIBURG I. BR.
  3. W.
  4. Kraft 19 Fl 929
  5. Patentansprüche
  6. Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers aus Silicium liegenden Zone eines Ana-
  7. 2 log-Schaltungsteils einer monolithisch integrierten I L-Schaltung, welche Zone mittels einer pn-übergangsflache gegen den übrigen Halbleiterkörper elektrisch getrennt und einen Planartransistor des Analog-Schaltungsteils enthält, bei v/elchem Verfahren auf einem Halbleitergrundkörper an der Stelle der Zone unter der herzustellenden Basiszone zur Herstellung einer hochdotierten Zwischenschicht ein hochdotierter Bereich entgegengesetzten Leitfähigkeitstyps wie der Grundkörper mit einer solchen Konzentration an Phosphoratomen mit Antimon- und/oder Arsenatomen vor dem Aufbringen einer Epitaxschicht eindiffundiert wird, daß die pn-übergangsflache zwischen dem Grundkörper und einer aus dem hochdotierten Bereich diffundierenden Zwischenschicht durch die Diffusion der Phosphoratome gebildet wird, bei welchem Verfahren dann die Halbleiteroberfläche einschließlich des hochdotierten Bereichs mit einer Epitaxschicht vom gleichen Leitfähigkeitstyp wie der hochdotierte Bereich, jedoch kleinerer
  8. 609837/0484
  9. Go/sp - 2 -
  10. 10. März 1977
    - 2 W. Kraft 19 Fl 929
    Dotierungskonzentration als die Dotierungskonzentration des Grundkörpers und solcher Dicke abgedeckt v/ird, daß bei mindestens einer anschließenden Diffusion einer Isolierzone um den hochdotierten Bereich gleichzeitig mit der Diffusion der Basiszone des Planartransistors im Analog-Schaltungsteil die Isolierzone sich mit der aus dem Halbleitergrundkörper gewachsenen Ausdiffusionszone vereinigt, dadurch gekennzeichnet,
    daß auf die Epitaxschicht (5) eine weitere epitaxial gewachsene Schicht (51) höherer Dotierungskonzentration als die zuerst erzeugte Epitaxschicht (5) und solcher Dicke aufgebracht wird, daß bei der Diffusion der Isolierzone (12) gleichzeitig mit der Diffusion der Basiszone (3) im Analog-Schaltungsteil (A) und den folgenden zur Herstellung der weiteren Zonen erforderlichen Temperaturbehandlungen einerseits die Isolierzone (12) die weitere epitaxial gewachsene Schicht (51) durchdringt und sich mit der aus dem Halbleitergrundkörper (1) gewachsenen Ausdiffusionszone (15) vereinigt und andererseits die Diffusionsfront der Basiszone (3) im Analog-Schaltungsteil (A) sich in die Epitaxschicht (5) relativ niedriger Dotierungskonzentration erstreckt.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    in einer Diffusionsmaskierungsschicht (16) die Diffusionsfenster (17, 18) für die Planardiffusionen sowohl der Basiszone (3) im Analog-Schaltungsteil (A) als auch für die Basiszom
    teil (B) geöffnet werden,
    als auch für die Basiszone (31) im I L-Schaltungs-
    809837/0484
    1 — 3 —
    - 3 W. Kraft 19 Fl 929
    daß danach die Basisdiffusionsöffnungen (17, 18) mit Maskierungsschichten (19, 20) solcher Dicke geschlossen werden, daß während einer folgenden Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials nach dem Aufbringen von Dotierungen des anderen Leitungstyps das Halbleitermaterial innerhalb der Basisdiffusionsöffnungen (18) des I L-Schaltungsteils (B) freigelegt werden,
    daß danach die Isolationsdiffusionsöffnung (21) und die Basisdiffusionsöffnung (17) im Analog-Schaltungsteil (A) geöffnet werden und anschließend Dotierungs-' material vom Leitungstyp der Basiszone (3) mit einer ersten Konzentration aufgebracht und vordiffundiert wird,
    2 daß dann die Basisdiffusionsöffnung (18) im I L-Schaltungsteil (B) durch Behandeln mit dem Ätzmittel geöffnet wird und Dotierungsmaterial vom Leitungstyp der Basiszonen (3, 31) mit einer zweiten kleineren Konzentration als die erste Konzentration aufgebracht wird,
    und daß schließlich die Basisdiffusion erfolgt, so daß sowohl die Basiszonen (3, 31) als auch die Isolationszone (12) gebildet werden.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der epitaxial gewachsenen Schicht (51) so bemessen wird, daß die Basiszone (31) im I L-Schaltungsteil (B) in der epitaxial gewachsenen Schicht (51) endet, während die Basiszone (3) im Analog-Schaltungsteil (A) in die Epitaxschicht (5) hineinreicht.
    009837/0484
DE19772710878 1977-03-12 1977-03-12 Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung Withdrawn DE2710878A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19772710878 DE2710878A1 (de) 1977-03-12 1977-03-12 Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
FR7806617A FR2383521A1 (fr) 1977-03-12 1978-03-08 Methode pour la fabrication de semi-conducteurs a logique integree a injection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772710878 DE2710878A1 (de) 1977-03-12 1977-03-12 Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung

Publications (1)

Publication Number Publication Date
DE2710878A1 true DE2710878A1 (de) 1978-09-14

Family

ID=6003478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772710878 Withdrawn DE2710878A1 (de) 1977-03-12 1977-03-12 Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung

Country Status (2)

Country Link
DE (1) DE2710878A1 (de)
FR (1) FR2383521A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0045447A1 (de) * 1980-08-04 1982-02-10 Siemens Aktiengesellschaft Transistoranordnung mit hoher Kollektor-Emitter-Durchbruchsspannung
FR2575330A1 (fr) * 1984-12-20 1986-06-27 Sgs Microelettronica Spa Procede pour la formation d'une couche enterree et d'une region de collecteur dans un dispositif monolithique a semi-conducteur

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1769271C3 (de) * 1968-04-27 1975-04-30 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen einer Festkörperschaltung
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
DE2532608C2 (de) * 1975-07-22 1982-09-02 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0045447A1 (de) * 1980-08-04 1982-02-10 Siemens Aktiengesellschaft Transistoranordnung mit hoher Kollektor-Emitter-Durchbruchsspannung
FR2575330A1 (fr) * 1984-12-20 1986-06-27 Sgs Microelettronica Spa Procede pour la formation d'une couche enterree et d'une region de collecteur dans un dispositif monolithique a semi-conducteur

Also Published As

Publication number Publication date
FR2383521A1 (fr) 1978-10-06

Similar Documents

Publication Publication Date Title
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
CH623959A5 (de)
CH615781A5 (de)
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
EP0062883A2 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE2945854A1 (de) Ionenimplantationsverfahren
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2453528C2 (de) Maskierungsverfahren
DE2710878A1 (de) Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
EP0002797A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit aktiven Bauelementen und Widerstandsgebieten
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE3146779A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2245368A1 (de) Halbleitertechnisches herstellungsverfahren

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8139 Disposal/non-payment of the annual fee