DE2532608C2 - Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung - Google Patents

Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Info

Publication number
DE2532608C2
DE2532608C2 DE19752532608 DE2532608A DE2532608C2 DE 2532608 C2 DE2532608 C2 DE 2532608C2 DE 19752532608 DE19752532608 DE 19752532608 DE 2532608 A DE2532608 A DE 2532608A DE 2532608 C2 DE2532608 C2 DE 2532608C2
Authority
DE
Germany
Prior art keywords
diffusion
circuit part
planar
base
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752532608
Other languages
English (en)
Other versions
DE2532608A1 (de
Inventor
Lothar Dipl.-Phys. 7800 Freiburg Blossfeld
Wolfgang Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19752532608 priority Critical patent/DE2532608C2/de
Priority to NL7607540A priority patent/NL7607540A/xx
Priority to IT2524276A priority patent/IT1068568B/it
Priority to FR7621825A priority patent/FR2319197A1/fr
Priority to JP8771876A priority patent/JPS52115673A/ja
Publication of DE2532608A1 publication Critical patent/DE2532608A1/de
Application granted granted Critical
Publication of DE2532608C2 publication Critical patent/DE2532608C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Description

— daß die Epitaxieschicht mit einem spezifischen Widerstand von mehr als 1 Ω · cm hergestellt wird,
— daß nach der Diffusion der Isolationszone (1) in der Diffusionsmaskierungsschicht (2) die Öffnungen (10, 12) für sämtliche weitere Basiszonen (3,3a; 4) hergestellt werden,
— daß danach die Basisdiffusionsöffnungen (10) des PL-Schaltungsteils (A) an den Flächenteilen der noch zu diffundierenden Kollektoren mit einer Maskierungsschicht (5) solcher Dicke geschlossen werden, daß nach dem Aufbringen von Dotierungsmaterial des anderen Leitungstyps während einer Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials die Oberfläche der Epitaxieschicht innerhalb der Basisdiffusionsöffnungen (10) des PL-Schaltungsteils (A) freigelegt werden kann,
— daß das Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration aufgebracht und vordiffundiert wird,
— daß dann innerhalb der Basisdiffusionsöffnungen (10) des PL-Schaltungsteils (A) die Oberfläche der Epitaxieschicht durch Behandlung mit dem Ätzmittel freigelegt wird,
— daß danach Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration aufgebracht wird und die Basisdiffusion durchgeführt wird.
2. Planardiffusionsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Dotierungsmaterial des anderen Leitungstyps mit der zweiten kleineren Konzentration als die erste Konzentration durch Ionenimplantation aufgebracht wird.
3. Planardiffusionsverfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß das Dotierungsmaterial des anderen Leitungstyps mit einer solchen ersten Konzentration aufgebracht wird, daß nach der zweiten Aufbringung mit der zweiten geringeren Konzentration und Vordiffusion ein Flächenwiderstand von 30 bis 50 Ω/D erhalten wird.
4. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach einer Vordiffusion ohne Berücksichtigung des mit der ersten Konzentration aufgebrachten Dotierungsmaterials ein Flächenwiderstand von 65 bis 110 Ω/ D erhalten wird.
5. Planardiffusionsverfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Unterschied zwischen den Dotierungskonzentrationen in der Basiszone des Analogschaltungsteils (B) und in den weniger stark dotierten Basisteilzonen des PL-Schaltungsteils (A)so gewählt wird, daß nach der Emitterdiffusion der Transistor des .PL-Schaltungsteils (A) ein Uceo zwischen 0,7 V und dem i/c£o-Wert des Transistors des Analogschaltungsteils fiy besitzt.
Die Erfindung betrifft ein Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung mit einem PL-Schaltungsteil und einem bipolaren Analogschaltungsteil gemäß dem Oberbegriff des Anspruchs 1, wie es aus der Literaturstelle »Valvo-Berichts«, BdXViII, Heft 1/2 (April 1974), Seiten 215—226 bekannt ist.
Da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannungen betrieben werden, sind epitaktische Schichten hohen spezifischen Widerstandes (beispielsweise 2 bis 3 Ω · cm) und relativ großer Dicke (ca. 15μπι) erforderlich. Dabei sind aber die für die PL-Schaltung erforderlichen Stromverstärkungen der
Transistoren, deren Kollektoren bekanntlich an der Halbleiteroberfläche liegen, schwer zu realisieren.
Der Erfindung liegt die Aufgabe zugrunde, bei einem Verfahren gemäß dem Oberbegriff des Anspruchs 1, durch Anwendung von möglichst wenigen zusätzlichen Verfahrensschritten raumsparend im /2L-TeU eine relativ hohe Stromverstärkung (S= -^- =20 bis 200)
bei hoher Grenzfrequenz ohne Verminderung der Spannungsfestigkeit im Analogschaltungsteil zu realisieren.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des anliegenden Anspruchs 1 genannten Verfahrensmaßnahmen gelöst. Vorteilhafte Weiterbildungen finden sich in den Unteransprüchen.
Aus der DE-OS 22 36 897 ist zwar bekannt, zum Herstellen einer monolithisch integrierten Schaltung mit einem Planartransistor hoher Stromverstärkung bei hoher Grenzfrequenz und einem Planartransistor relativ hoher Spannungsfestigkeit ein Planardiffusionsverfahren anzuwenden, bei welchem die Basiszone des Planartransistors hoher Stromverstärkung in zwei Diffusionsprozeßschritten hergestellt wird. Bei diesem Verfahren werden aber nicht anfänglich sämtliche Basiszonendiffusionsöffnungen hergestellt, so daß die bei monolithisch integrierten PL-Schaltungen auftretende Forderung nach einer möglichst großen Bauelementdichte nicht erfüllt werden kann. Von diesem bekannten Verfahren weicht das Verfahren nach der Erfindung auch noch in weiteren wesentlichen Verfahrensschritten ab.
Bei dem Planardiffusionsverfahren nach der Erfindung wird beispielsweise das Dotierungsmaterial des anderen Leitungstyps nach dem Aufbringen vordiffundiert. Es kann auch durch eine Ionenimplantation eingebracht werden.
Beim Planardiffusionsverfahren zum Herstellen der monolithisch integrierten Schaltung nach der Erfindung werden die Diffusionen entsprechend der geforderten Spannüngsfestigkeit der Transistoren des bipolaren Analogschaltungsteils in eine Epitaxieschicht entsprechender Dicke und Störstellenkonzentration einge-
10
30
bracht. Vorzugsweise wird eine Dicke der Epitaxieschicht von größer als 5 μπι, beispielsweise im Bereich von 5 μπι bis etwa 20 μπι, gewählt Es ist ein spezifischer Widerstand der Epitaxieschicht von mehr als 1 Ω · cm erforderlich.
Durch das Planardiffusionsverfahren nach der Erfindung werden entsprechend der unterschiedlichen Dotierungskonzentrationen der Flächenteile innerhalb der Berandungen der noch zu diffundierenden Kollektoren und der Flächenteile neben diesen noih zu diffundierenden Kollektoren im .PL-Schaltungsteil Basiszoneiueile unterschiedlicher Dicke erhalten.
Durch ein Ausführungsbeispiel wird das Planardiffusionsverfahren nach der Erfindung anhand der Zeichnung näher erläutert, deren F i g. 1 bis 9 ausschnittsweise Ansichten senkrecht zur Oberflächenseite eines plattenförmigen Halbleiterkörpers mit einem ^-Schaltungsteil A und einem bipolaren Analogschaltungsteil B und die aufeinanderfolgenden Arbeitsprozesse des Planardiffusionsverfahrens betreffen. Beide Schaltungs- >o teile können eine beliebige Anzahl von Planartransistoren enthalten.
Das Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung geht aus von einer Anordnung gemäß der F i g. 1 mit einer Epitaxieschicht 6 des einen Leitungstyps auf einem Substrat 13. vorzugsweise in Form einer Halbleiterplatte, des anderen Leitungstyps. In das Halbleitersubstrat 13 können vor dem Aufbringen der Epitaxieschicht 6 relativ hoch dotierte Zwischenschichten 14 vom Leitungstyp der Epitaxieschicht 6 in bekannter Weise eindiffundiert werden. Durch die Epitaxieschicht 6 ist eine den /'L-Schaltungsteil A und den bipolaren Analogschaltungsteil B trennende Isolationszone 1 eingebracht worden. Auf der Halbleiteroberfläche befindet sich eine geschlossene Schicht aus einem für die Diffusionsmaskierungsschicht 2 des Planardiffusionsverfahrens geeigneten Material, beispielsweise aus Siliciumdioxid. Vorzugsweise wird Silicium als Material für das Substrat 13 und die Epitaxieschicht 6 gewählt.
Anschließend werden gemäß der Fig.2 in der Diffusionsmaskierungsschicht 2 die Öffnungen 10 und 12 für die Diffusion sämtlicher weiteren Basiszonen 3 mit 3a und 4 (vgl. F i g. 7 und 9) des anderen Leitungstyps hergestellt.
Danach werden die Basisdiffusionsöffnungen 10 des ^/.-Schaltungsteils A an den Flächenteilen der noch zu diffundierenden Kollektoren 22 (Vgl. F i g. 9) mit einer Maskierungsschicht 5 solcher Dicke geschlossen, daß während einer folgenden Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierangsmaterials nach dem Aufbringen von Dotierungsmaterial des anderen Leitungstyps zum Herstellen der Basiszonen das Halbleitermaterial innerhalb der Basisdiffusionsöffnungen 10 des ^L-Schaltungsteils A wieder freigelegt werden kann. Dies erfolgt dadurch, daß zunächst gemäß der Fig.3 sämtliche öffnungen 10, 11 und 12 beispielsweise durch thermische Oxydation wieder mit einer Maskierungsschicht 5 der genannten Dicke geschlossen werden. Danach wird die Maskierungsschicht 5 innerhalb der für die Diffusion der Basiszonen 4 des bipolaren Analogschaltungsteils vorgesehenen öffnungen 12 beseitigt die für die Diffusion der Injektorzonen vorgesehenen Diffusionsöffnungen 11 werden geöffnet und die Diffusionsöffnun- gen der Basisteilzonen 3a neben den Flächenteilen der noch zu diffundierenden Kollektorzonen 22 im PL-Schaltungsteil A werden innerhalb der Basisdiffusions-
40
45
50 öffnungen 10 durch Anwendung der allgemein bekannten photolithographischen Ätzprozesse hergestellt Damit wird die Struktur gemäß der F i g. 4 erhalten.
Anschließend wird Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration über die gesamte freiliegende Oberfläche der Anordnung aufgebracht vordiffundiert und danach die gesamte Anordnung mit einem Ätzmittel zum Entfernen des überschüssigen Dotierungsmaterials auf der Diffusionsmaskierungsschicht 2 behandelt beispielsweise durch Eintauchen in ein flüssiges Ätzmittel. Aufgrund der besonders gewählten Dicke der Maskierungsschicht 5 werden dabei gleichzeitig die in der Diffusionsmaskierungsschicht 2 vorhandenen Öffnungen 10 im ^L-Schaltungsteil A unter Freilegung der gesamten innerhalb der Bewandung der Öffnungen 10 befindlichen Halbleiteroberfläche geöffnet Danach ergibt sich eine Anordnung gemäß der F i g. 5 mit freiliegenden Halbleiteroberflächen innerhalb der öffnungen 10, 11 und 12 sowie Vordiffusionsschichten 15 im bipolaren Analogschaltungsteil B Außerdem werden Vordiffusionsschichten 15a neben dtn Fiächenteiien der noch herzustellenden Kollektorzonen 22 und innerhalb der für die Diffusion der Injektorzone vorgesehenen öffnungen 11 erhalten.
Anschließend wird Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration auf die obere freiliegende Oberfläche aufgebracht. Dies kann aus der Gasphase oder durch Ionenimplantation erfolgen. Dann kann auch dieses Dotierungsmaterial des anderen Leitungstyps vordiffundiert werden, so daß eine Anordnung gemäß der F i g. 6 mit weiter expandierten Vordiffusionsschichten 15,15a und 156 und weiteren Vordiffusionsschichten 16 innerhalb der Berandung der noch zu diffundierenden Kollektorzonen 22 zur Herstellung der Basisteilzonen 3 erhalten w;rd.
Besonders günstige Dotierungskonzentrationen ergeben sich, wenn das Dotierungsmaterial des anderen Leitungstypf mit einer solchen ersten Konzentration aufgebracht wird, daß nach der zweiten Aufbringung mit der zweiten geringeren Konzentration und Vordiffusion des Dotierungsmaterials ein Flächenwiderstand von 30 bis 50 Ω/D erhalten wird. Besonders günstige B- Werte werden erhalten, wenn das Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach der Vordiffusion sich ein Flächenwiderstand von 65 bis 100Ω/Π ohne Berücksichtigung des mit der ersten Konzentration aufgebrachten Dotierungsmaterials ergibt.
Anschließend erfolgt die eigentliche Basisdiffusion sowohl im /'L-Schaltungsteil A als auch im bipolaren Analogschaltungsteil B gleichzeitig, wobei eine Anordnung gemäß der Fig. 7 mit den Basisteilzonen 3a und den Injektorzonen 16 im ^L-Schaltungsteil A und den Basiszonen 4 im bipolaren Analogschaltungsteil S erhalten wird. Dabei werden die Öffnungen 10,11 und 12 in der Diffusionsmaskierungsschicht 2 wieder geschlossen. Die dickeren Basiszonenteile 3a erstrecken sich danach in die Epitaxieschicht 6 von der oberen Oberflächenseite her in eine solche Tiefe wie die Tiefe der Basiszone 4 des Planartransistors bzw. der Basiszonen der Planartransistoren im bipolaren Analogschaltungsteil ß beträgt.
In bekannter Weise wird danach die sogenannte Emitter-Diffusion durchgeführt, während der gleichzeitig die Emitterzonen 21 mit den Kollektoranschlußzonen 23 im bipolaren Analogschaltungsteil B sowie die Kollektorzonen 22 mit den Emitteranschlußzonen 26 im
^L-Schaltungsteil gemäß der F i g. 9 diffundiert werden. Zu diesem Zweck werden vorher, wie die F i g. 8 veranschaulicht, unter Anwendung des bekannten photolithographischen Ätzverfahrens in der Diffusionsmaskierungsschicht 2 die Diffusionsöffnungen 18,19,20, 24 und 25 hergestellt.
Es wurde festgestellt, daß beim Verfahren nach der Erfindung zur Erzielung besonders günstiger Werte der Unterschied zwischen den Dotierungskonzentrationen in der Basiszone des bipolaren Analogschaltungsteils B und in den weniger stark dotierten Basisteilzonen des PL-Schaltungsteils A so einzustellen ist, daß nach der Emitterdiffusion die Transistoren des T'Z.-Schaltungs-
teils A ein Uceo von mindestens 0,7 V besitzen bzw. der Uceo-Wert dieser Planartransistoren deutlich kleiner ist als der entsprechende Wert des bipolaren Analogschaltungsteils B. Dabei bedeutet Uceo die Knickspannung in der UccJ/c-Kennlinie. Diese Regel dient zur Einstellung und zur Kontrolle der beiden Konzentrationen des einzubringenden Dotierungsmaterials.
Das Planardiffusionsverfahren nach der Erfindung ist naturgemäß anwendbar zur monolithischen Integration einer ^L-Schaltung mit jeder beliebigen Anzahl von Transistoren, sowohl im ^L-Schaltungsteil A als auch im bipolaren Analogschaltungsteil B.
Hierzu 2 Bkitt Zeichnungen

Claims (1)

Patentansprüche:
1. Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung mit einem .PL-Schaltungsteil und einem bipolaren Analogschaltungsteil, die beide in einer von mindestens einer Isolationszone durchdrungenen Epitaxieschicht des einen Leitungstyps auf einem Substrat des anderen Leitungstyps angeordnet sind, wobei die Basisdiffusion des .PL-Schaltungsteils gleichzeitig mit der Basisdiffusion des bipolaren Analogschaltungsteils vor der Emitterdiffusion durchgeführt wird, dadurch gekennzeichnet,
DE19752532608 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung Expired DE2532608C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19752532608 DE2532608C2 (de) 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
NL7607540A NL7607540A (nl) 1975-07-22 1976-07-08 Monolithisch geintegreerde schakeling en werkwijze voor de vervaardiging daarvan.
IT2524276A IT1068568B (it) 1975-07-22 1976-07-13 Circuito integrato monolitico e procedimento di diffusione planare per la produzione dello stesso
FR7621825A FR2319197A1 (fr) 1975-07-22 1976-07-16 Circuit integre en logique a injection
JP8771876A JPS52115673A (en) 1975-07-22 1976-07-22 Monolithic ic and method of producing same by planar diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752532608 DE2532608C2 (de) 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE2532608A1 DE2532608A1 (de) 1977-01-27
DE2532608C2 true DE2532608C2 (de) 1982-09-02

Family

ID=5952083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752532608 Expired DE2532608C2 (de) 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Country Status (4)

Country Link
DE (1) DE2532608C2 (de)
FR (1) FR2319197A1 (de)
IT (1) IT1068568B (de)
NL (1) NL7607540A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2710878A1 (de) * 1977-03-12 1978-09-14 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
DE2715158A1 (de) * 1977-04-05 1978-10-19 Licentia Gmbh Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
DE2835330C3 (de) * 1978-08-11 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Integrierter bipolarer Halbleiterschaltkreis sowie Verfahren zu seiner Herstellung
DE3137813A1 (de) * 1981-09-23 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1388169A (fr) * 1963-01-28 1965-02-05 Rca Corp Dispositifs semiconducteurs
US3652347A (en) * 1967-11-06 1972-03-28 Hitachi Ltd Method for manufacturing a semiconductor device
US3817794A (en) * 1971-08-02 1974-06-18 Bell Telephone Labor Inc Method for making high-gain transistors
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
DE2507038C3 (de) * 1975-02-19 1980-01-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Inverser Planartransistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
FR2319197B1 (de) 1982-10-22
IT1068568B (it) 1985-03-21
FR2319197A1 (fr) 1977-02-18
NL7607540A (nl) 1977-01-25
DE2532608A1 (de) 1977-01-27

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2928923C2 (de)
DE2453134C3 (de) Planardiffusionsverfahren
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE3022122C2 (de)
EP0028786B1 (de) Ionenimplantationsverfahren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE2157633B2 (de) Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung
DE2500184A1 (de) Verfahren zum herstellen einer ladungsuebertragungsvorrichtung
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE2711657C2 (de) Planardiffusionsverfahren mit mindestens zwei aufeinanderfolgenden Diffusionsprozessen
DE7523234U1 (de) Monolithisch integrierte Schaltung

Legal Events

Date Code Title Description
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee