DE2107671A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE2107671A1
DE2107671A1 DE19712107671 DE2107671A DE2107671A1 DE 2107671 A1 DE2107671 A1 DE 2107671A1 DE 19712107671 DE19712107671 DE 19712107671 DE 2107671 A DE2107671 A DE 2107671A DE 2107671 A1 DE2107671 A1 DE 2107671A1
Authority
DE
Germany
Prior art keywords
region
disc
junction
dopant
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712107671
Other languages
English (en)
Inventor
Willem Gerard Belle Mead N J Donnell Howard Kenneth Holicong Pa Einthoven, (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2107671A1 publication Critical patent/DE2107671A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/028Dicing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion

Description

7131-70/Kö/S '
RCA Docket No. 60 928
Convention Date:
February 24, 1970
RCA Corporation, New York, N.Y., V.St.A,
Halbleiterbauelement und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein Halbleiterbauelement mit verbesserten elektrischen Eigenschaften sowie ein Verfahren zu seiner Herstellung.
Es ist bekannt, aus einem einzigen p-leitenden Scheibchen mehrere Halbleiterbauelemente zu fertigen. Dabei wird in vielen Fällen ein n-Dotierstoff in die gesamte Scheibchenfläche auf einer Seite des Scheibchens eindiffundiert, so daß an oder in unmittelbarer Nähe dieser Fläche ein pn-Übergang entsteht. Dieses Verfahren wird gewöhnlich bei Lexstungstransistoren angewendet, wo durch Eindiffundieren eines n+-Dotierstoffes in die eine Fläche eines p-Scheibchens die Kollektorgebiete sowie ein n+p-Übergang mit den Basisgebieten der Transistoren gebildet wird. Durch Eindiffundieren eines n+-Dotierstoffes in die andere Scheibchenfläche werden ferner die Emittergebiete gebildet. Danach wird das Scheibchen angerissen oder angeritzt und auseinandergebrochen, so daß die einzelnen Transistoren entstehen. Bei diesen Transistoren erstreckt sich das n+-Kollektorgebiet über die gesamte Bodenfläche des Transistors, und der Kollektor-Basisübergang tritt am Rand des einzelnen Transxstorplättchens zutage. Das Zutagetreten des Kollektor-Basisübergangs an der Randfläche des Transistors bringt eine Reihe von Problemen mit sich. Durch das Anreißen und Brechen entsteht eine im Vergleich zu den Hauptflächen des Transistors
109837/H65 D^ÄI
BAD ORlGtNAL
gezackte und rauhe Oberfläche und bilden sich an der Oberfläche den Kollektor-Basisübergang durchsetzende Mikrorisse aus. Infolge davon neigt der Kollektor-Basisübergang· zu einem hohen Sperrstrom, wodurch der elektrische Durchbruch so beeinträchtigt wird, daß die elektrischen Eigenschaften des Transistors schwanken.
Bei manchen bekannten Leistungstransistoren erstreckt sich der Kollektor-Basisübergang bis zur "Emitter^Oberfläche. Dies x/ird dadurch erreicht, daß man an der "Emitter"-Fläche des Scheibchens um den Umfang der Bauelemente herum eine zusätzliche n+-Diffusion vornimmt. Und zwar wird durch den Rand des Basisgebietes in das darunterliegende n+-Kollektorgebiet ein n+-Dotierstoff eindiffundiert, so daß der n+p-Kollektor-Basisübergang bis zur "Emitter"-Fläche des Scheibchens reicht. Dieses Verfahren ist jedoch mit einer Reihe von ernsthaften Mängeln behaftet, wie aus der nachstehenden Erläuterung ersichtlich werden wird.
In der Zeichnung zeigen:
Figur 1 eine Ouerschnittsdarstellung eines Transistors gemäß dem Stand der Technik;
Figur 2 bis 7 Ouerschnittsdarstellungen eines erfindungsgemäßen Halbleiterbauelements in verschiedenen Stadien seiner Herstellung; und
Figur 8 ein Diagramm, das die Kollektor- und Basis-Dotierstofjc konzentrationen in Abhängigkeit von der Tiefe, gemessen von der Kollektoroberfläche aus, eines erfindungsgemäßen Transistors wiede£ gibt.
Bei dem in Figur 1 im Querschnitt gezeigten Transistor gemäß dem Stand der Technik reicht der Kollektor-Basisübergang bis zur "Emitter"-Fläche des Bauelements. Der Transistor wird in einem typischen Halbleiterscheibchen 1 vom p-Leibungstyp hergestelltj seine beiden Hauptflächen sind mit 2 und ,] bezeichnet. Der Transistor hat ein n+-Emittergebiet 4, ein p-Basisgebiet 5 und ein n+~ Kollektorgebiet 6 und 7. Wie oben erwähnt wird der Randteil 7 des Kollektorgebietes von der zweiten oder "Emitter"-Fläche 3 des Bauelements aus durch den Rand des p-Basisgebietes 5 in den anderen
BAD ORJÖfNAL
,,^:, :-—■ -.·:: 109837/U65
Teil des Kollektorgebietes 6 eindiffundiert. Der pn-Kollektor-Basisüberftanp S wird somit bis zur "Emitter"-Fläche 3 des Bauelements ausgedehnt. Jedoch ergeben sich bei diesem Transistor eine Reihe von ernsthaften herstellunfrstechnisehen und daraus resultierenden elektrischen Mängeln.
Zunächst is-f der Ilpridteil 7 des Ivollekt orrebietes schwierig herzustellen, v-ozu eine ileihe von komplizierten I askier - und ;,iffusi ausschritten erforderlich ist. Derjenige Teil der Oberfläche 1 des Pasispebietes 5, wo der Randteil 7 durchdiffundiert werden soll, muß zuerst auf erhebliche Tiefe preätzt werden, weil der n+- Kollektordotierstoff durch das p-Basisgebiet 5 hindurch in das n+- Kollektorßcebict eindiffundiert werden muß, ohne daß dabei das n+- Emitter/Gebiet 4 ebenfalls durch das Basisp/ehiet 5 hindurchdiffunddert. Andernfalls entstünde ein Kurzschluß zwischen Emitter 4 und Kollektor 6. "-er Rand- oder TTmf?nrspraben Q muß also tiefer einpeätzt werden, nls der zwischen dem Bmittergebiet 4 und dem Kollektorgebiet < liegende "eil ce.s l?asisfiebietes 5 in seiner Tiicke reicht. Pinir 1 ζei.et den Transistor in einem späteren Herstellunfsstadium, wo ein erheblicher Teil des Pasispebietes 5 sowie der Graben 9 weggeätzt sind, um die elektrischen Eigenschaften des Bauelements zu verbessern. Außerdem müssen die Verfahrensschritte zum Ätzen des Grabens Q und die anschließenden n+-Diffusionsschritte genau aufeinander abgestimmt sein, so daß die n+ Diffusion genau im geätzten Graben 9 erfolft. Wenn die Diffusionsmaske nicht ^enau auf den Traben 0 ausgerichtet i-.si , i?elanft ein Teil des n+-Dotierstoffes m auf die Oberfläche des Pasisffebietes 5 und wird ein Teil des benf 0 beim Wefät-zen der ?'as7ze hinter oder unterschnitten. Als Folre davon hat der Randteil 7 des Kollektors einen verzerrten Dotierstofftraiienten, wodurch die elektrische Arbeitsweise und die Durchbruchseigenschaften des Bauelements verschlechtert werden.
Sodann ergibt sich infolpe des Eindiffundierens des n+-Rand Gebietes 7 des Kollektors von der "Emitter" -Fläche 3 des Scheibchens 1 aus, daß die höchste n4-Dotierstoffkonzentrat ion des KoI-le!< tor?objeies sich an der "Emitter" Oberfläche .7 befindet, so daß die größte e I r-M riscl-e 'eld^tärke εη der Oberfläche des Überranp.s auf tritt . Jii^ h,-t zur /οΐίτ, daß der elektrische Kollektor -^asi.s-
109837/1465
BAD ORfölNAL
durchbruch an der Oberfläche des Übergangs 8 statt an den gewünschten, zu den Oberflächen 2 und 3 des Scheibchens 1 parallelliegenden Teilen des Kollektor-Basisübergangs erfolgt. Zum dritten bildet der pn-Übergang 8 des Kollektorgebietes einen stumpfen Winkel mit .m . der "Emitter"-Oberfläche 3, was zur Folge hat, daß das elektrische Feld an der Oberfläche des Übergangs 8 stärker ist, als es bei einem rechten oder spitzen Winkel wäre. Durch die erhöhte elektrische Feldstärke wird die Durchbruchsspannung weiter verringert, und die Wahrscheinlichkeit vergrößert sich, daß der Durchbruch an der Oberfläche des Übergangs 8 erfolgt.
Die Erfindung, der die Aufgabe zugrunde liegt, diese Fachteile zu vermeiden, ist besonders nützlich in Fällen, wo eine große ,Anzahl von Halbleiterbauelementen wie Transistoren in einem einzigen Halbleiterscheibchen hergestellt werden sollen, das später in einzelne Halbleiterbauelemente zerteilt wird; sie ist jedoch nicht auf Transistoren beschränkt, sondern auch auf die meisten anderen diskreten und integrierten Bauelemente anwendbar. Figur 7 zeigt im Querschnitt einen Teil eines typischen Halbleiterscheibchens 10 in einem späten Herstellungsstadium mit einem erfindungsgemäßen Transistor 42. Das Scheibchen 10 mit den beiden Hauptflächen IJ und 13' ist vom p-Leitungstyp. Der Transistor 42 hat ein n+-Emittergebiet 34t ein p-ßasisgebiet 20 und ein n+-Kollektorgebiet, bestehend aus einem Mittelteil 30 und einem Randteil 18. Der Mittelteil 30 reicht von der ersten Hauptfläche 11 aus durch einen Teil"des Körpers in Richtung zur zweiten Hauptfläche 13 und bildet einen pn-Ubergang 32 mit dem Baeisgebiet 20. Der Randteil 18 reicht vollständig durch den Körper hindurch, wobei sein spezifischer Widerstand in Richtung zur Hauptfläche 13 gegenüber dem des übrisren n-Gebietes am pn-Übergang 32 zunimmt. Außerdem umschließt, der Randteil 18 das Basisgebiet 20 und ist von diesem durch einen pn-übergang 22 getrennt, der vom pn-Kollektor-Rasisübergang 32 bie zur zweiten Hauptfläche 13 reicht. Das Scheibchen 10 kann somit durch den Randteil 18 des Kollektorgebietes hindurch, längs der Achse 44, in einzelne Transistoren 42 aufgebrochen werden, ohne daß der Kollektor-Basisübergang dabei beschädigt wird.
Außerdem haben die erfindungsgemäßoiv Halbleiterbauelemente
109837/H65 »»«*<■*■.
zusätzlich verbesserte elektrische Eigenschaften gegenüber bekannten Bauelementen. Das Diagramm nach Figur 8 gibt die Kollektor- und Basis-Dotierstoffkonzentrationen des vorliegenden Transistors 42 (hergestellt gemäß nachstehendem Beispiel I) als Funktion des Abstandes von der ersten Hauptfläche 11 wieder. Das Basisgebiet 20 hat eine konstante Dotierstoffkonzentration von 1,4 x .10 Atomen/cm , wie durch die Kurve 60 angedeutet, während die Dotierstoffkonzentration des Kollektor-gebietes mit zunehmendem Abstand von der ersten Hauptfläche 11 abnimmt. Der Mittelteil 30 hat die höchste
21 3
Oberflächenkonzentration von ungefähr 10 Atomen/cm , und seine Konzentration nimmt sehr rasch ab (Kurve 65), so daß der pn-Übergang 32 mit dem Basisgebiet 20 in einer Tiefe von ungefähr 76 , Mikron liegt. Der Randteil l8 ist durch die gesamte Dicke des Scheibchens 10 hindurchdiffundiert (Kurve 70) und hat seine niedrig ste Dotierstoffkonzentration und seinen höchsten spezifischen Wide£ stand an der zweiten Hauptfläche 13 des Bauelements, wie durch die Linie 75 angedeutet, wo die Dotierstoffkonzentration nur geringfügig höher ist als im Basisgebist 20. Beim vorliegenden Ausführungsbeispiel nimmt die Dotierstoffkonzentration des Randteils bis auf 2x10 Atome/cm ab. Der am Kollektor-Basisübergang liegende Teil des Kollektorgebietes hat somit seine niedrigsten Konzentrationsgradienten an der zweiten Hauptfläche 13, so daß der pn-übergang seine niedrigste elektrische Feldstärke, und die geringste Chance des elektrischen Durchbruchs, an der zutage tretenden Oberfläche des pn-Übergangs 22 hat. Beim Kollektor-Basisübergang befindet sich der höchste Konzentrationsgradient am Hauptteil des pn-Übergangs 32, wo die Wahrscheinlichkeit des Spannungsdurchbruchs, und zwar bei einerhöheren Durchbruchsspannung als bei den bekannten Bauelementen, am größten ist.
Außerdem bilden, wie man in Figur 7 sieht, der Randteil l8 und der pn-übergang 22 einen spitzen Winkel mit der zweiten Hauptfläche 13. Durch diese spitzwinklige Lage des pn-Übergangs 22 wird die elektrische Feldstärke sowie die Wahrscheinlichkeit eines elektrischen Durchbruchs an der freiliegenden Oberfläche des pn-Überganps 22 weiter verringert. Es ist daher noch weniger wahrscheinlich., daß der Kollektor-Basis-Spannungsdurchbruch am Randteil
BAD ORIGINAL
109837/14615
des pn-Übergangs 22 erfolgt, und die Durchbruchsspannung an dem zu den Hauptflächen 11 und 13 des Scheibchens 10 parallelen Hauptteil des pn-Übergangs 32 verbessert sich noch mehr.
Auch kann der Kollektor-Basisübergang elektrisch geprüft werden, während die Bauelemente sich noch in Scheibchenform befinden. Der Kollektor-Basisübergang jedes Bauelements ist jetzt getrennt und unabhängig vom übrigen Teil des Scheibchens und wird durch die anderen Bauelemente selbst dann nicht beeinträchtigt, wenn einige von ihnen Kurzschlüsse aufweisen oder anderweitig fehlerhaft sind.
Ferner lassen sich die erfindungsgemäßen Bauelemente leichter und mit erhöhten Produktionsausbeuten herstellen, und sie haben eine größere mechanische Stabilität. Das nachstehende Beispiel erläutert ein bevorzugtes Verfahren zum Herstellen von Transistoren gemäß vorliegender Erfindung.
Beispiel I
Figur 2 bis 7 zeigen ,Querschnittsdarstellungen eines Teils eines typischen Halbleiterscheibchens 10 gegebenen Leitungstyps in verschiedenen Herstellungsstadien. Figur 2 zeigt einen Teil esines p-leitenden Halbleiterscheibchens 10 mit Hauotflachen 11 und 13 und einer Dicke von ungefähr 0,18 mm (7 Mil) in einem frühen Herstellungsstadium. Durch selektives Ätzen der einen Hauptfläche 11 des Scheibchens 10 wird eine Rand- oder Umfangsrille 14 gebildet, die bei jedem der herzustellenden Bauelemente das Basisgebiet 20 umgibt. Das Anbringen der Rillen 14 erfölpt in der Weise? daß zunächst eine Chrommaske der gleichen Größe und Form wie die Rillen 14 angefertigt und auf die Hauptfläche 11 des Scheibchens 10 aufgebracht wird. Sodann wird auf die Maske und das Scheibchen 10 Wachs aufgetragen. Anschließend wird die fiaske entfernt, und die freiliegenden Teile des Scheibchens 10 werden auf die gewünschte Tiefe geätzt, so daß die Rillen 14 entstehen. Im vorliegenden Falle sind die Rillen 14 ungefähr 100 Mikron breit und 7*6 Mikron tief. Das restliche Wachs wird dann mit einem Lösungsmittel wie Trichloräthylen entfernt.
BAD ORlGfNAL
10983 7/1465
Sodann wird das Scheibchen 10 in einen Diffusionsofen gegeben, wo die n+~Dotierstoffschichten 16 und 17 auf die Hauptflächen 11 und 13 aufgebracht werden. Im vorliegenden Fall wird das Scheibchen 10 zehn Minuten lang in Luft auf 1215 C. erhitzt, dann 30 Minuten lang bei 1215° C. einer Quelle von POCl- ausgesetzt und
ο schließlich weitere zehn Minuten lang in Luft auf 1215 C. erhitzt. Dadurch werden die Hauptflächen 11 und 13 des Scheibchens 10 mit einer Schicht aus n+Dotierstoffen 16 und 17 mit einer Dicke von ungefähr 7 j 6 Mikron beschichtet.
Anschließend wird das Scheibchen 10 aus dem Ofen herausgenommen. Die Rillen werden mit Wachs abgedeckt, und das Scheibchen wird dann in ein Ätzbad gegeben, wo man es solange beläßt, bis die Dotierstoffschichten 16' und 17 von den Hauptflächen 11 und 13 entfernt sind. Obwohl das Ätzmittel nicht besonders kritisch ist, verwendet man im vorliegenden Fall eine Dreikomponentenlösung aus Fluorwasserstoffsäure, Salpetersäure und Essigsäure im Verhältnis von 1:1:1 als Ätzmittel. Nach ungefähr zwanzig Sekunden langem Ätzen des Scheibchens 10 sind die n+-Dotierstoffschichten 16 und von den Flächen 11 und 13 entfernt, so daß die Schicht 16 nur in den Randrillen 14 verbleibt, wie in Figur 3 gezeigt. Das Wachs wird sodann von den Rillen 14 entfernt.
Anschließend wird das Scheibchen 10 in einen Diffusionsofen gegeben und I50 Minuten lang bei 1100 C. in Wasserdampf erhitzt, so daß beide Flächen 11 und 13 oxydieren. Wie in Figur 4 gezeigt, entstehen auf diese Weise durch Wasserdampf aufgewachsene Oxydschichten 24 und 2 5 auf den Flächen 11 und 13 in einer Dicke von ungefähr 1 I-ikron. Die res-tliche n+-Dotier stoff schicht 16 wird dann durch Erhitzen des Scheibchens 10 auf 1300° C. in Luft für eine Dauer von 100 Stunden eindiffundiert. Wie in Figur 4 gezeigt, entstehen dadurch die n+-Randgebiete l8, die vollständig durch das Scheibchen 10 hindurchdiffundiert sind. Dar, Scheibchen 10 ist somit in p-Gebiete 20 aufgeteilt, die .ieweils von den Randgebieten l8 eingeschlossen und von diesen durch die pn-Übergänge 22 getrennt sind. L»as Scheibchen 10 wird sodann aus dem Diffusionofen herausgenommen, und die Oxydschichten 24 und ?5 werden entfernt, was im allgemeinen durch ungefähr 10 Sekunden langes Eintauchen
109837/U65 BAD original
des Scheibchens in ein Fluorwasserstoffsäurebad geschieht.
Anschließend wird das Scheibchen 10 in einen Diffusionsofen gegeben, wo auf die Flächen 11 und 13 n+-Dotierstoffschichten 26 und 27 aufgebracht werden, wie in Figur 5 gezeigt. Zu diesem Zweck wird das Scheibchen 10 zehn Minuten lang in Luft auf 1215 C. erhitzt, anschließend dreißig Minuten lang bei 1215 C. einer Quelle von POCl, ausgesetzt und sodann weitere zehn Minuten lang in Luft bei 1215 C. erhitzt.
Das Scheibchen 10 wird jetzt aus dem Diffusionsofen herausgenommen, und die Dotierstoffschicht 27 auf der zweiten Hauptfläche 13 wird selektiv weggeätzt, so daß eine mittlere n+-Dotierstoffschicht 28 entsteht, wie in Figur 6 gezeigt. Zu diesem Zweck bringt man auf der Fläche 13 in der richtigen Lage relativ zu den Randgebieten l8 eine Chrommaske an und bestreicht sowohl die Maske als auch das Scheibchen 10 mit Wachs. Man verwendet eine negative Maske der Dotierstoffschicht 28, so daß nach deren Entfernen die gewünschten Teile der Fläche 13 vom Wachs bedeckt bleiben. Durch Ätzen der Fläche 13 wird dann die Dotierstoffschicht 27 von den freiliegenden Flächenteilen entfernt, so daß die restliche n+- Dotierstoffschicht 28 entsteht.
Sodann wird das Wachs vom Scheibchen 10 entfernt und dieses in einen Diffusionsofen gegeben, wo die Dotierstoffschichten 2 6 und 28 gleichzeitig in das Scheibchen 10 eindiffundiert werden. Zu diesem Zweck erhitzt man das .Scheibchen 10 in Luft 20 Stunden lang auf 1300° C, so daß die n+-Gebiete 30 und 34 entstehen. Wie in Figur 7 gezeigt, bildet das n+-Gebiet 30 den pn-übergang 32 mit dem p-Gebiet 20 in einer Tiefe von ungefähr 76 Mikron, gemessen von der Scheibchenfläche 11 aus. Das n+-Gebiet 30 hängt mit dem n+-Gebiet 18 zusammen, und beide Gebiete bilden zusammen das Kollektorgebiet eines npn-Transistors 42. Der Randteil 18 des Kollektorgebietes umschließt das p-Basisgebiet 20 und verlängert den Kollektor-Basisübergang bis zur zweiten Scheibchenfläche 13. Das n+-Gebiet 34 bildet das Emittergebiet des Transistors 42 und liegt innerhalb des Basisgebietes 20, von dem es durch einen zweiten pn-Übergang 36 getrennt ist.
109837/U65
Sodann werden nach bekannten Verfahren Metallisierungsschichten auf sämtliche drei Gebiete 30, 20 und 34 des Transistors 42 aufgebracht.
SdiLießlich wird das Scheibchen 10 angerissen und in einzelne Transistoren 42 aufgebrochen, die je nach Wunsch montiert und verbunden werden können. Und zwar wird das Scheibchen 10 an der zweiten Fläche 13 im Randgebiet 18 gegenüber den Rillen 14 angerissen und dann längs der Achse 44 durch die Rillen 14 hindurchgebrochen, wie in Figur 7 gezeigt.
Beispiel II
Dieses Beispiel erläutert eine andere Methode der Herstellung ™ des n+-Randgebietes 18. In diesem Fall wird eine n+-Dotierstoffschicht l6 selektiv auf die Scheibchenfläche 11 aufgebracht, so daß es nicht notwendig ist, mehrere Rillen in der Fläche 11 des Scheibchens 10 anzubringen. Typischerweise kann entweder die Schicht l6 auf die gesamte Fläche 11 aufgebracht und dann selektiv von dieser entfernt werden, oder man kann das Scheibchen 10 selektiv maskieren und dann die Dotierstoffschicht l6 durch die Maskenöffnungen aufbringen. Sodann wird die Dotierstoffschicht l6 durch das Scheibchen 10 hindurchdiffundiert, wonach sich die gleichen Verfahrensschritte anschließen wie in Beispiel I. Stellt man jedoch die beiden Methoden einander gegenüber, so erweist sich das Anbringen der Rillen im Scheibchen 10 nach Beispiel I als günstiger. m Durch das Anbringen der Rillen im Scheibchen 10 werden die Dotierstoffe tiefer in das Scheibchen eindiffundiert, und die für das Hindurchdiffundieren der Dotierstoffe durch das Scheibchen 10 erforderliche Diffusionszeit ist kürzer. Außerdem behält der restliche Teil des Scheibchens 10 seine ursprüngliche Dicke, so daß sich eine größere mechanische Stabilität ergibtj und die Rillen erleichtern das Aufbrechen des Scheibchens 10 an der gewünschten Stelle längs der gewünschten Achse. Bei der Methode nach Beispiel II verringert sich entweder die Dicke des Scheibchens 10 oder sind kompliziertere Maskier- und Diffusionsschritte nötig.
109837/1465

Claims (9)

  1. Patentansprüche
    1 .J Verfahren zum Herstellen von Halbleiterbauelementen aus einem Halbleiterscheibchen, bei dem ein Dotierstoff gegebenen Leitungstyps vollständig durch bestimmte Teile des Scheibchens vom entgegengesetzten Leitungstyp von dessen einer Hauptfläche aus unter Bildung eines Randgebietes des gegebenen Leitungstyps in sämtlichen herzustellenden Bauelementen hindurchdiffundiert wird, d adurch gekennzeichnet, daß ein Dotierstoff des gegebenen Leitungstyps von der einen Hauptfläche (ti) aus bis zu einer gewissen Tiefe in das Scheibchen (10) eindiffundiert wird, derart, daß vereinigte Gebiete (30) des gegebenen Leitungstyps entstehen, die mit den Randgebieten (18) zusammenhängen und deren jedes ein zweites Gebiet (20) des entgegengesetzten Leitungstyps an der zweiten Hauptfläche (13) des Scheibchens einschließt und von diesem durch einen pn-übergang (22), der bis zur zweiten Scheibchenfläche (13) reicht, getrennt istj und daß das Scheibchen (10) jeweils durch die Randgebiete (l8) hindurch zerteilt wird, derart, daß einzelne Halbleiterbauelemente (42) erhalten werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zunächst durch selektives Anschneiden der einen Scheibchenfläche (ll) eine Umfangsrille (14) um jedes der zweiten Gebiete (20) herum gebildet wird und dann in diesen Umfangsrillen eine Schicht (16) aus Dotierstoffen des gegebenen Leitungstyps aufgebracht wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Zerteilen des Scheibchens die zweite Fläche (13) gegenüber den Umfangsrillen (14) angerissen und dann das Scheibchen (10) an den angerissenen und gerillten Randteilen aufgebrochen wird.
  4. 4. Verfahren nach Anspruch 1 zum Herstellen von Transistoren, dadurch gekennzeichnet, daß vor dem Zerteilen des Scheibchens außerdem ein Dotierstoff des gegebenen Leitungs typs von der zweiten Scheibchenfläche (13) aus in jedes der zweiten
    α: -.c&x 109837/U65
    Gebiete (20) eindiffundiert wird, derart, daß innerhalb jedes der zweiten Gebiete ein von diesen durch öinen zweiten pn-übergang (36) getrenntes zusätzliches Gebiet (34) des gegebenen Leitungstyps entsteht .
  5. 5. \^erfahren nach Anspruch 4, dadurch gekennzeichn et, daß das zusätzliche Eindiffundieren des Dotiejp stoffes in die zweiten Gebiete gleichzeitig mit dem bis zu einer gewissen Tiefe erfolgenden Eindiffundieren des Dotierstoffes in das Scheibchen erfolgt.
  6. 6. Verfahren nach Anspruch 4» dadurch geke nnzeichnet, daß als erstes durch selektives Anschneiden jf der einen Scheibchenfläche (ll) eine Umfangsrille (14) um jedes der zweiten Gebiete (20) herum gebildet und dann in diese Umfangsrillen ein Dotierstoff des entgegengesetzten Leitungstyps eingebracht wird.
  7. 7. Verfahren nach Anspruch 6, dadurch geke nnzeichnet, daß zum Zerteilen des Scheibchens die zweite Scheibchenfläche (13) gegenüber den Umfangsrillen (14) angerissen und dann das Scheibchen entlang den angerissenen und gerillten Randgebieten aufgebrochen wird.
  8. 8. Halbleiterbauelement in einem Körper aus Halbleitermaterial, das aus einem ersten Gebiet gegebenen Leitungstyps und einem hier- * von durch einen pn-Übergang getrennten zweiten Gebiet entgegengesetzten Leitungstyps besteht, dadurch gekennzei chn e t , daß das erste Gebiet aus einem Mittelteil (30), der von der einen Hauptfläche (11) des Halbleiterkörpers (lO) in Richtung zur zweiten Hauptfläche (13) bis zu einer gewissen Tiefe in den Halbleiterkörper hineinreicht, und einem Randteil (l8) besteht, der den Halbleiterkörper vollständig durchsetzt und einen in Richtung zur zweiten Hauptfläche (13) gegenüber dem übrigen Teil des ersten Gebietes am pn-übergang (22) zunehmenden spezifischen Widerstand aufweist, deart, daß der Randteil das zweite Gebiet (20) einschließt und der pn-übergang bis zur zweiten Ilauptflache (13) reicht.
    109837/U65
    BAD
    „ΙΟΙ £j
  9. 9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet , daß es als Transistor mit dem ersten Gebiet als Kollektorgebiet, dem zweiten Gebiet als Basisgebiet und einem innerhalb des Basisgebietes angeordneten und von '' diesem durch einen zweiten pn-Übergang (3ß) getrennten Emittergebiet (34) des gegebenen Leitungstyps ausgebildet ist.
    1 0 9 8 J 7 / 1-,IiS BAD 0RIG1NAL
DE19712107671 1970-02-24 1971-02-17 Halbleiterbauelement und Verfahren zu seiner Herstellung Pending DE2107671A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1360570A 1970-02-24 1970-02-24

Publications (1)

Publication Number Publication Date
DE2107671A1 true DE2107671A1 (de) 1971-09-09

Family

ID=21760804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712107671 Pending DE2107671A1 (de) 1970-02-24 1971-02-17 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (8)

Country Link
US (1) US3664894A (de)
JP (1) JPS5128388B1 (de)
BE (1) BE763330A (de)
DE (1) DE2107671A1 (de)
FR (1) FR2080712B1 (de)
GB (1) GB1287247A (de)
NL (1) NL7102378A (de)
SE (1) SE372658B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885243A (en) * 1971-06-25 1975-05-20 Bbc Brown Boveri & Cie Semiconductor device
US4046605A (en) * 1974-01-14 1977-09-06 National Semiconductor Corporation Method of electrically isolating individual semiconductor circuits in a wafer
GB1536545A (en) * 1975-03-26 1978-12-20 Mullard Ltd Semiconductor device manufacture
JPS5244173A (en) * 1975-10-06 1977-04-06 Hitachi Ltd Method of flat etching of silicon substrate
US4040877A (en) * 1976-08-24 1977-08-09 Westinghouse Electric Corporation Method of making a transistor device
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
CN105453250A (zh) * 2013-08-08 2016-03-30 夏普株式会社 半导体元件衬底及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1054331A (de) * 1963-05-16
DE1229650B (de) * 1963-09-30 1966-12-01 Siemens Ag Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
US3365794A (en) * 1964-05-15 1968-01-30 Transitron Electronic Corp Semiconducting device
US3394037A (en) * 1965-05-28 1968-07-23 Motorola Inc Method of making a semiconductor device by masking and diffusion
US3458781A (en) * 1966-07-18 1969-07-29 Unitrode Corp High-voltage planar semiconductor devices
US3440114A (en) * 1966-10-31 1969-04-22 Texas Instruments Inc Selective gold doping for high resistivity regions in silicon
GB1156777A (en) * 1967-06-28 1969-07-02 Westinghouse Brake & Signal Manufacture of Semiconductor Elements.

Also Published As

Publication number Publication date
US3664894A (en) 1972-05-23
FR2080712B1 (de) 1977-01-21
NL7102378A (de) 1971-08-26
GB1287247A (en) 1972-08-31
FR2080712A1 (de) 1971-11-19
SE372658B (de) 1974-12-23
JPS5128388B1 (de) 1976-08-18
BE763330A (fr) 1971-07-16

Similar Documents

Publication Publication Date Title
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1544228C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
EP0028786B1 (de) Ionenimplantationsverfahren
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE3133759A1 (de) Feldeffekttransistor
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2115248A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung