DE2715158A1 - Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung - Google Patents
Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltungInfo
- Publication number
- DE2715158A1 DE2715158A1 DE19772715158 DE2715158A DE2715158A1 DE 2715158 A1 DE2715158 A1 DE 2715158A1 DE 19772715158 DE19772715158 DE 19772715158 DE 2715158 A DE2715158 A DE 2715158A DE 2715158 A1 DE2715158 A1 DE 2715158A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transistors
- npn
- zones
- process step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000035515 penetration Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 102000003712 Complement factor B Human genes 0.000 description 3
- 108090000056 Complement factor B Proteins 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/087—I2L integrated injection logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Licentie 7900 Ulm (Donau), '*. April *977
Fstent-Vervaltungs-GmbK PT-UL/Sar/lh UL 77/23
6CCC Frankfurt (Main) 70
"Verfahren zur Herstellung mindestens einer mit mindestens
einer I L-Schaltung integrierten Analogschaltung"
Die Erfindung betrifft ein Verfahren zur Herstellung mindestens
einer mit mindestens einer I L-Schaltung integrierten Analog-Gchaltung
auf einem gemeinsamen Halbleiter-Plättchen vom P-leitenden Typ im Verlaufe gemeinsamer technologischer Prozeß-
2 schritte mit vertikalen NPN-Schalttransistoren in der I L-Echaltung
und mit linearen vertikalen NPN-Transistören in
der Anelogschaltung.
Die Herstellung von I L-£chaltungen und bipolaren Analogschaltungen
auf einem gemeinsamen Halbleiter-Pl&ttchen der oben
809842/0054
UL 77/23
genannten Art ist z. B. aus den Valvo-Berichten, Band XVIII,
H. 1/2 , S. 215-226 bekannt. Bei der integrierten Injek-
tionslogik (I L) werden laterale PNP-Transistoren, auch Injektoren
genannt, als Stromquelle»für vertikale NPN-Schalttransistoren
benutzt. Der Grundgattertyp kommt nit sehr geringer Verlustleistung und wenig Kristallfläche aus, so daß
hohe Packungsdichten erzielbar sind.
Bipolare Analogschaltungen enthalten lediglich mindestens einen vertikalen NPN-Transistor, der jedoch im Gegensatz zum
NPN-Schalttransistor der I L-Schaltung in umgekehrter Richtung
betrieben wird. So werden im allgemeinen bei einer auf
einem P-Substrat aufgebauten I L-Schaltung im als Basis dienenden
P-Gebiet eindiffundierte N+-Zonen als Kollektoren verwendet
und die entsprechenden N+-Zonen bipolarer Analogschaltungen
als Emitter verwendet.
Bei der Kombination beider Schaltungen auf einem gemeinsamen Halbleiter-Plättchen lassen sich beide Schaltungen in einen»
gemeinsamen Prozeß herstellen. Es ist lediglich ein weiterer Schritt für die Herstellung von N+-Abschirmrahmen für die
I L-Schaltungen vorteilhaft.
Bei der I L-Technik liegen die binären Potentialzustände unter
1 V. Die maximale Kollektorspannung ihrer HPN-Schalttransistoren
liegt, bedingt durch eine gewünschte hohe Arbeit sfrequenz und eine AufwärtsStromverstärkung von etwa 4,
bei etwa 2...5 V. Für Analogschaltungen sind jedoch insbesondere zur Aufbringung höherer Schaltleistung häufig Versorgungsspannungen
um 30 V und mehr erforderlich. Hierzu ist
es bekannt, epitaktische Schichten hohen spezifischen Widerstandes (1...3-^.Cm) und großen Dicken (10...15M&) auf das
Substrat aufzubringen. Jedoch läßt sich damit die für IL-
- 5 -809842/0054
- 5» - UL 77/25
Schaltungen erforderliche Stromverstärkung der aufwärtsbetriebenen
NPN-Schalttransistoren nicht problemlos realisieren.
Der .Erfindung liegt die Aufgabe zugrunde, den Nachteil der
bei der Kombination von bipolaren Schaltungen mit digita-
len Schaltungen in I L-Technik auftretenden geringen Spannungsfestigkeit
der linearen Transistoren zu beseitigen und die Eigenschaften der kombinierten Schaltung zu verbessern.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs angegebene Lösung für ein Verfahren der eingangs
genannten Art gelöst.
Durch den zusätzlichen Prozeßschritt ist es nunmehr möglich,
bei bestimmten linearen vertikalen NPN-Transistoren der bipolaren
Schaltung die Kollektor-Basis-Sperrspannung und die Kollektor-Eüiitter-Sperrspannung wesentlich zu erhöhen. So
wurden an einem Ausführungsbeispiel folgende Werte ermittelt
uCBo - 65-75 V
UCEo - 55"AO V
UCEo - 55"AO V
Der zusätzliche Prozeßschritt wird in vorteilhafter Weise nach dem Prozeßschritt zur Erzeugung der als Kollektoren
der NPN-Schalttransistoren der I L-Schaltung vorgesehenen
N+-Zonen 711, 712 und 713 durchgeführt. Es handelt sich
dabei um einen in den Standardprozeß zur Herstellung von
ο
kombinierten I L-Schaltungen und bipol)
kombinierten I L-Schaltungen und bipol)
leicht einzugliedernden Prozeßschritt.
kombinierten I L-Schaltungen und bipolaren Schaltungen
Wird während des zusätzlichen Prozeßschrittes die flache N+-Diffusion zum Teil auch in solchen Bereichen durchge-
809842/0054
- 6 - UL 77/23
führt, die auch der üblichen N+-Dotierung ausgesetzt werden
2
und die in der I L-Schaltung Kollektorzonen vertikaler NPIi-Schalttransistoren und in den Analogschaltungen Emitterzonen vertikaler NPX-Transistoren zugeordnet sind, so erhält man 2
in der I L-Schaltung vertikale NPN-Schalttransistcren und in der bipolaren Schaltung lineare vertikale NPN-Transistören mit besonders hohem Stromverstärkungsfaktor.
und die in der I L-Schaltung Kollektorzonen vertikaler NPIi-Schalttransistoren und in den Analogschaltungen Emitterzonen vertikaler NPX-Transistoren zugeordnet sind, so erhält man 2
in der I L-Schaltung vertikale NPN-Schalttransistcren und in der bipolaren Schaltung lineare vertikale NPN-Transistören mit besonders hohem Stromverstärkungsfaktor.
Die Erfindung wird nun anhand von Figuren beispielsweise näher erläutert. Es zeigen im einzelnen:
Fig. 1 Querschnitt eines nach dem erfindungsgemäßen
Verfahren hergestellten Halbleiter-Plättchens
mit kombiniertem I L- und analogem Schaltungsteil.
Fig. 2 Ausgangskennlinienfeld eines nach dem erfindungsgemäßen Verfahren hergestellten spannungs
festen linearen NPN-Transistors des Analogschaltungsteils
in Basisschaltung.
Fig. 3 Aufwärtsstromverstärkungsfaktor von vertikalen NPN-Schalttransistoren der nach dem erfindungs-
gemäßen Verfahren hergestellten I L-Schaltung.
In Fig. 1 ist ein Querschnitt durch ein Halbleiter-Plättchen vom P-Typ (P-Substrat 1) dargestellt, auf dem für ei-
nen digitalen Schaltungsteil eine I L-Schaltung und für einen
analogen Schaltungsteil ein linearer Transistor mit niedriger Sperrspannung (beispielsweise Uq« ä30 V) üblicher
Herstellungsart und ein linearer, nach dem erfindungsgecäßen Verfahren hergestellter Transistor mit hoher Sperrspannung
809842/0054
- 7 - UL 77/23
(beispielsweise U«n υ 60 V) zu erkennen sind.
Beim sogenannten "Standards-Verfahren zur Herstellung kombinierter
Digital- und Analogechaltungen sind im wesentlichen folgende Prozeßschritte üblich:
1. Eindiffundieren von N+-Gebieten 2 auf einem P-£ubstrat 1
des Haibleiter-Plättchens, die später vergrabene Schichten (burried layer) darrteilen.
2. Aufwachsen einer epitcktisehen Schicht 3 vom N-Typ.
3. Eindiffundieren tiefer P+-Gebiete 4, die bis zum P-£ub-
strat 1 reichen und zur galvanischen Trennung und Abschirmung
der einzelnen Schp.ltungsteile dienen.
4. üindiffundieren von P-Gebieten 511 und 512 für Injektoren
und Basiczonen der I L-Schaltungen und von P-Gebieten 5~>
53 und 5^ für Basiczonen linearer Transistoren der Analogschaltungen.
5. Eindiffundieren tiefer N+-Bereiche 61 für die Trennung be-
nachbarter I L-Schaltungen und zum Anschluß ihrer, in dor
Regel auf 3ezugspotential liegenden Emitter und !^-Bereiche
62, 63 und 64 für die Kollektoren der linearen Transistoren
der Analogschaltungen.
6. Eindiffundieren von N+-Zonen 711, 712, 713 in die Basis-
p 2
bereiche der I L-Schaltungen für I L-Kollektoren und von
N+-Zonen 72 für die Emitter linearer Transistoren der AnalogEchaltungen.
7» Herstellung der Kontaktfenster zum Anschluß der Halbleiter—Gebiete
an metallischen Leiterbahnen. 8. Aufbringen der Leiterbahnen einschließlich Kontaktierung.
Die Prozesse entsprechend Pos. 4 und 5 können in ihrer Reihenfolge
auch vertauscht werden, wenn sehr tiefe N+-Bereiche
61, 62, 63» 64 erzeugt werden müssen.
3ei diesem Herstellungsverfahren entstehen in der I L-Schal-
- 8 809842/0054
- 6 - UL 77/2$
tung vertikale NPN-Schalttransistoren und in der Analogschaltung
lineare vertikale KPN-Transistoren, deren Emitter-Anschlüsse
jeweils mit E, deren Basisanschlüsse jeweils cit 3 und deren Kollektor-Anschlüsse jeweils mit C bzw. C,, C5
und Ο-, bezeichnet sind. Der in Pig. 1 im I L-Teil dargertellte
NPN-Transistor hat also drei voneinander getrennte Kcile-ictoren
C^, C^ und C7. in einem gemeinsamen P-Basisbereich und
wird auch als Mehrfachkollektortransistor bezeichnet.
Das erfindungsgesaäße Verfahren ist nun durch einen weiteren
Prozeßschritt gekenzeichnet, der für bestimmte KPK-Transiεto-
+ .,-eweils
ren flache N -Zonen 73 erzeugt, welche/clS £mitter eines bestimmten
NPN-Transistors dienen.Unter einer flachen N+-Zone
wird dabei eine N+-Zone 73 solcher Eindringtiefe verstanden,
die im Gegensatz zu den Eindringtiefen der N+-Zoncn 711 und
713 der Kollektoren der I L-Schaltung weniger tief in das jeweilige
Basisgebiet 512 bzw. 53 reicht.
Dieser zusätzliche Prozeßschritt kann in vorteilhafter Weise nach dem sechsten Prozeßschritt, der zur Erzeugung der N+-
Zonen 711, 712, 713 und 72 dient, durchgeführt werden. Dabei werden N+-dotierende Stoffe, vorzugsweise Phosphor mit der
gewünschten Eindringtiefe in den Kristall eingebracht. Da anschließend an diesen Prozeß keine weiteren Prozesse folgen,
die die Verteilung der Stoffe wesentlich verändern, lassen sich die gewünschten elektrischen Parameter leicht einstellen.
Diese bestimmten, mit flacher Emitterdiffusion hergestellten Transistoren zeichnen sich durch eine wesentlich
höhere Spannungsfestigkeit aus. Dies sei an einem Ausführungsbeispiel näher erläutert.
Die nach dem erfindungsgemäßen Verfahren hergestellte kombinierte integrierte Schaltung hat folgende Daten:
809842/005*
- 9 - UL 77/23
Leitfähigkeit des P-Substrats 1-10 JX cm
Dicke der Epitaxieschicht x7 ·» 7 ,um
Eindringtiefe der tiefen N+-Gebiete x, ~ 7 μη
61, 62 und 63 . ? ~
Eindringtiefe der Injektor- und Basis- X1. & 3,;
gebiete 511, 52 und 53
Eindringtiefe der normalen N+-Zonen x? » 2,'
711, 713 und 72 der Basisgebiete d
Sindringtiefe der flachen N+-Zone 73 ~x-* ^= 2
des 3asirgebietes 53
Abstand zwischen vergrabener N -Schicht x,- - xa
2 und Basisgebiete 512, 52 und 53 to
Störstellenkonzentration in der N-Epita- 5 •10'"' cm ^
xieschicht
Schichtwiderstand der P-Basisgebiete I50... 200-Π-
An linearen Transistoren des analogen Schaltungsteils wurden folgende elektrische Werte ermittelt:
1. übliche lineare vertikale HPN-Transistoren mit normaler
N -Eaiitterdiffusion entsprechend der N -Zone 72 in Fig. 1
Ur.goÄ>'30 V (Sperrspannung zwischen C und B bei offenem E)
UCE ^5 V (Sperrspannung zwischen C und E bei offener B)
3,& 400 (AbwärtsstroEverstärkungsfaktor 1„/1^ bei Ic * 1 mA)
fm er: ^-00 MHz (Transitfrequenz bei Ic - 1 mA)
2. Nach dem erfindungsgemäßen Verfahren hergestellte lineare
vertikale NPN-Transistoren mit flacher N+-Emitterdiffusion
entsprechend N+-Zone 73 in Fig. 1 unter den gleichen Meßbedingungen
]j i*>65-75 V
]j i*>65-75 V
Bd ca 15...30
fm <^ 100 MHz
fm <^ 100 MHz
- 10 -
809842/OÖS*
- 10 - TJL 77/23
Die Spannungsfestigkeit der nach dem erfindungsgemäßen Verfahren
hergestellten Transistoren ist folglich mehr als doppelt so hoch wie die der linearen Transistoren nach dem üblichen
Herstellungsverfahren. Dadurch lassen sich in vorteilhafter Weise mit den spannungsfesten Transistoren beispieI.<weise
Gasentladungsdisplayc ansteuern. Da diese Ar.zeigeeinheiten
nur wenig Strom erfordern und quasi statisch angesteuert werden, sind der niedrigere Abwärtsstrcnverstärkungsfaktor
B^ und die niedrigere Grenzfrequenz f„, belanglos.
Fig. 2 zeigt das Ausgangskennlinienfeld Ic - f (U^) eines
nach dem erfindungsgemäßen Verfahren hergestellten spannungsfesten
Transistors in Basisschaltung. Der Becisstrom
wurde schrittweise um 20 jxk gesteigert. Normalerweise ist
der Kollektorstrom In etwa gleich dem Emitterstros I£. Der
Anstieg des Kollektorstromes bei zunehmender Spannung Un-^
zwischen Kollektor und Emitter des Transistors ist reversibel und nicht mit einem Durchgreifen der Kollektorsperrschicht
bis zum Emitter (punch-through-Effekt) verbunden.
In weiterer Ausgestaltung des erfindungsgemäßen Verfahrens
wird die flache N+-Diffusion zum Teil auch in solchen Bereichen
durchgeführt, die auch der üblichen N+-Dotierung
ausgesetzt werden und in der I L-Schaltung Kollektorzonen
vertikaler NPN-Schalttransistören und in den Analogschaltungen
Emitterzonen linearer vertikaler NPN-Transistören
zugeordnet sind.
Ein solches Ausführungsbeispiel in der I L-Schaltung ist in
Fig. 1 gezeigt. Hier wurde die flache Emitterdiffusion auch auf einen Bereich angewendet, der der Kollektorzone 712 des
Kollektors Cp zugeordnet ist. Durch diese zusätzliche flaehe
Diffusion, die zur gleichen Zeit, also mit dem gleichen
809842/0054
- 11 - UL 77/23
Kaskierungsschritt wie die flache Diffusion für die Emitter-Zone
73 erfolgt, wird die Eindringtiefe der Kollektorzone
in das Basisgebiet 512 der I L-Schaltung größer und es entstehen
vertikale Schalttrancistoren mit besonders hohem Aufwärtsstromverstärkungsfaktor B .
In Fig. 5 ist eine Keßschaltung für die in Fig. 1 gezeigte
2
I L-£chaltung zur Messung des Aufwärtsstromverstärkungsfaktors 3 dargestellt. Die Bezeichnungen entsprechen denen
I L-£chaltung zur Messung des Aufwärtsstromverstärkungsfaktors 3 dargestellt. Die Bezeichnungen entsprechen denen
P
der Fig. 1. Wie bei Messungen an I L-Schaltungen üblich wird hierzu der Injektor mit einem Schalter S1 mit dem auf 3ezugspotential liegenden Emitter des vertikalen NPN-Schalttransistors verbunden und die Kollektorströme z. B. 1«^,
der Fig. 1. Wie bei Messungen an I L-Schaltungen üblich wird hierzu der Injektor mit einem Schalter S1 mit dem auf 3ezugspotential liegenden Emitter des vertikalen NPN-Schalttransistors verbunden und die Kollektorströme z. B. 1«^,
I_,o der über eine Betriebsspannungsquelle D, ■ 0,5 v an Be-
\jc. O
zugspotential liegenden Kollektoren C,., Cp und C, mit dem
in die Basis B eingeprägten Basisstrom I« in Beziehung gebracht.
Fig. 4 zeigt in Abhängigkeit vom Basisstrom I3 die
ermittelten Aufwärtsstromverstärkungsfaktoren
3a1o = 1CI^1B für Seöffneten Schalter S1
Ba2o - 1Cg^1B für geöffneten Schalter S1
Ba1 - 1Ca^1B {ÜT ßescillosseneri Schalter SI
Bp » 102^1B f^r Beschlossenen Schalter S1
3ei geschlossenem Schalter (Kurven B ^, B ~) wird die sog.
effektive Aufwärtsstromverstärkung gemessen. Sie ist ein MaS für die Störsicherheit der Schaltung. Sie wird weitgehend
vom Abstand Basis-Injektor bestimmt und ist damit durch die Maskendimensionen (Layout) definierbar.
Der infolge des zusätzlichen Prozeßschrittes nach dem erfindungsgemäßen
Verfahren entstandene NPN-Schalttransistor mit der Kollektorzone 712 hat im Ausführungsbeispiel einen etwa
doppelt so hohen Stromverstärkungsfaktor (B po**^®) wie die
- 12 809842/0054
- 12 - UL 77/25
restlichen NPN-Schalttransistoren der I L-Schaltung. Der
Abfall der Stromverstärkungefaktoren in Richtung kleiner Basisströme ist in vorteilhafter Weise nur gering. Dies ist
vor allem eine Folge des geringen Abstendes des P-In^ektorbereiches
511 von dem P-Basisbereich 512 und damit durch die
geringe Basisweite {As 1,8 /mn) des durch diese Bereiche und
die dazwischenliegende N-Epitaxieschicht gebildeten lateralen
PEP-Transistors.
Die zusätzliche flache Emitter-Diffusion bei den bestimmten Transistoren läßt sich mit Vorteil auch auf lineare Transistoren
der Analogschaltung anwenden, die auch der üblichen N+-Dotierung ausgesetzt werden. Es entstehen dann, wie in
Fig. 1 rechts dargestellt, lineare Transistoren mit N+-Eindringtiefen
ihrer Emitterzone 7^ wie bei dem vertikalen KPN-Schalttransistor mit der Kollektorzone 712 d. h. mit N+-
Eindringtiefen > 2,4 <nm. Diese mit zusätzlicher Emitterdiffusion
hergestellten linearen Transistoren der Analogschaltung zeigen ebenfalls relativ zu linearen Transietoren üblicher
Fertigung einen wesentlich höheren Abwärtsstromver-Stärkungsfaktor
B,, was für bestimmte Anwendungsfälle, wo
es auf hohe Sperrspannung des betreffenden Transistors nicht ankommt, sehr erwünscht sein kann.
809842/0054
Claims (2)
- Licentia 7900 Ulm (Donau), 4. April 1977Fatent-Verwaltungs-GmbH PT-UL/Sar/lh UL 77/25 6000 Frankfurt (Main) 70Patentansprücher 1.) Verfahren zur Herstellung mindestens einer mit mindestens einer I L-Schaltung integrierten Analogschaltung auf einem gemeinsamen Halbleiter-Plättchen vom P-leitenden Typ im Verlaufe gemeinsamer technologischer Prozeßschritte mit vertier kaien NPN-SchaIttransistoren in der I L-Schaltung und mit lineeren vertikalen NPN-Transistoren in der Analogschaltung, gekennzeichnet durch einen weiteren, für bestimmte NPN-Transistoren im Gegensatz zu den Eindringtiefen der II+-Zonen (711, 713) der Kollektoren der I2L-Schaltung flache, zum Anschluß jeweils einer Emitterelektrode eines bestimmten NPN-Transistors vorgesehene Nf-Zonen (73) erzeugenden Prozeßschritt.- 2 809842/0054L INSPECTED- 2 - UL 77/23
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zusätzliche Prozeßcchritt nach dem Prozeßschritt zur Erzeugung der als Kollektoren der NPN-Schalttransistoren der !"L-Schaltung vorgesehenen N+-Zone:i (71*» 7"?) durchgeführt wird.3· Verfahren nach Anspruch 1 oder 2, dadurch gek<»nrizeichne daß während des zusätzlichen Prozeßschrittes die flache NT-Tiffusion zua Teil auch in solchen Bereichen (7""2, 7^0 dur. geführt wird, die auch dt-r üblichen N+-Dotierung -u-geretz: werden und in der I£~L-£chaltung Kollektorzonen vertikaiyr ίίΡΧ-Schalttransistoren und in den Analogcchaltung .n Eaitte: zorien vertikaler KPN-Transistoren zugeordnet sind.809842/005ABAD ORIGINAL
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772715158 DE2715158A1 (de) | 1977-04-05 | 1977-04-05 | Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung |
| US05/893,521 US4197147A (en) | 1977-04-05 | 1978-04-04 | Method of manufacturing an integrated circuit including an analog circuit and an I2 L circuit utilizing staged diffusion techniques |
| IT7821965A IT1093469B (it) | 1977-04-05 | 1978-04-04 | Procedimento per la produzione di almeno in circuito analogico intergrato con almeno un circuito i alla seconda/l |
| GB13120/78A GB1603184A (en) | 1977-04-05 | 1978-04-04 | Method of manufacturing an integrated circuit including an analogue circuit and an l2l circuit |
| FR7810113A FR2386902A1 (fr) | 1977-04-05 | 1978-04-05 | Procede de production d'au moins un circuit analogique integre avec un circuit i2l au moins |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772715158 DE2715158A1 (de) | 1977-04-05 | 1977-04-05 | Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2715158A1 true DE2715158A1 (de) | 1978-10-19 |
Family
ID=6005695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772715158 Ceased DE2715158A1 (de) | 1977-04-05 | 1977-04-05 | Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4197147A (de) |
| DE (1) | DE2715158A1 (de) |
| FR (1) | FR2386902A1 (de) |
| GB (1) | GB1603184A (de) |
| IT (1) | IT1093469B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0054303A2 (de) * | 1980-12-17 | 1982-06-23 | Matsushita Electric Industrial Co., Ltd. | Integrierte Halbleiterschaltung |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3020609C2 (de) * | 1979-05-31 | 1985-11-07 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element |
| JPS56115525A (en) * | 1980-02-18 | 1981-09-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| US4546539A (en) * | 1982-12-08 | 1985-10-15 | Harris Corporation | I2 L Structure and fabrication process compatible with high voltage bipolar transistors |
| JPS60117765A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3566218A (en) * | 1968-10-02 | 1971-02-23 | Nat Semiconductor Corp The | Multiple base width integrated circuit |
| US3770519A (en) * | 1970-08-05 | 1973-11-06 | Ibm | Isolation diffusion method for making reduced beta transistor or diodes |
| DE2137976C3 (de) * | 1971-07-29 | 1978-08-31 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithischer Speicher und Verfahren zur Herstellung |
| JPS5548704B2 (de) * | 1973-06-01 | 1980-12-08 | ||
| DE2453134C3 (de) * | 1974-11-08 | 1983-02-10 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planardiffusionsverfahren |
| DE2532608C2 (de) * | 1975-07-22 | 1982-09-02 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung |
| US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
-
1977
- 1977-04-05 DE DE19772715158 patent/DE2715158A1/de not_active Ceased
-
1978
- 1978-04-04 IT IT7821965A patent/IT1093469B/it active
- 1978-04-04 US US05/893,521 patent/US4197147A/en not_active Expired - Lifetime
- 1978-04-04 GB GB13120/78A patent/GB1603184A/en not_active Expired
- 1978-04-05 FR FR7810113A patent/FR2386902A1/fr not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0054303A2 (de) * | 1980-12-17 | 1982-06-23 | Matsushita Electric Industrial Co., Ltd. | Integrierte Halbleiterschaltung |
| EP0054303A3 (en) * | 1980-12-17 | 1983-06-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| US5661066A (en) * | 1980-12-17 | 1997-08-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1603184A (en) | 1981-11-18 |
| FR2386902A1 (fr) | 1978-11-03 |
| US4197147A (en) | 1980-04-08 |
| IT7821965A0 (it) | 1978-04-04 |
| IT1093469B (it) | 1985-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19704996C2 (de) | Verfahren zur Herstellung eines IGBT-Bauelementes | |
| DE2317577C2 (de) | Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen | |
| DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE112011105826B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung selbiger | |
| DE19919955A1 (de) | Halbleitervorrichtung mit hoher Spannungsfestigkeit | |
| DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2542153A1 (de) | Halbleiterbaustein und verfahren zur herstellung desselben | |
| EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
| DE2716123A1 (de) | Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE1564735A1 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE2262943A1 (de) | Verfahren zur verhinderung einer unerwuenschten inversion | |
| DE2109352C2 (de) | Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements | |
| DE2633569A1 (de) | Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren | |
| DE2833068A1 (de) | Integrierte halbleitervorrichtung | |
| DE2364752A1 (de) | Halbleitervorrichtung | |
| DE2953394C2 (de) | ||
| DE2715158A1 (de) | Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung | |
| DE2236897A1 (de) | Verfahren zur herstellung von halbleiterbauteilen | |
| DE1914745B2 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
| DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| EP0103653B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAM | Search report available | ||
| OC | Search report available | ||
| OF | Willingness to grant licences before publication of examined application | ||
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |