DE2633569A1 - Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren - Google Patents

Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren

Info

Publication number
DE2633569A1
DE2633569A1 DE19762633569 DE2633569A DE2633569A1 DE 2633569 A1 DE2633569 A1 DE 2633569A1 DE 19762633569 DE19762633569 DE 19762633569 DE 2633569 A DE2633569 A DE 2633569A DE 2633569 A1 DE2633569 A1 DE 2633569A1
Authority
DE
Germany
Prior art keywords
layer
zone
epitaxial
base
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762633569
Other languages
English (en)
Other versions
DE2633569C2 (de
Inventor
Brian E Hollins
Carl Nelson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US05/600,814 external-priority patent/US4046605A/en
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2633569A1 publication Critical patent/DE2633569A1/de
Application granted granted Critical
Publication of DE2633569C2 publication Critical patent/DE2633569C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Patentanwalt Franz Werdermann,2 Hamburg56,Neuer Wall 10
N 76 055 DH
National Semiconductor Corp. 2900, Semiconductor Drive Santa Clara, Kalif., V.St.A.
Transistor mit niedrigem Kollektorbahnwiderstand in einer integrierten Schaltung, sowie das zugehörige Herstellungsverfahren.
Für die vorliegende Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial No. 600 817 vom 51.7.1975* in Anspruch genommen.
Die vorliegende Erfindung betrifft einen Transistor mit niedrigem Kollektorbahnwiderstand in einer monolithischen integrierten Schaltung, sowie das zugehörige Herstellungsverfahren.
Transistoren in monolithischen integrierten Halbleiterbausteinen weisen verhältnismäßig hohe Kollektorbahnwiderstände auf und sind daher für Leistungsschaltungen über ein Amplre nicht gut geeignet. Solche vorbekannten Transistoren umfassen beispielsweise eine Basisdiffusion vom p-Typ in einer epitaxialen Schicht vom n-Typ, wobei diese epitaxiale Schicht auf einem Substrat vom p-Typ gezüchtet worden ist. Eine versenkte n+-Schicht wird durch Diffusion in dem p-Subfetrat und unterhalb der Basiszone vor der Züchtung der epitaxialen Schicht vom η-Typ ausgebildet. Eine Emitterdiffusion vom n+-Leitungstyp wird in der eindiffundierten Basiszone vom
■ '44
p-Leitungstyp, und eine Kollektoranschlußzone wird durch einen n+-Diffusionsvorgang in der epitaxialen η-Schicht seitlich versetzt gegenüber der Basisdiffusion vom p-Typ ausgebildet.
Der Kollektorbahnwiderstand eines derartigen Iransistors wird durch die Bahn zwischen dem unteren Rand der Basiszone vom p-Typ und dem oberen Rand der versenkten n+-Schicht gebildet, dazu kommt die seitliche Bahn, beginnend unterhalb der Basiszone und bis zur n+-Kollektoranschlußzone hauptsächlich über die versenkte n+-Schicht verlaufend, und schließlich eine senkrechte Bahn, von der versenkten p*-Schicht aufwärts zur Köllektoranschlußzoneo Bei großen gut angelegten geometrischen Anordnungen bringt die seitliche Bahn etwa die Hälfte des gesamten Kollektorbahnwiderstandes, und die senkrecht verlaufende Bahn unterhalb der Kollektoranschluß-Diffusionszone macht ungefähr vierzig Prozent des Gesamtwertes des Kollektorbahnwiderstandes aus.
Eine vorbekannte Verfahrensweise zur Verringerung des gesamten Kollektorbahnwiderstandes besteht darin, eine tiefe Diffusion der η -Kollektoranschlußzone derart auszuführen, daß sie sich nach unten, "durch die epitaxiale η-Schicht hindurch, bis zur Berührung der epitaxialen n+-Schicht erstreckt. Da die Bahn zwischen der versenkten η -Schicht und der Kollektoranschlußzone vierzig Prozent des gesamten Kollektorbahnwiderstandes ausmachte, wird hiermit eine wesentliche Verminderung des Kollektorbahnwiderstandes erreicht. Die seitliche Bahn, die unter der Basiszone beginnt und bis zu der ■ tief eindiffundierten .Kollektoranschlußzone hinüber verläuft, bleibt noch übrig und macht einen großen Anteil des Gesamtwiderstandes aus.
709812/06-96
Bei einem als diskretes Bauelement ausgeführten Transistor ist keine derartige seitliche Bahn vorhanden, und der Kollektorbahnwiderstand ist niedrig. Me Emitter-, Basis- und Kollektorzone sind in senkrechter Ausrichtung zueinander angelegt, wobei die epitaxiale Schicht, in der die Basisdiffusion ausgeführt ist, auf einem n+-Substrat gezüchtet wird, und die untere Oberfläche des Substrats wird als Kontaktierungsflache für den Kollektor eingesetzt. Der Hauptanteil des Kollektorbahnwiderstandes wird lediglich zwischen der Basis vom p-Typ und dem unteren Rand der epitaxialen Schicht gebildet, somit ist der Kollektorbahnwiderstand niedrig, und ein derartiger, diskret ausgeführter Transistor weist gute Strombelastbarkeits-Kennwerte auf„
Daher ist es Aufgabe der vorliegenden Erfindung, einen Transistor mit niedrigem Kollektorbahnwiderstand in einer monolithischen integrierten Schaltung zu schaffen, der zum Betrieb mit hohen Strömen, bei niedriger Sättigungsspannung, geeignet ist.
Das zur Lösung der gestellten Aufgabe vorgeschlagene, erfindungsgemäße Herstellungsverfahren für einen Transistor mit niedrigem Kollektorbahnwiderstand in einer integrierten Schaltung ist dadurch gekennzeichnet, daß eine erste Schichtzone eines ersten Leitungstyps in der Oberfläche eines Substrats vom genannten ersten Leitungstyp ausgebildet wird, daß eine zweite Schicht eines zweiten Leitungstyps über der Oberfläche des genannten Substrats und der genannten ersten Schichtzone ausgebildet wird, daß eine dritte Schichtzone vom genannten ersten Leitungstyp in der Oberfläche der genannten zweiten Schicht ausgebildet und über der ersten Schichtzone angeordnet wird, daß eine vierte Schicht vom ersten Leitungstyp über der Oberfläche der genannten zweiten
9#12/069B °R'gwal inspected
Schicht und der genannten dritten Schichtzone ausgebildet wird, daß sich die genannte erste Schichtzone und die genannte dritte Schichtzone senkrecht zueinander, bis zur gegenseitigen Überlappung , innerhalb der genannten zweiten Schicht zur Ausbildung einer tiefen Schichtzone vom ersten Leitungstyp ausbreiten, die sich von der genannten vierten Schicht, durch die genannte zweite Schicht hindurch, bis in das Substrat hinein, erstreckt, daß eine Basiszone vom genannten zweiten Leitungstyp in der genannten vierten Schicht, über der genannten dritten Schichtzone, ausgebildet wird, daß eine Emitterzone vom genannten ersten Leitungstyp in der genannten Basiszone ausgebildet wird, daß eine Emitterkontaktierung zum Anschluß der genannten Emitterzone, und eine Basiskontaktierung zum Anschluß der genannten Basiszone ausgebildet wird, und daß eine Kollektorkontaktierung auf dem genannten Substrat geschaffen wird.
Der erfindungsgemäße Transistor ist dadurch gekennzeichnet, daß er ein Substrat von einem ersten Leitungstyp umfaßt, daß eine erste Schicht von einem zweiten Leitungstyp auf dem genannten Substrat angeordnet ist, daß eine zweite Schicht vom zweiten Leitungstyp auf der genannten ersten Schicht angeordnet ist, daß sich eine tiefe Schichtzone des ersten Leitungstyps vom unteren Teil der genannten zweiten Schicht und durch die genannte erste Schicht? bis in das Substrat hinein, erstreckt, daß eine Basiszone des zweiten Leitungstyps in der genannten zweiten Schicht und über der genannten tiefen Sehichtzone angeordnet ist, daß sich eine Emitterzone des ersten Leitungstyps in der genannten Basiszone befindet, daß eine Emitterkontaktierung zum Anschluß der genannten Emitterzone, eine Basiskontaktierung zum Anschluß der genannten Basiszone und eine Kollektorkontaktierung zum Anschluß der Kollektorzone
7098Ί270896
auf dem genannten Substrat vorgesehen sind.
Die vorliegende Erfindung schafft also einen Transistor auf einer monolithischen, integrierten Schaltung mit niedrigem Kollektorbahnwiderstand, der somit für den Betrieb mit hohen Strömen, bei niedriger Sättigungsspannung, geeignet ist. Der erfindungsgemäße HochStromtransistor wird senkrecht in dem Halbleitermaterial angelegt, wobei sein Kollektoranschluß an der Unterfläche des Substrats vorgesehen ist. Die übrigen Transistoren auf dem Halbleiterplättchen der integrierten Schaltung werden seitlich liegend, mit ihrer Kollektorkontaktierung auf der oberen Oberfläche, ausgebildet. Dabei sind diese Transistoren elektrisch von dem erfindungsgemäßen Hochstromtransistor isoliert*
Bei einer typischen Ausführungsform der Erfindung mit einer npn-Anordnung ist das Anfangs- oder Grundsubstrat ein n-Halbleitermaterial, in welches eine n+-Zone in demjenigen Bereich durch Diffusion eingebracht wird, wo der Hochstromtransistor auszubilden istο Es wird sodann eine epitaxiale p-Schicht auf dem n-Substrat gezüchtet, und daran anschließend wird eine zweite n+-Schichtzone durch Diffusion in das Gebiet oberhalb der ersten n+-Schicht eingebracht, und somit werden zwei versenkte n+-Schichten in diesem Gebiet ausgeführt. Versenkte η -Schichtzonen werden ebenfalls in der oberen Oberfläche der epitaxialen p-Schicht in jedem Gebiet ausgebildet, wo ein elektrisch isolierter, seitlich angeordneter Transistor auf dem Halbleiterplättchen anzulegen ist.
Dann werden eine epitaxiale η-Schicht oben auf der epitaxialen p-Schicht und Isolations-Diffusionszonen zur Trennung der ver-
709812/0698
schiedenen Bauelemente ausgebildet. Darauf folgt eine Basisdiffusion vom p-Typ für alle Transistoren, einschließlich des erfindungsgemäßen Hochstromtransistors, sowie nachfolgende Emitterdiffusionen Vom n+-Typ für jeden Transistor, ebenso wie die Kollektorkontaktierungsdiffusionen vom n+-Typ an der oberen Oberfläche für die elektrisch isolierten, seitlich angeordneten Transistoren.
Während der mit hoher Temperatur ausgeführten Verfahrensschritte bei der Herstellung der monolithischen integrierten Schaltung breiten sieh beide n+-Diffusionszonen in dem erfindungsgemäßen Hochstromtransistor senkrecht zueinander auss bis sie ineinander übergehen und eine dicke und tief eindiffundierte versenkte n+-Schicht bilden, die sich von einem unterhalb der p-Basiszone liegenden Gebiet bis hinunter in das η-Substrat erstreckte. Die Kollektorkontaktierung für diesen Transistor wird auf dem n-Substrat ausgeführt, und somit ist der von der engen epitaxialen η-Schicht zwischen der Unterseite der p-Basiszone und der Oberseite der tief eindiffundierten, versenkten n+-Schicht gebildete Kollektorbahnwiderstand verhältnismäßig niedrig«
Die epitaxiale Schicht vom p-Leitungstyp bildet die Substratzone für die übrigen Transistoren, die herkömmliche Bauelemente mit seitlich kontaktierten Kollektoren sind» Es wird nur ein senkrecht angeordneter Hochstromtransistor auf dem Halbleiterplättchen einer integrierten Schaltung ausgebildet, außer für den Fall, daß mehrere derartige Hochstromtransistoren dann ausgebildet werden können, wenn sie sich alle in einen gemeinsamen Kollektor im η-Substrat teilen»
6
709812/0638
Bine rahmenförmige η-Zone wird durch einen auf- und abwärts gerichteten Diffusionsvorgang durch die epitaxiale p-Schicht in senkrechter Überdeckung mit der Begrenzungslinie eines ,jeden HaIbleiterplättchens für eine integrierte Schaltung ausgebildet.
Wenn die einzelnen Schaltungsplättchen aus dem Halbleiterplättchen abgespalten werden, so ist der pn-übergang zwischen der epitaxialen p-Schicht und der n-Substratschicht versenkt, um unerwünschten Leckstrom über den pn-übergang zu vermeiden.
Im folgenden wird die Erfindung beispielsweise und anhand der beigefügten Zeichnungen ausführlich erläutert. Bs zeigen:
Fig. 1: eine senkrechte Schnittansieht einer monolithischen integrierten Schaltungsstruktur, zur Darstellung zweier elektrisch isolierter, seitlich angeordneter Transistoren, die in der integrierten Schaltung auf vorbekannte Weise ausgebildet worden sind,
Fig. 2: eine senkrechte Schnittansicht einer integrierten Schaltung wie nach Fig. 1, zur Darstellung einer vorbekannten Verfahrensweise zur Herabsetzung des Kollektorbahnwiderstandes des Transistors,
Fig. 3: eine senkrechte Schnittansicht eines Teils des erfindungsgemäßen monolithischen, integrierten Schaltungsbausteins in einem ersten Stadium seiner Herstellung,
709812/0696
Fig. 4 s eine senkrechte Schnittansicht des erfindungsgemäßen monolithischen; integrierten Schaltungsbausteins,· zur Darstellung des fertiggestelltens senkrecht angeordneten HochStromtransistors und eines der seitlich angeordneten Transistoren, und
]?ig. 5s eine senkrechte Schnittansicht wie nach I1Ig0 4-s zur Veranschaulichung einer anderen Ausführungsform der Erfindung»
Bs wird nunmehr auf Figo 1 bezug genommen, dort sind zwei Transistoren von seitlich angeordneter Bauform dargestellt, die auf vorbekannte Weise auf einer monolithischen Halbleiterstruktur ausgebildet worden sind, die ein leicht dotiertes Substrat 11 vom p-Leitungstyp (mit einem spezifischen Widerstand von etwa 1„..1O Ohm cm ) mit darauf gezüchteter} epitaxialer Schicht 12 (spezifischer Widerstand von etwa 1eOo5 Ohm cm) umfaßt, sowie versenkte n^-Schichten 13 ( mit einem spezifischen Flächenwiderstand von 20 Ohm/Quadrat), die in das p-Substrat 11 vor der Züchtung einer epitaxialen n-Schicht 12 durch Diffusion eingebracht worden sinde Die Gebiete der verschiedenen Transistoren werden sodann durch die üblichen tiefgehenden Xsolations-Diffusionszonen 14 gegeneinander abgegrenzt«, Sodann werden Basis-Diffusionszonen vom p-Typ ausgebildet, darauf folgen n+-Eraitter-Diffusionszonen und n+-Kollektorköntaktierungs-Diffusionszonen 17 an der Oberfläche. Dann wird eine Oxidschicht 18 auf der Oberfläche mit Ausnehmungen für die verschiedenen metallischen Anschlüsse und Verbindungen, einschließlich der Kollektoranschlüsse 21, der Emitteranschlüsse 22 und der Basisanschlüsse 23, versehene
- 8
109812/0696
Derartige Transistoren sind für die Verwendung bei hohen Strömen, beispielsweise von mehr als 1 A, nicht gut geeignet, weil die Werte ihrer Kollektorbahnwiderstände zu hoch für Bauelemente angemessener Größe sind. Der Kollektorbahnwiderstand wird gebildet von dem Halbleitermaterial in der Bahn von der unteren Oberfläche der p-Basiszone 15 bis zu der oberen Oberfläche der versenkten η -Schicht 13, dazu kommt die seitliche Bahn, die unterhalb der p-Basiszone 15 beginnt und bis unter die p+-Kollektorkoηtaktierungszone 17 geht, und zwar hauptsächlich über die versenkte n+-Schicht ^3, hinzu kommt noch die Bahn von der oberen Oberfläche der versenkten n+-Schicht 13 bis zu der η -Kollektorkontaktierungszone 1?» Von dem gesamten Kollektorbahnwiderstand werden ungefähr vierzig Prozent durch die Bahn zwischen der ^-Kollektorkontaktierungszone 17 und der versenkten n+-Schicht 13 beigesteuert, während die seitlich verlaufende Bahn durch die epitaxiale n-Schicht 12, von unterhalb der Basiszone 15 bis hin zur Kollektorkontaktierungszone 17, fünfzig Prozent des Gesamtwertes beisteuert. Diese angenäherten Zahlenwerte gelten für die meisten gut angelegten größeren geometrischen Anordnungen,,
Eine vorbekannte Verfahrensweise zur Herabsetzung des Kollektorbahnwiderstandes besteht darin, die senkrecht durch die epitaxiale n-Schicht 12, zwischen der Kollektorkontaktierungszone 17 und der versenkten n+-Schicht 13 verlaufende Bahn zu beseitigen. Dies wird erreicht, indem man die Kollektorkontaktierungszone 17 mit einem tief eindiffundierten n+-Pfropfen (siehe Fig„ 2) vor der Ausbildung der Basiszonen 15 und der Emitterzonen 16 ausführt. Diese tief gehende Diffusion bringt die Kollektorkontaktierungszone oder den Pfropfen 17 nach unten, durch die epitaxiale n-Schicht 12
- 9 709812/0896
^ 3 <c^ f*. **% O E! iS Q
hindurch, bis zum Übergang in <3ie versenkte n".-&ohich«tyf·
Diese Maßnahme erbringt eine Verbesserung der Strombelastbarkeit des Transistors um den Faktor 2. Dies liegt jedoch noch oberhalb des gewünschten niedrigen Kollektorbahnwiderstandes, weil die seitliche Bahn von unterhalb der Basiszone 15, bis hinüber zur Kollektorkontaktierungszone 17, hauptsächlich über die versenkte η -Schicht 13» noch vorhanden ist, und diese Bahn den größten Beitrag zum Kollektorbahnwiderstand liefert«,
Es wird nunmehr auf Fig. 3 bezug genommen, demgemäß umfaßt das Anfangsstadium bei der Ausbildung eines erfindungsgemäßen Transistors mit niedrigem Kollektorwiderstand die Diffusion einer ersten n+-Schicht 31 in dem Substrat 32 des Halbleiterkörpers vom n-Leitungstyp (mit einem spezifischen Widerstand von etwa 0,1 Ohm cm) in demjenigen Gebiet, wo sich der erfindungsgemäße Hochstromtransistor befinden soll«, Darauf folgt die epitaxiale Züchtung einer p-Schicht 33 (spezifischer Widerstand ungefähr 1 Ohm cm) auf dem n-Substrat 32. Eine zweite η -Schicht 3^ wird in die epitaxiale p-Schicht 33 direkt oberhalb des Bereiches der ersten versenkten n+-Schicht 31 eindiffundiert, und ähnliche η -Schichten 35 werden beispielsweise in die epitaxiale p-Schicht 33 an den Orten der anderen, isoliert auf dem Substrat 32 auszuführenden Transistoren eindiffundiert„
Es wird nunmehr auf Figo 4- bezug genommen, wonach anschließend eine epitaxiale n-Schicht 36 (mit einem spezifischen Widerstand von etwa 1 Ohm cm) oben auf der epitaxialen p-Schicht 33 ausgebildet wird, und sodann läßt man p+-Isolationszonen 14 in diese epitaxiale n-Schicht 36 eindiffundieren. Anschließend werden die p-Basiszonen 16 durch Diffusion, und die n^-Kollektorkontaktierungs-
7~0 9 81? 2 / ö δ 9 8 original-inspected
zonen 17 für die elektrisch isolierten Transistoren ausgebildet
Während der mit hoher Temperatur ausgeführten Yerfahrensschritte, beispielsweise bei der Ausführung der tief gehenden p+-Diffusion der Isolationszonen 14, diffundieren die versenkten n+-Gebiete 31 und 34 in senkrechter Richtung bis zu dem Punkt, wo diese versenkten Schichten einander überlappen und, wie in Fig» 4 gezeigt, eine einzige dicke, versenkte n+-Schicht bilden. Die Kollektorkontaktierung für den auf der rechten Seite liegenden Hochstrom-Transistor kann nun auf der unteren Oberfläche des n-Substrats 32, beispielsweise mittels eines metallischen Anschlußelementes 37 ausgeführt werden, und der Hauptanteil des Kollektorbahnwiderstandes wird jetzt nur durch die zwischen der unteren Oberfläche der Basiszone ' und dem oberen Rand der versenkten n+-Schicht zone 34 verlaufenden Bahn gebildet. Die versenkten n+-Schicbten 31 und 34, sowie das n-Substrat 32, bilden eine Bahn mit sehr niedrigem Widerstand durch diesen Bereich=
Die epitaxiale p-Schicht 33 bildet das Substrat für alle anderen Transistoren, die, wie durch den auf der linken Seite nach Fige 4 befindlichen Transistor veranschaulicht, auf dem Halbleiterplättchen auszubilden sinde Da dieser Transistor einen hohen Kollektorbahnwiderstand aufweist, bietet er nicht die Strombelastbarkeit des erfindungsgemäßen, senkrecht angeordneten Transistors auf der rechten Seite nach Fig. 4.
In der monolithischen integrierten Schaltung nach Figo 4 weist der senkrecht angeordnete Transistor eine verhältnismäßig hohe Strombelastbarkeit, von beispielsweise 2-10 A, auf, während die
11
70981 2/0696
isolierten, seitlich angeordneten Transistoren der integrierten Schaltung verhältnismäßig hohe KoIlektor-Emitter-Durchbruchspannungen, beispielsweise von mehr als 20 V und vorzugsweise im Bereich von 25 bis 50 V aufweisen. Bei einem solchen Schaltungsbaustein, wie in Fig. 4- gezeigt, hat das n-Substrat 32 eine Stärke, die in Abhängigkeit vom Durchmesser des Plättchens, in den Bereich von 0,127 bis 0,508 mm fällt, sowie einen spezifischen Widerstand, der in dem Bereich von 0,08 bis 0,24 Ohm cm liegt. Wenn der spezifische Widerstand des n-Substrats 32 unter 0,08 Ohm cm liegt, so wandert der pn-Ubergang zwischen der epitaxialen Schicht 33 vom p-Leitungstyp und der n-Substratschicht 32 nach oben, zu der epitaxialen n-Schicht 36 hin, und zwar während der Diffusionsschritte, die beim Herstellungsverfahren der integrierten Schaltung eingesetzt werden. Wenn andererseits der spezifische Widerstand der n-Substratschicht 32 zu hoch ist, d.h. höher als 0,24- Ohm cm5 so wird der Kollektorbahnwiderstand des senkrechten npn-Transistors zu hochο
Die epitaxiale p-Schicht 33 weist vorzugsweise eine Stärke auf, die im Bereich von 10.».16 /um liegt, sowie einen spezifischen Widerstand, der in den Bereich von 0,7...2,0 Ohm cm fällt. Wenn der spezifische Widerstand der epitaxialen p-Schicht 33 zu niedrig ist, d„ho bei weniger als 0,7 Ohm cm liegt, so wird die aufwärts gerichtete Diffusion der n+-Schicht 31 bis zu dem Punkt vermindert, wo die η -Schichtzonen 31 und 34 nicht mehr einander überdecken können, in diesem Fall wird also kein durchgehendes n+-Gebiet ausgebildet. Wenn andererseits der spezifische Widerstand der epitaxialen p-Schicht 33 zu hoch liegt, d.h. mehr als 2,0 Ohm cm aufweist, so kann ein Spannungsdurchschlag auftreten, beispielsweise bei wneiger als 20 V, und zwar zwischen dem isolierten Kollektor 35
12 709812/0696
seitlich liegenden npn-Transistors und dem Kollektor $2. des senkrecht angeordneten Leistungs- oder Hochstrom-Transistors aufgrund der Tatsache, daß sich die Sperrschichten an den Übergängen aus der epitaxialen p-Schicht 33 und dem n-Substrat 32 und aus der epitaxialen p-Schicht 33 und dem isolierten Kollektor 35 zueinander hin derart ausbreiten können, daß sie sich gegenseitig berühren.
Wenn die Stärke der epitaxialen p-Schicht 33 zu gering ist, d.h. weniger als angenähert 10 /um, so wird die Durchschlagsspannung zu niedrig, beispielsweise weniger als 20 V, woraus sich ein Zustand ergibt, der dem Fall ähnelt, wo der spezifische Widerstand der epitaxialen p-Schicht 33 zu hoch ist. Umgekehrt, wenn die Stärke der epitaxialen p-Schicht 33 zu hoch ist, d.h. größer als etwa 16 /um, so ist eine durchgehende Diffusion zwischen den Schichten 31 und 34, die über die epitaxiale p-Schicht 33 erfolgt, zu schwierig zu erreichen
Die epitaxiale n-Schicht 36 weist vorzugsweise eine Stärke auf, die in den Bereich von 10...16 /um fällt, sowie einen spezifischen Widerstand, der im Bereich von 0,5<>..2,0 Ohm cm liegt. Wenn die Stärke der epitaxialen n-Schicht 36 zu niedrig ist, d.h„ weniger als 10 ^um beträgt, so fällt die Kollektor-Emitter-Durchbruchspannung in dem seitlichen isolierten npn-Transistor unter 20 V aufgrund des Erreichens der Durchbruchfeidstärke zwischen der Sperrschicht, die die p-Basiszone 15 umgibt, und der versenkten η -Schicht 35. Wenn andererseits die epitaxiale n-Schicht 36 zu stark ist, so können die Zonen der seitlich angeordneten Transistoren nicht von dem senkrecht angeordneten Hochstrom-Transistor und von den anderen seitlich liegenden Bauelementen durch die zuge-
709^2/10696
ORIGINAL INSPECTED '
hörigen Isolationszonen 14- wegen der begrenzten Tiefe dieser letzteren getrennt werden. Wenn der spezifische Widerstand der epitaxialen n-Schicht 36 zu niedrig ist, d.H. unter 0,5 Ohm cm liegt, so tritt ein Lawinendurchbruch zwischen der p-Basiszone 15 und der epitaxialen n-Schicht 36 auf0 Wenn der spezifische Widerstand der epitaxialen n-Schicht 36 zu hoch ist, so kann die Durchbruchfeidstärke in derselben Weise wie oben beschrieben zwischen d.er p-Basiszone 15 und der versenkten Schicht 35 auftreten9 wie im Hinblick auf den Fall, wo die epitaxiale n-Schicht 36 zu dünn istο Bin anderer, durch den zu hohen spezifischen Widerstand der epitaxialen n-Schicht 36 verursachter Nachteil liegt in der Zunahme des Kollektorbahnwiderstandes des seitlich angeordneten Transistors»
Da die Kollektorbahn des erfindungsgemäßen Hochstrom-Transistors mit niedrigem Kollektorbahnwiderstand das n-Substrat 32 einschließt, so kann nur ein einziger derartiger, unabhängig betreibbarer Hochstrom-Transistor auf dem Halbleiterkörper hergestellt werden, außer für den Pail, daß zwei oder mehrere derartige Transistoren unter der Voraussetzung hergestellt werden dürfen, daß sie einen gemeinsamen Kollektoranschluß aufweisen.
Es wird nunmehr auf Fig. 5 bezug genommen, dort ist eine andere Ausführungsform der Erfindung dargestellt. Bei der Ausführungsform nach Fig. 5 ist die Struktur identisch mit der zuvor nach Fig., 4- beschriebenen Struktur, mit der Ausnahme, daß an der Begrenzung eines jeden integrierten Schaltungsplättchens, das geritzt und abgetrennt werden soll an Ritzungslinien 4-1 entlang, eine durchgehend diffundierte rahmenförmige Isolationszone 4-2 in
14- -
ORlCMNAL »NS^ECTED 709812/0696
der epitaxialen p-Schicht 33 in derselben Weise, d.lu durch die auf- und abwärts gerichtete Diffusion versenkter η -Schichten, zu demselben Zeitpunkt und bei demselben Diffusionsschritt erhalten wird, wie es zuvor unter Bezugnahme auf Figo 3 für die versenkten Schichten 31 und 34- beschrieben worden ist, die dazu eingesetzt werden, die andere durchgehende Diffusion zu erhalten. Diese rahmenförmigen Isolationszonen 4-2 werden in der epitaxialen p-Schicht 33 in senkrechter Überdeckung mit den einzelnen, sich überschneidenden Ritzungslinien 4-1 vorgesehen. Diese durchgehend diffundierte Isolationszone 4-2 an den Ritzungslinien 4-1 entlang dient zur Schaffung eines versenkten pn-Überganges bei 4-3, zwischen der epitaxialen p-Schicht 33 und dem n-Substrat 32. Bei Nichtvorhandensein der durchgehend diffundierten Isolationszonen 4-2 wird an der Begrenzung ein pn-übergang an der Trennungsfläche, zwischen der epitaxialen p-Schicht 33 und dem n-Substrat 32 ausgebildet, wodurch aufgrund der Oberflächenverunreinigung bewirkt wird, daß ein Leckstrom zwischen der epitaxialen p-Schicht 33 und dem n-Substrat 32 fließt. Dieser unerwünschte Leckstrom würde in der integrierten Schaltung als Leckstrom von der isolierten p-Zone zum Kollektor 32 des erfindungsgemäßen, senkrechten npn-Hochstrom-Transistors in. Erscheinung treten. Die versenkten Übergänge 4-3 unterbinden diesen unerwünschten Strom. Außerdem dienen die versenkten Übergänge 4-3 dazu, die epitaxialen p-Schichtzonen 33 eines jeden integrierten Schaltungsplättchens voneinander vor der mechanischen Trennung zu separieren, so daß die einzelnen integrierten Schaltungsplättchen vor ihrer Abspaltung elektrisch geprüft werden können. Ohne die rahmenförmigen, durchgehend diffundierten Isolationszonen 4-2 würde man einen sich steigernden Leckstrom über das Halbleiterplättchen, zwischen dem n-Substrat 32
- 15 709812/0696
und der epitaxialen p-Schicht 3J2 erhalten,, was die Prüfung der einzelnen Schaltungsplättehen vor der Abspaltung unmöglich machen würdeο
Bei der Herstellung der erfindungsgaraäßen Strukturen werden übliche und Yorbekannte Verfahrensweisen für die fotolithografie9 den epitaxial©n ZüehtungsTOrgang und für die Biffusionsvorgänge eingesetzte Wenn auch die Erfindung unter Bezugnahme auf npn-Ö?ransistoren beschrieben irorden ist, so kann sie ebenfalls zur Schaffung von pnp-£ransistoren mit den Merkmalen der Erfindung eingesetzt werdeno
Patentansprüche -
16 709812/0 696

Claims (1)

  1. ρ α α? β μ sjijrs pruhe . .
    1J Verfahren zur Herstellung eines Transistors mit; niearigim Kollektorbahnwiderstand in einer monolithischen integrierten Schaltungy dadurch gekennzeichnete, daß eine erste Schichtzone (31) eines ersten Leitungstyps in der Oberfläche eines Substrats (32) vom genannten ersten ^eitungstyp ausgebildet wirds daß eine zweite Schicht (33) eines zweites. Leitimgstyps über der Oberfläche des genannten Substrats (32) und der genannten ersten Schichtsone (31) ausgebildet wir&p daß eine dritte Schichtzone (34) vom genannten ersten leitungstyp in d©r Oberfläche der genannten zweiten Schicht (33) ausgebildet und über der ersten Schichtzone (31) angeordnet wirdj daß eine vierte Schicht (36) vom ersten Leitungstyp über der Oberfläche der genannten zweitem Schicht (33) un& der genannten dritten Schichtzone (34) ausgebildet wirds daß sicn die genannte erste Schichtzone (31) und die genannte dritte Schichtzone (34) senkrecht zueinander«, bis zur gegenseitigen Überlappung, innerhalb der genannten zweiten Schicht (33) zur Ausbildung einer tiefen Schichtzone vom ersten Leitungstyp ausbreiten, die sich von der genannten vierten Schicht (36), durch die genannte zweite Schicht (33) hindurch, bis in das Substrat (32) hinein erstreckt, daß eine Basiszone (15) vom genannten zweiten Leitungstyp in der genannten vierten Schicht (36) , über der genannten dritten Schichtzoiie (34), ausgebildet wird, daß eine Emitterzone Oi6). vom-genannten ersten Leitungstyp in der genannten Basiszone (15) ausgebildet wird,· daß eine Bmitterkontaktierung (22) zum Anschluß der genannten Emitterzone (16), und eine Basiskontaktierung (23) zum Anschluß der genannten Basiszone (15) ausgebildet wird, und daß eine Kollektorkontaktierung (37) auf dem genannten Substrat (32) geschaffen wird.
    - 17 7098t11i
    2β Verfahren nach Anspruch 13 dadurch gekennzeichnet, daß es den Ysrfahrsassehri-öt der 4-asbildung einer fünften Schichtzone (35) ä@s genannten ersten Leitungstyps in der genannten zweiten Schickt (53) und in eins© gewissen seitlichen Abstand von der genannten drittsa Schiehtzoii-s (3*5·) umfaßt, wobei die genannte vi sr te Sshioht (36) über der- genannten fünften Schichtzone (35) ausgebildet udraj daß sine Basisaon-a (15) vom zweiten Iieitungstyp in der gsnarmtsii vierten gahiafct (JS) über der genannten fünften Schiclitzone (,35) ausgebildet wircL daß- eine Iraitterzone (16) vom ersten Leitungstyp in der genannten Basiszone (15) ausgebildet wird? daß eine Kollektorkonfcaktierungszone (1?) vom ersten Iieitungstyp in der genannten vierten Schiebt (36) und in einem gewissen Abstand von der letztgenannten Basiszone (15) ausgebildet wirdj daß Isolationszonen (14) vom zweiten Leitungstyp ausgebildet werden, die die genannte vierte Schicht (36) durchsetzen und in die genannte zweite Schichtzone (33) eindringen, und daß Kontaktierungen (23, 22, 21) für die letztgenannten Basis-, Emitter- und Kollektorkontaktierungszone (15>> 16, 17) ausgebildet werden.
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es den Schritt der Ausbildung einer ersten η -Schichtzone (31) auf der Oberfläche eines Substrats (32) vom n-Leitungstyp umfaßt, daß eine epitaxiale p-Schicht (33) auf der Oberfläche des genannten Substrats (32) und der genannten ersten n+-Schichtzone (31) ausgebildet wird, daß eine zweite n+-Schichtzone (34) in der Oberfläche der genannten epitaxialen p-Schicht (33) ausgebildet und über der genannten ersten n+-Schichtzone (31) angeordnet wird, daß eine epitaxiale n-Schicht (36) auf der Oberfläche der genannten zweiten
    18 -
    7Q9812/0693
    n+-Schicht (34) und der genannten epitaxialen p-Schicht (33) ausgebildet wird, daß sich die genannte erste η -Schichtzone (31) und die genannte zweite n^-Schiehtzone (34) senkrecht bis zur gegenseitigen Überlappung innerhalb der genannten epitaxialen p-Schicht (33) ausdehnen, um eine tief gehende n^-Schicht zu bilden, die sich von der genannten epitaxialen n-Schicht (36), durch die genannte epitaxiale p-Schicht (33) hindurch 9 bis in das genannte n-Substrat (32) hinein erstreckt9 daß eine Basiszone (15) vom p-Leitungstyp in der genannten epitaxialen n-Schicht (36) über der genannten, tief gehenden n*-Schichtzone (31S 34) ausgebildet wird, daß eine n+-Binitterzone (16) in der genannten p-Basiszone (15) " ausgebildet wird, daß eine Emitterkontaktierung (22) zum Anschluß der genannten n+-Bmitterzone (16) ausgebildet wird., sowie eine Basiskontaktierung (23) zum Anschluß der genannten p-Basiszone (i5)s und daß eine Kollektorkontaktierung (37) auf dem genannten n-Substrat (32) geschaffen wird«,
    4O Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß es den Verfahrensschritt der Ausbildung einer dritten η -Schichtzone (35) in der genannten epitaxialen p-Schicht (33) in einem gewissen Abstand von der genannten zweiten η -Schichtzone (34) umfaßt, wobei die genannte epitaxiale n-Schicht (36) über der genannten η -Schichtzone (35) ausgebildet wird, daß eine p-Basiszone (I5) in der genannten epitaxialen n-Schicht (36) über der genannten dritten n+-Schichtzone (35) ausgebildet wird, daß eine ^-Emitterzone (16) in der letztgenannten Basiszone (15) ausgebildet wird, ..daß eine η -Kollektorkontaktierungszone (17) in der genannten epitaxialen n-Schicht (36), in einem gewissen Abstand von der letztgenannten Basiszone (15), ausgebildet wird, daß p^-Isolations-
    - 19 7098Ί2/0Β96
    zonen (14·), durch die genannte epitaxiale n-Sehicht (36) hindurch und in die genannte epitaxiale p-Schicht (33) eindringend, ausgebildet werden, und daß Kontaktierungen (23, 22, 21) für die letztgenannte Basis-, Emitter- und Kollektorkontaktierungszone (15, 16, 17) ausgebildet werden»
    5, Monolithische integrierte Schaltung, hergestellt nach dem Verfahren gemäß Anspruch 1-4, mit einem Transistor mit niedrigem Kollektorbahnwiderstand, dadurch gekennzeichnet, daß sie ein Substrat (32) von einem ersten Leitungstyp umfaßt, daß eine erste Schicht (33) von einem zweiten Leitungstyp auf dem genannten Substrat (32) angeordnet ist, daß eine zweite Schicht (36) vom ersten Leitungstyp auf der genannten ersten Schicht (33) angeordnet ist, daß sich eine tiefe Schichtzone (31» 3*0 des ersten Leitungstyps vom unteren Teil der genannten zweiten Schicht (36), und durch die genannte erste Schicht (33), bis in das Substrat (32) hinein erstreckt, daß eine Basiszone (15) des zweiten Leitungstyps in der genannten zweiten Schicht (36) über der genannten tiefen Schichtzone (3Ί> 34·) angeordnet ist, daß sich eine Emitterzone (16) des ersten Leitungstyps in der genannten Basiszone (15) befindet, daß eine Emitterkontaktierung (22) zum Anschluß der genannten Emitterzone (16), eine Basiskontaktierung (23) zum Anschluß der genannten Basiszone (15) und eine Kollektorkontaktierung (37) zum Anschluß der Kollektorzone auf dem genannten Substrat (32) vorgesehen sind«,
    6. Monolithische integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß sie eine dritte Schichtzone (35) vom ersten Leitungstyp am Übergang der genannten ersten Schicht (33) zu der
    20 ORIGINAL INSPECTED
    709Si2/06S8
    '263356Sj
    genannten zweiten Schicht (36) in einem gewissen Abstand von der genannten tiefen Schichtzone (31, 34·) einschließt, daß sich eine Basiszone (15) des zweiten Leitungstyps in der genannten zweiten Schicht (36) über der genannten dritten Schichtzone (35) befindet, daß eine Kollektorkontaktierungszone (17) vom ersten Leitungstyp in der genannten zweiten Schichtzone (36) und in einem gewissen Abstand von der letztgenannten Basiszone (15) angeordnet ist, daß Isolationszonen (14-) vom zweiten Leitungstyp durch die genannte zweite Schicht (36) hindurchgehen und in die genannte erste Schichtzone (33) eindringen, und daß Kontaktierungen (23, 22, 21) für die letztgenannte· Basis-, Emitter- und Kollektorkontaktierungszone (15> 16, 1?) vorgesehen sind.
    7ο Monolithische integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß sie ein n-Substrat (32), eine epitaxiale p-Schicht (33) auf dem genannten n-Substrat (32), eine epitaxiale n-Schicht (36) auf der genannten epitaxialen p-Schicht (33) und eine tief liegende η -Schichtzone (31, 3^) umfaßt, die sich vom unteren Teil der genannten epitaxialen n-Schicht (36) und durch die genannte epitaxiale p-Schicht (33) hindurch, bis in das genannte n-Substrat (32) hinein erstreckt, daß eine Basiszone (15) vom p-Leitungstyp in der genannten epitaxialen n-Schicht (36), über der genannten, tief liegenden n+-Schichtzone (31, 34) vorgesehen ist, daß sich eine n+-Emitterzone (16) innerhalb der genannten p-Basiszone (15) befindet, daß eine Emitterkontaktierung (22) die Verbindung mit der genannten n+-Emitterzone (16), - eine Basiskontaktierung (23) die Verbindung mit der genannten p-Basiszone (15),und eine Kollektorkontaktierung (37) die Verbindung mit dem genannten n-Substrat (32) herstellt.
    709812/069B
    8. Monolithische integrierte Schaltung nach Anspruch 75 dadurch gekennzeichnet, daß sie eine flache n+-Schichtzone (35) am Übergang zwischen der genannten epitaxialen n-Schicht (36) und der genannten epitaxialen p-Schicht (33) und in einem gewissen Abstand von der genannten tief liegenden η -Schichtzone (31, 34·) umfaßt, daß eine p-Basiszone (15) in der genannten epitaxialen n-Schicht (36) über der flachen n+-Schichtzone (35) ausgebildet ist, daß sich eine n+-Emitterzone (16) innerhalb der genannten p-Basiszone (15) befindet, daß eine ^-Kollektorkontaktierungszone (17) in der genannten epitaxialen n-Schicht (36) in einem gewissen Abstand von der letztgenannten Basiszone (15) liegt, daß sich p+-Isolationszonen (14·) durch die genannte epitaxiale n-Schicht (36) erstrecken und in die genannte epitaxiale p-Schicht (33) eindringen, und daß Kontaktierungen (23, 22, 21) für die letztgenannte Basis-, Emitter- und Kollektorkontaktierungszone (15» 16, 17) vorgesehen sind,,
    9. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß es den Verfahrensschritt der Ausbildung einer rahmenförmigen Isolationszone (4-2) vom ersten Leitungstyp umfaßt, die sich innerhalb der genannten zweiten Schicht (33) senkrecht erstreckt, daß die genannte rahmenfÖrraige Isolationszone (4-2) um den Umfang der integrierten Schaltung, in senkrechter Überdeckung mit einer vorbestimmten Begrenzungslinie (4-1) verläuft, die zur !Trennung der einzelnen integrierten Schaltungen im Halbleiterplättchen derart eingesetzt wird, daß bei der Trennung der einzelnen integrierten Schaltungsplättchen an den genannten Begrenzungslinien (4-1.) entlang die Abgrenzung senkrecht durch die genannte rahmenförmige Isolationszone (4-2) vom ersten Leitungstyp verläuft,
    22 7 09812/0696
    um versenkte pn-übergänge (4-3) zwischen. der genannten zweiten Schicht (33) und dem genannten Substrat (32) und zwischen der genannten zweiten Schicht (33) und der genannten vierten Schicht (36) zu schaffen.
    10«, Verfahren nach Anspruch 3 und 4? dadurch gekennzeichnet, daß es den Verfahrensschritt der Ausbildung einer rahmenförmigen Isolationszone (42) vom n+-Leitungstyp umfaßts die sich innerhalb der genannten epitaxialen p-Schieht (33) und senkrecht durch diese hindurch erstreckt, <3.aß die genannte rahmenförmige n+-Isolationszone (42) um den Umfang der integrierten Schaltung verläuft, in senkrechter überdeckung mit einer vorbestimmten Begrenzungslinie (41), die zur Abtrennung der einzelnen integrierten Schaltungsplättchen voneinander derart eingesetzt wird, daß bei der Abtrennung der einzelnen integrierten Schaltungsplättchen an den genannten Begrenzungslinien (41) die Abgrenzung senkrecht durch die genannte rahmenfsrmige η -Isolationszone (42) verläuft, um versenkte pn-Ubergänge (43) zwischen der genannten epitaxialen p-Schicht (33) und dem Substrat (32) vom n-Leitungstyp und zwischen der genannten epitaxialen p-Schicht (33) und der epitaxialen n-Schicht (36) zu schaffen.
    11. Monolithische integrierte Schaltung nach Anspruch 5 und 6, dadurch gekennzeichnet, daß sie eine rahmenförmige Isolationszone (42) vom ersten Leitungstyp umfaßt, die innerhalb der genannten ersten Schicht (33) vom zweiten Ijeitungstyp angeordnet ist und sich senkrecht durch diese hindurch bis zu dem genannten Substrat (32) erstreckt, daß die genannte rahmenförmige Isolationszone (42) um den Umfang der integrierten Schaltung, in senkrechter
    - 23 709812/0696.
    überdeckung mit einer Begrenzungslinie (41) verläuft, die zur Abtrennung der einzelnen integrierten Schaltungsplättchen von dem Halbleiterplättchen eingesetzt wird, in dem sie ausgebildet worden sind, derart, daß bei der Abtrennung der einzelnen integrierten Schaltungsplättchen an diesen Begrenzungslinien entlang die Abgrenzung senkrecht durch die genannte rahmenförmige Isolationszone (42) vom ersten Leitungstyp hindurch geht, um versenkte pn-Übergänge (43) zwischen der genannten ersten Schicht (33) vom zweiten Leitungstyp und dem genannten Substrat (32) vom ersten Leitungstyp und zwischen der genannten zweiten Schicht (33) und der genannten vierten Schicht (36) zu schaffen»
    12. Monolithische integrierte Schaltung nach Anspruch 7 und 8, dadurch gekennzeichnet, daß sie eine rahmenförmige Isolationszone (42) vom n+-Leitungstyp umfaßt, die in der genannten epitaxialen p-Schicht (33) ausgebildet worden ist und sich senkrecht durch diese, bis zu dem genannten n-Substrat (32) hin, erstreckt, daß die genannte rahmenförmige Isolationszone (42) vom η -Leitungstyp um den Umfang der integrierten Schaltung in senkrechter Überdeckung mit einer vorbestimmten Begrenzungslinie (41) verläuft, die zur Abtrennung der einzelnen integrierten Schaltungsplättchen voneinander auf dem Halbleiterplättchen einzusetzen ist, auf welchem die integrierten Schaltungen ausgebildet worden sind, derart, daß bei der Abtrennung der einzelnen integrierten Schaltungsplättchen an den genannten Begrenzungslinien (41) diese Abgrenzung senkrecht durch die genannte rahmenförmige n+-Isolationszone (42) verläuft, um versenkte pn-Übergänge (43) zwischen der genannten epitaxialen p-Schicht (33) und der genannten n-Substratschicht (32) und zwischen der genannten epitaxialen
    _ 24 - 709812/0698
    p-Sehicht (33) und der genannten epitaxialen n-Schicht (36) zu schaffen.
    13. Verfahren nach Anspruch 9 und 10, dadurch gekennzeichnet, daß es den Verfahrensschritt der elektrischen Prüfung der einzelnen integrierten Schaltungsplättchen vor der Abtrennung derselben im Halbleiterplättchen umfaßt.
    709B12/0696
DE19762633569 1975-07-31 1976-07-27 Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren Granted DE2633569A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/600,814 US4046605A (en) 1974-01-14 1975-07-31 Method of electrically isolating individual semiconductor circuits in a wafer

Publications (2)

Publication Number Publication Date
DE2633569A1 true DE2633569A1 (de) 1977-03-24
DE2633569C2 DE2633569C2 (de) 1987-05-27

Family

ID=24405148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762633569 Granted DE2633569A1 (de) 1975-07-31 1976-07-27 Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren

Country Status (5)

Country Link
US (1) US4110782A (de)
JP (1) JPS5218178A (de)
CA (1) CA1047652A (de)
DE (1) DE2633569A1 (de)
FR (1) FR2319973A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250204A1 (de) * 2002-10-28 2004-05-13 Infineon Technologies Ag Verfahren zur Herstellung einer Transistorstruktur

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2445626A1 (fr) * 1978-12-29 1980-07-25 Radiotechnique Compelec Transistor pour circuit integre
JPS5623770A (en) * 1979-08-06 1981-03-06 Toshiba Corp Manufacture of semiconductor device
JPS5690554A (en) * 1979-12-22 1981-07-22 Toshiba Corp Semiconductor device
FR2523370B1 (fr) * 1982-03-12 1985-12-13 Thomson Csf Transistor pnp fort courant faisant partie d'un circuit integre monolithique
EP0117867A4 (de) * 1982-08-26 1985-04-23 Mitsubishi Electric Corp Halbleitervorrichtung.
US5055418A (en) * 1987-07-29 1991-10-08 National Semiconductor Corporation Process for fabricating complementary contactless vertical bipolar transistors
US4885621A (en) * 1988-05-02 1989-12-05 Delco Electronics Corporation Monolithic pressure sensitive integrated circuit
US5153697A (en) * 1989-02-10 1992-10-06 Texas Instruments Incorporated Integrated circuit that combines multi-epitaxial power transistors with logic/analog devices, and a process to produce same
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
JPH03179772A (ja) * 1989-12-08 1991-08-05 Toshiba Corp 半導体装置
US5623159A (en) * 1994-10-03 1997-04-22 Motorola, Inc. Integrated circuit isolation structure for suppressing high-frequency cross-talk
JP2647057B2 (ja) * 1995-06-02 1997-08-27 日本電気株式会社 半導体装置
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6841437B1 (en) * 2003-06-20 2005-01-11 Semiconductor Components Industries, L.L.C. Method of forming a vertical power semiconductor device and structure therefor
US7501693B2 (en) * 2006-11-17 2009-03-10 Micrel, Inc. LDO regulator with ground connection through package bottom

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2306842A1 (de) * 1973-02-12 1974-08-15 Siemens Ag Verfahren zum herstellen einer vielzahl von halbleiterelementen aus einer einzigen halbleiterscheibe
DE2445023A1 (de) * 1974-01-14 1975-07-17 Nat Semiconductor Corp Verfahren zur herstellung eines transistors mit niedrigem kollektorwiderstand, sowie nach diesem verfahren hergestellter, integrierter schaltungsbaustein

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449643A (en) * 1966-09-09 1969-06-10 Hitachi Ltd Semiconductor integrated circuit device
JPS5942463B2 (ja) * 1972-09-22 1984-10-15 ソニー株式会社 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2306842A1 (de) * 1973-02-12 1974-08-15 Siemens Ag Verfahren zum herstellen einer vielzahl von halbleiterelementen aus einer einzigen halbleiterscheibe
DE2445023A1 (de) * 1974-01-14 1975-07-17 Nat Semiconductor Corp Verfahren zur herstellung eines transistors mit niedrigem kollektorwiderstand, sowie nach diesem verfahren hergestellter, integrierter schaltungsbaustein

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250204A1 (de) * 2002-10-28 2004-05-13 Infineon Technologies Ag Verfahren zur Herstellung einer Transistorstruktur
DE10250204B4 (de) * 2002-10-28 2008-04-30 Infineon Technologies Ag Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
US7371650B2 (en) 2002-10-28 2008-05-13 Infineon Technologies Ag Method for producing a transistor structure
DE10250204B8 (de) * 2002-10-28 2008-09-11 Infineon Technologies Ag Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur

Also Published As

Publication number Publication date
JPS5218178A (en) 1977-02-10
JPS6229904B2 (de) 1987-06-29
US4110782A (en) 1978-08-29
DE2633569C2 (de) 1987-05-27
FR2319973A1 (fr) 1977-02-25
CA1047652A (en) 1979-01-30

Similar Documents

Publication Publication Date Title
DE3720156C2 (de)
DE69331052T2 (de) Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2633569A1 (de) Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren
DE19701189A1 (de) Halbleiterbauteil
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE69324003T2 (de) Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2535864A1 (de) Halbleiterbauelemente
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE2428881A1 (de) Halbleiterstruktur
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2527076A1 (de) Integriertes schaltungsbauteil
DE4032816C2 (de) Lateraler Bipolartransistor
DE2426529A1 (de) Planardiffusionsverfahren
DE2627922A1 (de) Halbleiterbauteil
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: RICHTER, J., DIPL.-ING., 1000 BERLIN GERBAULET, H., DIPL.-ING., PAT.-ANWAELTE, 2000 HAMBURG