DE2306842A1 - Verfahren zum herstellen einer vielzahl von halbleiterelementen aus einer einzigen halbleiterscheibe - Google Patents

Verfahren zum herstellen einer vielzahl von halbleiterelementen aus einer einzigen halbleiterscheibe

Info

Publication number
DE2306842A1
DE2306842A1 DE19732306842 DE2306842A DE2306842A1 DE 2306842 A1 DE2306842 A1 DE 2306842A1 DE 19732306842 DE19732306842 DE 19732306842 DE 2306842 A DE2306842 A DE 2306842A DE 2306842 A1 DE2306842 A1 DE 2306842A1
Authority
DE
Germany
Prior art keywords
trenches
semiconductor wafer
semiconductor
type
congruent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732306842
Other languages
English (en)
Other versions
DE2306842C3 (de
DE2306842B2 (de
Inventor
Dieter Krockow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19732306842 priority Critical patent/DE2306842C3/de
Priority to JP916674A priority patent/JPS49114346A/ja
Publication of DE2306842A1 publication Critical patent/DE2306842A1/de
Publication of DE2306842B2 publication Critical patent/DE2306842B2/de
Application granted granted Critical
Publication of DE2306842C3 publication Critical patent/DE2306842C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

  • Verfahren zum Herstellen einer Vielzahl von Halbleiterw elementen aus einer einzigen Halbleiterscheibe Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Vielzahl von Halbleiteelementen aus einer einzigen Halbleiterscheibes die einen ersten ieitungstyp aufweist.
  • Ein solches Verfahren ist z. B. in der Offenlegungsschrift 2 021 843 beschrieben worden. Zum besseren Verständnis des Standes der Technik wird auf die Figur 1 Bezug genommen. Das beschriebene Verfahren wird so durchgeführt, daß auf beiden Seiten einer einen ersten Ileitungstyp aufweisenden Halbleiterscheibe 16 eine Slaskierung vorgenommen wird, die ein Raster sich kreuzender Streifen freiläßt. Dann wird in das Rastermuster ein Dotiermaterial entgegengesetzten Beitungstyps solange eindiffundiert, bis unterhalb des von der Maskierung nicht bedeckten Rasters der erste Beitungstyp verschwunden ist.
  • Dieser Bereich ist mit 17 bezeichnet. Anschließend wird in die Halbleiterscheibe 16 nach einem weiteren Maskierungsschritt von beiden Seiten her über den Rest der Fläche bis zu einer bestimmten Tiefe Dotiermaterial eindiffundiert, wobei die Zonen 18 und 19 gebildet werden. Ein Teil der Zone des ersten Leitungstyps bleibt dabei erhalten. Danach kannen eventuell weitere Zonen eindiffundiert und auf der Oberseite und Unterseite der Halbleiterscheibe 16 Kontakte angebracht werden. Auf der Ober- und Unterseite werden in sich geschlossene, die einzelnen Halbleiterelemente allseitig umgebende Gräben angebracht, die bis in den Bereich ersten Leitungstyps reichen. Damit wird ein Kurzschluß des pn-tJberganges 20 vermieden.
  • Die Halbleiterscheibe 16 wird dann in den Bereichen 17 in einzelne Halbleiterelemente zertrennt. Die Gräben 21 und 22, in denen der pn-Übergang 20 an die Oberfläche tritt, werden mit einem Isolierstoff, z. B. Glas gefüllt.
  • Die unterschiedliche Eindringtiefe der Dotierstoffe in den Bereich 17 einerseits und den Zonen 18 und 19 andererseits macht zwei verschiedene Maskierungsschritte und Diffusionsschritte notwendig.
  • Die der Erfindung zugrundeliegende Aufgabe besteht darin, ein Verfahren der beschriebenen Art so weiterzubilden, daß die Dotierung des Bereiches und der genannten Zonen mittels ein- und desselben Diffusionsschrittes und ohne jegliche Maskierung möglich ist.
  • Die Erfindung ist gekennzeichnet, durch folgende Schritte: a) die Halbleiterscheibe wird auf beiden Seiten mit einem Raster sich kreuzender, deckunggleicher erster Gräben versehen, b) in die ganze Halbleiterscheibe wird von beiden Seiten her ein Dotierstoff eines zweiten Leitungstyps so tief eindiffundiert, daß der erste Leitungstyp zwischen zwei der deckungsgleichen Gräben verschwindet und außerhalb des Rasters auf beiden Seiten der Halbleiterscheibe Zonen entgegengesetzten Leitungstyps gebildet werden, c) zumindest auf einer Seite der Halbleiterscheibe werden weitere vorbestimmte Flächen der Halbleiterscheibe umfassende, die ersten Gräben nicht schneidende weitere Gräben angebracht, die bis in eine durch den ersten teitungstyps gebildete erste Zone reichen, d) die#ersten und die weiteren Gräben werden mit Glas oder einer glasartigen Substanz abgedeckt, ) die Halbleiterscheibe wird durch Trennen in den ersten Gräben in einzelne Halbleiterelemente zerteilt.
  • Zweckmäßigerweise werden auch auf der anderen Seite der Halbleiterscheibe weitere Gräben angebracht, die mit den weiteren Gräben auf der einen Seite deckungsgleich sind.
  • Damit wird erreicht, daß das Halbleiterelement bei Erwärmung nicht einseitigen mechanischen Belastungen ausgesetzt wird. Mit besonderem Vorteil läßt sich als Dotierstoff Aluminium verwenden, weil für den ersten Diffusionsschritt keine Maskierung benötigt wird und die Diffusionszeit für Aluminium gegenüber den anderen bekannten Dotierstoffen erheblich kürzer ist. Vor dem Zertrennen der Halbleiterscheibe in einzelne Halbleiterelemente kann in wenigstens eine der genannten Zonen eine weitere Zone des ersten oder zweiten Beitungstyps eindiffundiert werden, die die weitere Zone nicht ganz bedeckt und mindestens eine um den Faktor 10 höhere Dotierung aufweist.
  • Die Erfindung wird an Hand eines Ausführungsbeispiels in Verbindung mit den Figuren 2 bis 6 näher erläutert.
  • Es zeigen: Die Figuren 2 bis 5 einen Schnitt durch einen Teil einer Halbleiterscheibe und Figur 6 die Aufsicht auf einen Teil einer Halbleiterscheibe nach Figur 5.
  • Die-Halbleiterscheibe nach Figur 2 ist mit 1 bezeichnet und weist einen ersten Leitungstyp auf. Sie besteht z. B.
  • aus n-dotierten Silicium. Als erster Verfahrensschritt wird in der Halbleiterscheibe ein Raster sich schneidender erster Gräben angebracht. Die Gräben, von denen zwei gezeigt und mit 2 und 3 bezeichnet sind, sind deckungsgleich. Die Tiefe der Gräben wird so gewählt, daß die restliche Siliciumdicke gleich wie oder kleiner als die doppelte Eindringtiefe des Dotiermatenals ist ls. nächster Verfahrensschritt wird in die Halbleiterscheibe 1 von beiden Seiten ein Dotiermaterial eines zweiten 1eitungstyps, in diesem Fall also von p-Leitfähigkeit, eindiffundiert.
  • Dieser Schritt ist in Figur 3 dargestellt. Die Eindringtiefe des p-Dotiermaterials wird durch entsprechende Temperatur und Diffusionszeit so eingestellt, daß der Bereich der zwischen den Gräben 2 und 3 liegenden Halbleiterscheibe 1 völlig umdotiert wird. Dieser Bereich ist mit 7 bezeichnet.
  • Im Inneren der Halbleiterscheibe ist der erste Leitungstyp unverändert geblieben. Dieser bildet eine erste Zone 4. Auf der Oberseite wurde durch die Diffusion eine zweite Zone 5 und auf der Unterseite eine dritte Zone 6 gebildet.
  • Die p-Diffusion kann in bekannter Weise z. B. durch Gallium, Bor oder Aluminium/Bor erreicht werden. Dabei hat die Diffusion mit Aluminium den Vorteil, daß bei gleichen Diffusionstemperaturen die Diffusionszeit gegenüber Gallium nur 60% und gegenüber Bor nur etwa 40% beträgt. Es empfiehlt sich hier eine Diffusion mit Aluminium/Bor, da hier für den ersten Diffusionsschritt keinerlei Maskierung benötigt wird. Würde eine Maskierung benötigt, so könnte eine Aluminium-Bordiffusion nicht durchgeführt werden, da derzeit keine brauchbaren Masken für die Aluminium-Bordiffusion bekannt sind. Bei einer Diffusionszeit von ca. 30 Stunden und einer Temperatur von ca.
  • 122000 erhält man eine Eindringtiefe von ca. 50/u. Bei einer Dicke der Si-Scheibe von z. B. 280/u müssen die Gräben 2,3 also mindestens je 90/u tief sein, damit der Bereich 7 völlig umdotiert wird.
  • Beim nächsten Verfahrensschritt, der in Figur 4 dargestellt ist, kann in die zweite Zone 5 eine vierte Zone 8 eindiffundiert werden. Dieser Schritt ist jedoch für die Erfindung nt ht wesentlich. Die Leitfähigkeit des verwendeten Dotierungsstoffes richtet sich nach der Verwendung der herzustellenden Halbleiterbauelemente. Für die Herstellung von Thyristoren muß ein Dotierungsstoff des ersten Leitungstyps und für die Herstellung von Beistungsgleichrichtern ein Dotierstoff des zweiten Beitungstyps verwendet werden. Die Randkonzentration der vierten Zone 8 wird bei einem Thyristor z. B. bei 1020cm#3 liegen. Eine solch hohe Dotierungskonzentration kann in bekannter Weise durch eine Phosphordiffusion erreicht werden, die z. B. 20 Stunden bei ca. 11800C durchgeführt wird. Man erhält hier eine Eindringstiefe von ca. 15/u.
  • Der nächste Verfahrensschritt ist in Figur 5 dargestellt.
  • Bei der in Figur 4 gezeigten Halbleiterscheibe ist ersichtlich, daß der zwischen den Zonen 4 und 5 bzw. 6 bzw. 7 liegende pn-Übergang durch den Bereich 7 kurzgeschlossen ist.
  • Er hat daher keine Sperrwirkung. Der pn-Übergang wird daher zwischen dem Bereich 7 und der vierten Zone 8 durch weitere Gräben 10 aufgetrennt, die bis in die Zone 4 reichen. Diese weiteren Gräben sind in sich geschlossen und umfassen die zweite Zone 5 des Halbleiterelementes. Aus mechanischen Gründen ist es zweckmäßig, auch auf der Unterseite des Halbleiterelementes weitere Gräben anzubringen, die mit den Gräben 10 deckungsgleich sind. Damit#wird bei Wärmebeanspruchung des Halbleiterbäuelementes eine unsymmetrische mechanische Belastung des Halbleiterelementes vermieden.
  • Anschließend werden die weiteren Gräben 10 und eventuell der Graben 2 mit einer Glasmasse 11 gefüllt, die in bekannter Weise durch Aufschmelzen aus einem Glaspulver hergestellt werden kann. Die Glasmasse kann sich auch über die Gräben 2,10 hinaus bis zur Oberfläche der Halbleiterscheibe erstrecken. Diese Glasabdeckung hat den Zweck, den an die Oberfläche der Halbleiterscheibe tretenden pn-Übergang zu schützen. Die Glasabdeckung kann auch dadurch-hergeste-llt werden, daß nach dem Anbringen der Gräben 10 die gesamte Oberfläche der Halbleiterscheibe mit einer Glasschicht überzogen wird, die dann anschließend an denjenigen Stellen, an denen sie-nicht benötigt wird, weggeätzt wird. Die Glas -schicht kann gleichzeitig auch als Maske beim Anbringen von Elektroden verwendet werden, indem sie nur an denjenigen Stellen weggeätzt wird, an denen Elektroden angebracht werden sollen. Die Elektrode auf der Oberseite ist mit 13 und auf der Unterseite mit 14 bezeichnet. Die Elektroden können in bekannter Weise durch Aufbringen einer vergoldeten Nickelschicht hergestellt werden. Auf der Unterseite kann die Elektrode 14 bis in den Graben 3 reichen.
  • Der letzte#Verfahrensschritt besteht darin, daß die einzelnen Halbleiterelemente in den Bereichen 7 durch Schnitte 12 zertrennt werden. Die Halbleiterelemente sind dann fertig und können in ein entsprechendes Gehäuse eingesetzt werden.
  • In Figur 6 ist die Halbleiterscheibe 1 mit einem einzigen Halbleiterelement in der Aufsicht gezeigt. Es ist deutlich das Raster der sich kreuzenden Gräben 2 und ein weiterer, in sich geschlossener Graben 10 zu erkennen.
  • 4 Patentansprüche 6 Figuren

Claims (4)

  1. Paten tans# r ü c h e Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe, die einen ersten Leitungstyp aufweist, gekennzeichnet durch folgende Schritte: a) Die Halbleiterscheibe wird auf beiden Seiten mit einem Raster sich kreuzender, deckungsgleicher erster Gräben versehen, b) in die ganze Halbleiterscheibe wird von beiden Seiten her ein Dotierstoff eines zweiten Leitungstyps so tief eindiffundiert, daß der erste Beitungstyp zwischen zwei der deckungsgleichen Gräben verschwindet und außerhalb des Rasters auf beiden Seiten der Halbleiterscheibe Zonen entgegengesetzten leitungstyps gebildet werden, c) zumindest auf einer Seite der Halbleiterscheibe werden weitere vorbestimmte Flächen der Halbleiterscheibe umfassende, die ersten Gräben nicht schneidende weitere Gräben angebracht, die bis eine durch den ersten Beitungstyp gebildete erste Zone reichen, d) die ersten und die weiteren Gräben werden mit Glas oder einer glasartigen Substanz abgedeckt, e) die Halbleiterscheibe wird durch Trennen in den ersten Gräben in einzelne Halbleiterelemente zerteilt.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß auch auf der anderen Seite der Halbleiterscheibe weitere Gräben angebracht werden, die zu den weiteren Gräben auf der einen Seite deckungsgleich sind.
  3. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i c h n e t , daß als Dotierstoff zweiten Leitungstyps Aluminium/B#r eindiffundiert wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t , daß vor dem Zertrennen der Halbleiterscheibe in wenigstens eIner der geannten Zonen eine weitere Zone des ersten oder zweiten: Leitfähigkeitstyps hergestellt wird, die die genannten Zonen nicht ganz bedeckt und mindestens eine um den Faktor 10 höhere Dotierung aufweist.
DE19732306842 1973-02-12 1973-02-12 Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe Expired DE2306842C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19732306842 DE2306842C3 (de) 1973-02-12 1973-02-12 Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
JP916674A JPS49114346A (de) 1973-02-12 1974-01-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732306842 DE2306842C3 (de) 1973-02-12 1973-02-12 Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe

Publications (3)

Publication Number Publication Date
DE2306842A1 true DE2306842A1 (de) 1974-08-15
DE2306842B2 DE2306842B2 (de) 1981-02-19
DE2306842C3 DE2306842C3 (de) 1981-10-29

Family

ID=5871656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732306842 Expired DE2306842C3 (de) 1973-02-12 1973-02-12 Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe

Country Status (2)

Country Link
JP (1) JPS49114346A (de)
DE (1) DE2306842C3 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2305854A1 (fr) * 1975-03-26 1976-10-22 Philips Nv Thyristor a surface passivee
DE2633569A1 (de) * 1975-07-31 1977-03-24 Nat Semiconductor Corp Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren
FR2359507A1 (fr) * 1976-07-24 1978-02-17 Semikron Gleichrichterbau Fabrication de composants semi-conducteurs a grande capacite de blocage
FR2422257A1 (fr) * 1977-11-28 1979-11-02 Silicium Semiconducteur Ssc Procede de sillonnage et de glassiviation et nouvelle structure de sillon
EP0013815A1 (de) * 1978-12-15 1980-08-06 Westinghouse Electric Corporation Verfahren zum Einkapseln mehrerer Chips in Glas
DE2930460A1 (de) * 1979-07-27 1981-01-29 Licentia Gmbh Halbleiterbauelement
DE3143216A1 (de) * 1980-10-31 1982-06-03 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
EP0063416A1 (de) * 1981-03-27 1982-10-27 AEI Semiconductors Limited Halbleiteranordnung mit lokalisierter diffundierter Zone
EP0396524A1 (de) * 1989-05-05 1990-11-07 International Business Machines Corporation Vorrichtung und Verfahren zur Herstellung von Mikroplatten
DE4109533A1 (de) * 1990-09-13 1992-03-26 Eupec Gmbh & Co Kg Passiviertes halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2021843A1 (de) * 1969-05-05 1970-11-19 Gen Electric Halbleiter-Bauelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2021843A1 (de) * 1969-05-05 1970-11-19 Gen Electric Halbleiter-Bauelement

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2305854A1 (fr) * 1975-03-26 1976-10-22 Philips Nv Thyristor a surface passivee
DE2633569A1 (de) * 1975-07-31 1977-03-24 Nat Semiconductor Corp Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren
FR2359507A1 (fr) * 1976-07-24 1978-02-17 Semikron Gleichrichterbau Fabrication de composants semi-conducteurs a grande capacite de blocage
FR2422257A1 (fr) * 1977-11-28 1979-11-02 Silicium Semiconducteur Ssc Procede de sillonnage et de glassiviation et nouvelle structure de sillon
EP0013815A1 (de) * 1978-12-15 1980-08-06 Westinghouse Electric Corporation Verfahren zum Einkapseln mehrerer Chips in Glas
DE2930460A1 (de) * 1979-07-27 1981-01-29 Licentia Gmbh Halbleiterbauelement
DE3143216A1 (de) * 1980-10-31 1982-06-03 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
EP0063416A1 (de) * 1981-03-27 1982-10-27 AEI Semiconductors Limited Halbleiteranordnung mit lokalisierter diffundierter Zone
EP0396524A1 (de) * 1989-05-05 1990-11-07 International Business Machines Corporation Vorrichtung und Verfahren zur Herstellung von Mikroplatten
DE4109533A1 (de) * 1990-09-13 1992-03-26 Eupec Gmbh & Co Kg Passiviertes halbleiterbauelement

Also Published As

Publication number Publication date
DE2306842C3 (de) 1981-10-29
DE2306842B2 (de) 1981-02-19
JPS49114346A (de) 1974-10-31

Similar Documents

Publication Publication Date Title
DE3145231C3 (de) Halbleiterbauelement
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE1614383C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2633324C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
DE2306842C3 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE1934859A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiteranordnungen
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE1514335B1 (de) Flaechentransistor
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2142391C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE3780660T2 (de) Thyristor mit einem mit seinem gate gekoppelten widerstandselement und verfahren zu dessen herstellung.
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee