DE4109533A1 - Passiviertes halbleiterbauelement - Google Patents
Passiviertes halbleiterbauelementInfo
- Publication number
- DE4109533A1 DE4109533A1 DE4109533A DE4109533A DE4109533A1 DE 4109533 A1 DE4109533 A1 DE 4109533A1 DE 4109533 A DE4109533 A DE 4109533A DE 4109533 A DE4109533 A DE 4109533A DE 4109533 A1 DE4109533 A1 DE 4109533A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- silicon oxide
- area
- semiconductor
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem
aus Silizium bestehenden Halbleiterkörper mit mindestens einer
ersten Zone vom ersten Leitungstyp und einer angrenzenden zwei
ten Zone vom zweiten Leitungstyp, mit mindestens einem pn-Über
gang zwischen erster und zweiter Zone, der an die Oberfläche
tritt und dort mit einer Passivierungsschicht bedeckt ist.
Die Passivierungsschicht schirmt die Oberfläche des Halbleiter
körpers vor Umwelteinflüssen ab und bewirkt, daß sich an der
Oberfläche der Passivierungsschicht anlagernde Ladungsträger
keine Verengung der beiderseits des pn-Übergangs an die Ober
fläche des Halbleiterkörpers tretenden Raumladungszone zur Folge
haben können. Damit wird eine Verringerung der Oberflächen-Durch
bruchspannung verhindert.
Aus den deutschen Anmeldungen DE 23 06 842 A1 und DE 31 51 141 A1
ist es z. B. bekannt geworden, eine aus Glas bestehende Passi
vierungsschicht zu verwenden. Neben seiner guten abschirmenden
Wirkung hat die Verwendung von Glas jedoch den Nachteil, daß
seine Eigenschaften je nach Bezugsquelle schwanken, so daß der
Herstellunsprozeß nicht immer genau reproduzierbar ist. Damit
läßt sich die Defektdichte an der Grenzfläche Glas/Silizium
ebenfalls nicht genau reproduzieren. Ein weiterer Nachteil von
Glas besteht darin, daß es einen anderen Ausdehnungskoeffizien
ten als Silizium hat. Geht man bei der gleichzeitigen Herstellung
einer Vielzahl von kleinflächigen Halbleiterkörpern von einer
einzigen großen Siliziumscheibe aus, kann dies dazu führen, daß
sich die großflächige Siliziumscheibe beim Aufbringen der Glas
masse oder beim Abkühlen nach dem Aufbringen verbiegt. Ein wei
terer Nachteil des Glases ist seine schlechte Strukturierbarkeit.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauele
ment der eingangs genannten Art so weiterzubilden, daß diese
Nachteile vermieden werden.
Diese Aufgabe wird dadurch gelöst, daß die Passivierungssschicht
eine Siliziumoxidschicht mit einer Ladungsträgerdichte von
höchstens 5 × 1011cm-2 ist.
Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird anhand dreier Ausführungsbeispiele in Ver
bindung mit den Fig. 1 bis 4 näher erläutert.
Es zeigen
Fig. 1 einen Schnitt durch ein erstes Ausführungsbeispiel,
Fig. 2 einen Schnitt durch ein zweites Ausführungsbeispiel,
Fig. 3 einen Schnitt durch ein drittes Ausführungsbeispiel und
Fig. 4 die Aufsicht auf eine großflächige Siliziumscheibe, aus
der eine Vielzahl von Halbleiterkörpern nach Fig. 3 her
gestellt wird.
Der Halbleiterkörper 1 in Fig. 1 hat eine erste, schwach n-dotier
te Zone 2, an die eine zweite Zone 22 angrenzt, die stark p-do
tiert ist. In die erste Zone 2 ist eine stark n-dotierte Pla
narzone 4 eingebettet. Zwischen den Zonen 2 und 22 liegt ein
pn-Übergang 6, zwischen den Zonen 2 und 4 ein Übergang 5. Der
Halbleiterkörper weist seine ganze Dicke durchsetzende Trenn
diffusionszonen 7 auf, die p-dotiert sind. Zwischen ihnen und
der ersten Zone 2 liegt ein pn-Übergang 8.
Auf der katodenseitigen Oberfläche 9 des Halbleiterkörpers liegt
eine Siliziumoxidschicht 10. Sie überdeckt den an die Oberfläche
9 tretenden pn-Übergang, der sich aus den pn-Übergängen 6 und 8
zusammensetzt. Zweckmäßigerweise überdeckt sie auch den zwischen
zweiter Zone 3 und Planarzone 4 liegenden Übergang 5. Die Sili
ziumoxidschicht 10 kann aus Siliziumdioxid SiO2 oder allgemein
aus Siliziumoxid SiOx bestehen, wobei 1 × 2 ist. Wesentlich
ist, daß die Siliziumoxidschicht 10 eine Ladungsträgerdichte von
höchstens 5 × 1011 cm-2 hat. Nur mit einer solchen geringen La
dungsträgerdichte läßt sich eine signifikante Verengung der bei
derseits des pn-Übergangs 8 liegenden Raumladungszone an derje
nigen Stelle verhindern, an der sie an die Oberfläche 9 anstößt.
Da der Einfluß der Ladungsträgerdichte mit sinkender Dotierung
der ersten Zone 2 zunimmt, empfiehlt es sich, bei einem spezifi
schen Widerstand dieser Zone von 30 bis 100 Ohm/cm eine Ladungs
trägerdichte von kleiner als 1 × 1011 cm-2 einzustellen.
Zur Kontaktierung ist das Halbleiterbauelement mit einer Anoden
elektrode 11 und einer Katodenelektrode 12 versehen.
Die Siliziumoxidschicht wird zweckmäßigerweise durch thermisches
Aufwachsen aus dem Silizium des Halbleiterkörpers erzeugt. Her
stellungsverfahren dazu sind bekannt. Ein brauchbares Verfahren
besteht z. B. darin, daß der Halbleiterkörper z. B. bei 1150°C
für die Dauer von fünf Stunden feucht oxidiert wird. Dann wird
bei 1000°C zur Getterung der beweglichen Ladungsträger wie
z. B. Ionen des Natrium, Kalium, Lithium, gasförmige Salzsäure
HCl oder Trichloräthylen eingeführt. Nach dem Entfernen der Salz
säure wird die Siliziumoxidschicht 10 mit Phosphor dotiert und
erhitzt. Damit werden wie beim bekannten Phosphor-Oxid-Reflow
schritt mechanische Spannungen in der Oxidschicht beseitigt.
Sind die Halbleiterkörper bereits mit Phosphor dotiert worden,
kann das Gettern und das Phosphor-Oxid-Reflow in einem einzigen
Schritt geschehen. Eine Dicke der Siliziumoxidschicht von etwa
1 µm/1000 V am pn-Übergang 6 bzw. 8 abfallender Sperrspannung hat
sich für die Passivierung als ausreichend erwiesen.
In Fig. 2 ist ein zweites Ausführungsbeispiel dargestellt, das
sich von dem ersten hauptsächlich dadurch unterscheidet, daß die
Siliziumoxidschicht auf die Oberfläche von in im Halbleiterkörper
vorgesehenen Gräben aufgebracht ist. Der Halbleiterkörper 1 hat
eine erste Zone 2, die schwach n-dotiert ist. In der Zone 2 ist
als zweite Zone eine stark p-dotierte Planarzone 14 eingebettet.
Zwischen den Zonen 2 und 14 liegt ein wannenförmiger pn-Übergang
15. In derjenigen Oberfläche 19 des Halbleiterkörpers, an die
die Zone 14 angrenzt, ist ein Graben 16 vorgesehen. Dieser
schneidet den gekrümmten und zur Oberfläche 19 reichenden Teil
des pn-Übergangs 15 weg, so daß der verbleibende Teil des pn-
Übergangs im wesentlichen eben ist. Der Graben 16 hat eine Ober
fläche 17, die mindestens dort, wo der pn-Übergang bzw. die
beiderseits des pn-Übergangs liegende Raumladungszone an sie
anstößt, mit einer Siliziumoxidschicht 18 bedeckt ist. Der
Einfachheit halber ist die gesamte Grabenoberfläche mit der
Schicht 18 bedeckt. Die Siliziumoxidschicht 18 hat die gleichen
Eigenschaften und wird auf gleiche Weise hergestellt wie die
Siliziumoxidschicht 10 im Ausführungsbeispiel nach Fig. 1.
Auf der der Planarzone 14 abgewandten Seite kann an die erste
Zone 2 noch eine stark n-dotierte Zone 13 angrenzen. Kontaktiert
wird das Halbleiterbauelement mit einer Anodenelektrode 11 an
der Zone 13 und einer Katodenelektrode 12 an der Planarzone 14.
Das Ausführungsbeispiel nach Fig. 3 zeigt ein Halbleiterbauele
ment, bei dem die Gräben 16 auf der Katodenseite liegen. Das
Halbleiterbauelement hat katodenseitig eine n⁺-dotierte Zone 20
und anodenseitig eine p⁺-dotierte Zone 22. Am Rand des Halblei
terkörpers ist eine p-dotierte Trenndiffusionszone 7 vorgesehen.
Zwischen der Trenndiffusionszone 7 und der Zone 22 liegt ein
pn-Übergang 21. Der Graben ist so tief und derart angeordnet,
daß der Übergang zwischen den Zonen 2 und 20 und der pn-Über
gang 21 an seiner Oberfläche 17 enden. Damit können die Rand
eigenschaften des Halbleiterkörpers die Sperrfähigkeit des pn-
Übergangs 21 nicht beeinträchtigen. Die Oberfläche 17 des Gra
bens ist wieder mindestens dort mit der Siliziumoxidschicht 18
bedeckt, wo die Raumladungszone des gesperrten pn-Übergangs 21
an die Grabenoberfläche tritt. Zweckmäßigerweise bedeckt die
Siliziumoxidschicht auch hier die gesamte Oberfläche des Grabens.
Halbleiterkörper nach den Ausführungsbeispielen in Fig. 1 bis 3
werden zweckmäßigerweise gemeinsam mit vielen anderen identischen
Halbleiterkörpern auf einer einzigen großflächigen Silizium
scheibe gleichzeitig erzeugt. In Fig. 4 ist die Vorgehensweise
für die Herstellung von Halbleiterkörpern nach Fig. 3 dargestellt.
Auf einer großflächigen Halbleiterscheibe 25 ist eine Vielzahl
von Halbleitersystemen angelegt, die aus einer ersten Zone 2,
einer Zone 20 und einer Zone 11 bestehen. Nach der gemeinsamen
Herstellung dieser Zonen wird die Scheibe mit einer Vielzahl
sich kreuzender Trenndiffusionen 7 versehen. Dann werden die
Zonen 20 umgebende Gräben 16 erzeugt. Nach der gemeinsamen Her
stellung der genannten Zonen, der Gräben, dem Aufbringen der
Anodenelektroden 12 usw. wird die Halbeiterscheibe 25 durch
erste parallele Schnitte 24 und durch zweite, rechtwinklig dazu
liegende Schnitte 23 in die einzelnen Halbleiterkörper zerlegt.
Im übrigen sind Herstellverfahren dieser Art bereits in den
eingangs erwähnten Dokumenten erläutert, so daß sich hier eine
ausführlichere Darstellung erübrigt. Auf die Siliziumoxidschicht
18 können weitere Schichten, z. B. Glas aufgebracht werden. Da
mit läßt sich eine ebene Oberfläche erzeugen, die für nachfol
gende Prozeßschritte vorteilhaft sein kann. Das elektrische
Verhalten des Bauelements wird durch die weiteren Schichten
nicht beeinflußt.
Halbleiterbauelemente nach Fig. 2 lassen sich auf ähnliche Weise
erzeugen. Die Trenndiffusionszonen sind hier jedoch entbehrlich.
Claims (10)
1. Halbleiterbauelement mit einem aus Silizium bestehenden Halb
leiterkörper (1) mit einer ersten Zone (2) vom ersten Leitungs
typ und einer angrenzenden zweiten Zone (14, 22) vom zweiten
Leitungstyp, mit mindestens einem pn-Übergang (6, 8; 15; 22)
zwischen erster und zweiter Zone, der an die Oberfläche tritt
und dort mit einer Passivierungsschicht (10, 18) bedeckt ist,
dadurch gekennzeichnet, daß die Passi
vierungsschicht (10, 18) eine Siliziumoxidschicht mit einer
Ladungsträgerdichte von höchstens 5 × 1011 cm-2 ist.
2. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß die Ladungs
trägerdichte höchstens 1 × 1011 cm-2 ist.
3. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß die Dicke
der Siliziumoxidschicht mindestens 1 µm/1000 V am pn-Übergang
(6, 8; 15; 21) abfallender Sperrspannung ist.
4. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß die Silizium
oxidschicht aus thermisch erzeugtem Siliziumoxid besteht.
5. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß der pn-Über
gang eben ist und an eine die gesamte Dicke des Halbleiterkörpers
einnehmende Trenndiffusionszone (7) vom ersten Leitungstyp an
stößt und daß der zwischen der Trenndiffusionszone und der
ersten Zone (2) liegende pn-Übergang (8) an der Oberfläche
(9) von der Siliziumoxidschicht (10) bedeckt ist.
6. Halbleiterbauelement nach Anspruch 5,
dadurch gekennzeichnet, daß in einer der
Oberflächen (19) ein Graben (16) angeordnet ist und daß der pn-
Übergang (21) zwischen der Trenndiffusionszone (7) und der
ersten Zone (2) an die Oberfläche des Grabens (16) tritt.
7. Halbleiterbauelement nach Anspruch 5,
dadurch gekennzeichnet, daß in der
ersten Zone (2) eine Planarzone (4) mit gegenüber der ersten
Zone höherer Dotierung angeordnet ist, und daß die Siliziumoxid
schicht (10) den an die Oberfläche tretenden Übergang (5) zwi
schen der ersten Zone (2) und der Planarzone bedeckt.
8. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß die zweite
Zone (14) eine Planarzone ist, daß im Halbleiterkörper ein
Graben (16) angeordnet ist, daß der pn-Übergang (15) zwischen
erster und zweiter Zone an die Oberfläche (17) des Grabens tritt
und daß die Oberfläche des Grabens dort mit der Siliziumoxid
schicht (18) bedeckt ist.
9. Verfahren zum Herstellen von Halbleiterbauelementen nach
Anspruch 8,
gekennzeichnet durch die Schritte:
- a) In einer großflächigen Siliziumscheibe (25) wird eine groß flächige erste Zone (2) vom ersten Leitungstyp erzeugt,
- b) in der ersten Zone wird eine Vielzahl von kleinflächigen planaren zweiten Zonen (14) vom zweiten Leitungstyp erzeugt,
- c) es wird eine Vielzahl von Gräben (16) erzeugt, von denen je einer eine der planaren zweiten Zonen (3) umgibt,
- d) in den Gräben wird die Siliziumoxidschicht (18) erzeugt,
- e) die Siliziumscheibe wird zwischen den Gräben zweier benach barter planaren zweiten Zonen in kleinflächige Halbleiter körper getrennt.
10. Verfahren zum Herstellen von Halbleiterbauelementen nach
Anspruch 6,
gekennzeichnet durch die Schritte:
- a) In einer großflächige Siliziumscheibe (25) wird eine groß flächige erste Zone (2) vom ersten Leitungstyp erzeugt,
- b) zwischen erster Zone und der anderen Oberfläche der Silizium scheibe wird eine großflächige zweite Zone (22) vom zweiten Leitungstyp erzeugt,
- c) es wird ein Raster von parallelen, sich kreuzenden Trenn diffusionszonen (7) erzeugt, die die erste Zone (2) und zweite Zone (22) in eine Vielzahl von kleinflächigen ersten und zweiten Zonen unterteilt,
- d) es wird ein Raster von jeweils zwei parallelen, benachbarten sich kreuzenden Gräben erzeugt, in denen die zwischen den Trenndiffusionszonen und den zweiten Zonen liegenden pn-Über gänge (21) an die Oberfläche (17) der Graben (16) tritt.
- e) in den Gräben wird die Siliziumoxidschicht (18) erzeugt,
- f) die großflächige Siliziumscheibe wird zwischen den parallelen benachbarten Gräben in kleinflächige Halbleiterkörper getrennt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4109533A DE4109533C2 (de) | 1990-09-13 | 1991-03-22 | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4029105 | 1990-09-13 | ||
DE4109533A DE4109533C2 (de) | 1990-09-13 | 1991-03-22 | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4109533A1 true DE4109533A1 (de) | 1992-03-26 |
DE4109533C2 DE4109533C2 (de) | 1994-06-23 |
Family
ID=6414206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4109533A Expired - Fee Related DE4109533C2 (de) | 1990-09-13 | 1991-03-22 | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4109533C2 (de) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1910746B2 (de) * | 1968-03-04 | 1970-11-19 | ||
DE2306842A1 (de) * | 1973-02-12 | 1974-08-15 | Siemens Ag | Verfahren zum herstellen einer vielzahl von halbleiterelementen aus einer einzigen halbleiterscheibe |
DD112033A1 (de) * | 1974-05-17 | 1975-03-12 | ||
DE2431917A1 (de) * | 1974-07-03 | 1976-01-22 | Bbc Brown Boveri & Cie | Glaspassiviertes halbleiterbauelement fuer hohe leistungen und verfahren zu seiner herstellung |
DE2653297A1 (de) * | 1975-11-26 | 1977-06-08 | Gen Electric | Halbleiterelement und verfahren zu dessen herstellung |
AT347503B (de) * | 1975-07-31 | 1978-12-27 | Egyesuelt Izzolampa | Verfahren zur erzeugung einer glasschutzschicht auf der oberflaeche von halbleiterbauelementen |
DE2851479A1 (de) * | 1977-11-28 | 1979-05-31 | Hitachi Ltd | Glasueberzogene halbleiteranordnung und deren herstellverfahren |
EP0009125A1 (de) * | 1978-09-19 | 1980-04-02 | Siemens Aktiengesellschaft | Halbleiterbauelement mit passivierender Schutzschicht |
EP0082224A1 (de) * | 1981-12-22 | 1983-06-29 | Hitachi, Ltd. | Halbleiteranordnung passiviert mit Glasmaterial |
DE3151141A1 (de) * | 1981-12-23 | 1983-06-30 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit hoher stossstrombelastbarkeit |
-
1991
- 1991-03-22 DE DE4109533A patent/DE4109533C2/de not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1910746B2 (de) * | 1968-03-04 | 1970-11-19 | ||
DE2306842A1 (de) * | 1973-02-12 | 1974-08-15 | Siemens Ag | Verfahren zum herstellen einer vielzahl von halbleiterelementen aus einer einzigen halbleiterscheibe |
DD112033A1 (de) * | 1974-05-17 | 1975-03-12 | ||
DE2431917A1 (de) * | 1974-07-03 | 1976-01-22 | Bbc Brown Boveri & Cie | Glaspassiviertes halbleiterbauelement fuer hohe leistungen und verfahren zu seiner herstellung |
AT347503B (de) * | 1975-07-31 | 1978-12-27 | Egyesuelt Izzolampa | Verfahren zur erzeugung einer glasschutzschicht auf der oberflaeche von halbleiterbauelementen |
DE2653297A1 (de) * | 1975-11-26 | 1977-06-08 | Gen Electric | Halbleiterelement und verfahren zu dessen herstellung |
DE2851479A1 (de) * | 1977-11-28 | 1979-05-31 | Hitachi Ltd | Glasueberzogene halbleiteranordnung und deren herstellverfahren |
EP0009125A1 (de) * | 1978-09-19 | 1980-04-02 | Siemens Aktiengesellschaft | Halbleiterbauelement mit passivierender Schutzschicht |
EP0082224A1 (de) * | 1981-12-22 | 1983-06-29 | Hitachi, Ltd. | Halbleiteranordnung passiviert mit Glasmaterial |
DE3151141A1 (de) * | 1981-12-23 | 1983-06-30 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit hoher stossstrombelastbarkeit |
Also Published As
Publication number | Publication date |
---|---|
DE4109533C2 (de) | 1994-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3131727C2 (de) | ||
DE68926261T2 (de) | Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung | |
DE19701189B4 (de) | Halbleiterbauteil | |
DE19828191C1 (de) | Lateral-Hochspannungstransistor | |
DE2940699C2 (de) | MOSFET-Anordnung, insbesondere Leistungs-MOSFET-Anordnung | |
DE19546418C2 (de) | Photospannungsgenerator | |
DE3145231C2 (de) | ||
DE19808514A1 (de) | Halbleiterbauteil sowie Verfahren zu seiner Herstellung | |
DE2659425A1 (de) | Solarzellenpackung | |
DE3229250A1 (de) | Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung | |
EP1241710A2 (de) | Lichtsensitives Halbleiterbauelement | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
DE19641838A1 (de) | Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen | |
DE1041161B (de) | Flaechentransistoranordnung | |
DE2041727A1 (de) | Mittels einer Gate-Elektrode steuerbare Schalteinrichtung | |
DE2922250C2 (de) | ||
EP2037504A1 (de) | Fotoumsetzer | |
DE2342923C2 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung | |
EP0095658A2 (de) | Planares Halbleiterbauelement und Verfahren zur Herstellung | |
DE2953394T1 (de) | Dielectrically-isolated integrated circuit complementary transistors for high voltage use | |
EP0174686A2 (de) | Halbleiter-Temperatursensor | |
DE1957335C3 (de) | Strahlungsempfindliches Halbleiterbauelement und seine Verwendung in einer Bildaufnahmeröhre | |
DE4109533C2 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2142391C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3780660T2 (de) | Thyristor mit einem mit seinem gate gekoppelten widerstandselement und verfahren zu dessen herstellung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |