DE4109533C2 - Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE4109533C2
DE4109533C2 DE4109533A DE4109533A DE4109533C2 DE 4109533 C2 DE4109533 C2 DE 4109533C2 DE 4109533 A DE4109533 A DE 4109533A DE 4109533 A DE4109533 A DE 4109533A DE 4109533 C2 DE4109533 C2 DE 4109533C2
Authority
DE
Germany
Prior art keywords
zone
area
oxide layer
silicon oxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4109533A
Other languages
English (en)
Other versions
DE4109533A1 (de
Inventor
Robert Dipl Phys Caffier
Franz Dipl Phys Dr Kausen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUPEC GmbH
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE4109533A priority Critical patent/DE4109533C2/de
Publication of DE4109533A1 publication Critical patent/DE4109533A1/de
Application granted granted Critical
Publication of DE4109533C2 publication Critical patent/DE4109533C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem aus Silizium bestehenden Halbleiterkörper mit mindestens einer ersten Zone vom ersten Leitungstyp und einer angrenzenden zwei­ ten Zone vom zweiten Leitungstyp, mit mindestens einem pn-Über­ gang zwischen erster und zweiter Zone, der an die Oberfläche tritt und dort mit einer Passivierungsschicht bedeckt ist.
Die Erfindung bezieht sich ferner auf die Herstellung eines solchen Halbleiterbauelements.
Die Passivierungsschicht schirmt die Oberfläche des Halbleiter­ körpers vor Umwelteinflüssen ab und bewirkt, daß sich an der Oberfläche der Passivierungsschicht anlagernde Ladungsträger keine Verengung der beiderseits des pn-Übergangs an die Ober­ fläche des Halbleiterkörpers tretenden Raumladungszone zur Folge haben können. Damit wird eine Verringerung der Oberflächen-Durch­ bruchspannung verhindert.
Aus den deutschen Anmeldungen DE 23 06 842 A1 und DE 31 51 141 A1 ist es z. B. bekannt geworden, eine aus Glas bestehende Passi­ vierungsschicht zu verwenden. Neben seiner guten abschirmenden Wirkung hat die Verwendung von Glas jedoch den Nachteil, daß seine Eigenschaften je nach Bezugsquelle schwanken, so daß der Herstellungsprozeß nicht immer genau reproduzierbar ist. Damit läßt sich die Defektdichte an der Grenzfläche Glas/Silizium ebenfalls nicht genau reproduzieren. Ein weiterer Nachteil von Glas besteht darin, daß es einen anderen Ausdehnungskoeffizien­ ten als Silizium hat. Geht man bei der gleichzeitigen Herstellung einer Vielzahl von kleinflächigen Halbleiterkörpern von einer einzigen großen Siliziumscheibe aus, kann dies dazu führen, daß sich die großflächige Siliziumscheibe beim Aufbringen der Glas­ masse oder beim Abkühlen nach dem Aufbringen verbiegt. Ein wei­ terer Nachteil des Glases ist seine schlechte Strukturierbarkeit.
In der DE-OS 24 31 917 ist eine Passivierungsschicht bekannt, die eine Ladungsträgerdichte von etwa 1011cm-2 hat. Diese Passivierungsschicht ist aus einer Oxid- oder Nitridschicht und einer Glasschicht zusammengesetzt. Da hier das Glas überwiegt, dürfte die Ladungsträgerdichte überwie­ gend im Glas vorhanden sein. Eine weitere Passivierungs­ schicht, deren Ladungsträgerdichte im Bereich 3×1011cm-2 liegt, ist in der DE-OS 28 51 479 beschrieben worden. Diese Passivierungsschicht besteht jedoch ebenfalls aus Glas. In dieser Entgegenhaltung ist zwar auch beschrieben, eine Schutzschicht durch ein thermisches Oxidationsverfahren zu erzeugen. Es wird hier jedoch davon abgeraten, eine ther­ misch erzeugte Oxidschicht für hochsperrende Halbleiterbau­ elemente anzuwenden, da diese bei größerer Dicke zu Rißbil­ dung neigt.
In der EP-0 082 224 A1 ist ebenfalls eine Passivierungs­ schicht beschrieben, deren Ladungsträgerdichte im Bereich zwischen 3 und 9×1011cm-2 liegt. Auch diese Passivierungs­ schicht besteht aus Glas.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauele­ ment der eingangs genannten Art so weiterzubilden, daß diese Nachteile vermieden werden.
Diese Aufgabe wird dadurch gelöst, daß die Passivierungs­ schicht eine thermisch erzeugte Siliziumoxidschicht mit ei­ ner Ladungsträgerdichte von höchstens 5×1011cm-2 ist, daß die Dicke der Siliziumoxidschicht mindestens 1 µm/1000 V am pn-Übergang abfallender Sperrspannung ist und daß die Sili­ ziumoxidschicht mit Phosphor dotiert ist.
Die Erfindung wird anhand dreier Ausführungsbeispiele in Verbindung mit den Fig. 1 bis 4 näher erläutert.
Es zeigen
Fig. 1 einen Schnitt durch ein erstes Ausführungsbeispiel
Fig. 2 einen Schnitt durch ein zweites Ausführungsbeispiel
Fig. 3 einen Schnitt durch ein drittes Ausführungsbeispiel und
Fig. 4 die Aufsicht auf eine großflächige Siliziumscheibe, aus der eine Vielzahl von Halbleiterkörpern nach Fi­ gur 3 hergestellt wird.
Der Halbleiterkörper 1 in Fig. 1 hat eine erste, schwach n­ dotierte Zone 2, an die eine zweite Zone 22 angrenzt, die stark p-dotiert ist. In die erste Zone 2 ist eine stark n­ dotierte Planarzone 4 eingebettet. Zwischen den Zonen 2 und 22 liegt ein pn-Übergang 6, zwischen den Zonen 2 und 4 ein Übergang 5. Der Halbleiterkörper weist seine ganze Dicke durchsetzende Trenndiffusionszonen 7 auf, die n-dotiert sind. Zwischen ihnen und der ersten Zone 2 liegt ein pn- Übergang 8.
Auf der katodenseitigen Oberfläche 9 des Halbleiterkörpers liegt eine Siliziumoxidschicht 10. Sie überdeckt den an die Überfläche 9 tretenden pn-Übergang, der sich aus den pn- Übergängen 6 und 8 zusammensetzt. Zweckmäßigerweise über­ deckt sie auch den zwischen zweiter Zone 3 und Planarzone 4 liegenden Übergang 5. Die Siliziumoxidschicht 10 kann aus Siliziumoxid SiO2 oder allgemein aus Siliziumoxid SiOx be­ stehen, wobei 1 x 2 ist. Wesentlich ist, daß die Sili­ ziumoberschicht 10 eine Ladungsträgerdichte von höchstens 5×1011cm-2 hat. Nur mit einer solchen geringen La­ dungsträgerdichte läßt sich eine signifikante Verengung der bei­ derseits des pn-Übergangs 8 liegenden Raumladungszone an derje­ nigen Stelle verhindern, an der sie an die Oberfläche 9 anstößt. Da der Einfluß der Ladungsträgerdichte mit sinkender Dotierung der ersten Zone 2 zunimmt, empfiehlt es sich, bei einem spezifi­ schen Widerstand dieser Zone von 30 bis 100 Ohm/cm eine Ladungs­ trägerdichte von kleiner als 1×1011cm-2 einzustellen.
Zur Kontaktierung ist das Halbleiterbauelement mit einer Anoden­ elektrode 11 und einer Katodenelektrode 12 versehen.
Die Siliziumoxidschicht wird zweckmäßigerweise durch thermisches Aufwachsen aus dem Silizium des Halbleiterkörpers erzeugt. Her­ stellungsverfahren dazu sind bekannt. Ein brauchbares Verfahren besteht z. B. darin, daß der Halbleiterkörper z. B. bei 1150°C für die Dauer von fünf Stunden feucht oxidiert wird. Dann wird bei 1000°C zur Getterung der beweglichen Ladungsträger wie z. B. Ionen des Natrium, Kalium, Lithium, gasförmige Salzsäure HCl oder Tricloräthylen eingeführt. Nach dem Entfernen der Salz­ säure wird die Siliziumoxidschicht 10 mit Phosphor dotiert und erhitzt. Damit werden wie beim bekannten Phosphor-Oxid-Reflow­ schritt mechanische Spannungen in der Oxidschicht beseitigt. Sind die Halbleiterkörper bereits mit Phosphor dotiert worden, kann das Gettern und das Phosphor-Oxid-Reflow in einem einzigen Schritt geschehen. Eine Dicke der Siliziumoxidschicht von etwa 1 µm/1000 V am pn-Übergang 6 bzw. 8 abfallender Sperrspannung hat sich für die Passivierung als ausreichend erwiesen.
In Fig. 2 ist ein zweites Ausführungsbeispiel dargestellt, das sich von dem ersten hauptsächlich dadurch unterscheidet, daß die Siliziumoxidschicht auf die Oberfläche von in im Halbleiterkörper vorgesehenen Gräben aufgebracht ist. Der Halbleiterkörper 1 hat eine erste Zone 2, die schwach n-dotiert ist. In der Zone 2 ist als zweite Zone eine stark p-dotierte Planarzone 14 eingebettet. Zwischen den Zonen 2 und 14 liegt ein wannenförmiger pn-Übergang 15. In derjenigen Oberfläche 19 des Halbleiterkörpers, an die die Zone 14 angrenzt, ist ein Graben 16 vorgesehen. Dieser schneidet den gekrümmten und zur Oberfläche 19 reichenden Teil des pn-Übergangs 15 weg, so daß der verbleibende Teil des pn- Übergangs im wesentlichen eben ist. Der Graben 16 hat eine Ober­ fläche 17, die mindestens dort, wo der pn-Übergang bzw. die beiderseits des pn-Übergangs liegende Raumladungszone an sie anstößt, mit einer Siliziumoxidschicht 18 bedeckt ist. Der Einfachheit halber ist die gesamte Grabenoberfläche mit der Schicht 18 bedeckt. Die Siliziumoxidschicht 18 hat die gleichen Eigenschaften und wird auf gleiche Weise hergestellt wie die Siliziumoxidschicht 10 im Ausführungsbeispiel nach Fig. 1.
Auf der der Planarzone 14 abgewandten Seite kann an die erste Zone 2 noch eine stark n-dotierte Zone 13 angrenzen. Kontaktiert wird das Halbleiterbauelement mit einer Anodenelektrode 11 an der Zone 13 und einer Katodenelektrode 12 an der Planarzone 14.
Das Ausführungsbeispiel nach Fig. 3 zeigt ein Halbleiterbauele­ ment, bei dem die Gräben 16 auf der Katodenseite liegen. Das Halbleiterbauelement hat katodenseitig eine n⁺-dotierte Zone 20 und anodenseitig eine p⁺-dotierte Zone 22. Am Rand des Halblei­ terkörpers ist eine p-dotierte Trenndiffusionszone 7 vorgesehen. Zwischen der Trenndiffusionszone 7 und der Zone 22 liegt ein pn-Übergang 21. Der Graben ist so tief und derart angeordnet, daß der Übergang zwischen den Zonen 2 und 20 und der pn-Über­ gang 21 an seiner Oberfläche 17 enden. Damit können die Rand­ eigenschaften des Halbleiterkörpers die Sperrfähigkeit des pn- Übergangs 21 nicht beeinträchtigen. Die Oberfläche 17 des Gra­ bens ist wieder mindestens dort mit der Siliziumoxidschicht 18 bedeckt, wo die Raumladungszone des gesperrten pn-Übergangs 21 an die Grabenoberfläche tritt. Zweckmäßigerweise bedeckt die Siliziumoxidschicht auch hier die gesamte Oberfläche des Grabens.
Halbleiterkörper nach den Ausführungsbeispielen in Fig. 1 bis 3 werden zweckmäßigerweise gemeinsam mit vielen anderen identischen Halbleiterkörpern auf einer einzigen großflächigen Silizium­ scheibe gleichzeitig erzeugt. In Fig. 4 ist die Vorgehensweise für die Herstellung von Halbleiterkörpern nach Fig. 3 dargestellt.
Auf einer großflächigen Halbleiterscheibe 25 ist eine Vielzahl von Halbleitersystemen angelegt, die aus einer ersten Zone 2, einer Zone 20 und einer Zone 11 bestehen. Nach der gemeinsamen Herstellung dieser Zonen wird die Scheibe mit einer Vielzahl sich kreuzender Trenndiffusionen 7 versehen. Dann werden die Zonen 20 umgebende Gräben 16 erzeugt. Nach der gemeinsamen Her­ stellung der genannten Zonen, der Gräben, dem Aufbringen der Anodenelektroden 12 usw. wird die Halbeiterscheibe 25 durch erste parallele Schnitte 24 und durch zweite, rechtwinklig dazu liegende Schnitte 23 in die einzelnen Halbleiterkörper zerlegt. Im übrigen sind Herstellverfahren dieser Art bereits in dem eingangs erwähnten Dokument DE 31 51 141 A1 erläutert, so daß sich hier eine ausführlichere Darstellung erübrigt. Auf die Siliziumoxidschicht 18 können weitere Schichten, z. B. Glas aufgebracht werden. Da­ mit läßt sich eine ebene Oberfläche erzeugen, die für nachfol­ gende Prozeßschritte vorteilhaft sein kann. Das elektrische Verhalten des Bauelements wird durch die weiteren Schichten nicht beeinflußt.
Halbleiterbauelemente nach Fig. 2 lassen sich auf ähnliche Weise erzeugen. Die Trenndiffusionszonen sind hier jedoch entbehrlich.

Claims (8)

1. Halbleiterbauelement mit einem aus Silizium bestehenden Halb­ leiterkörper (1) mit einer ersten Zone (2) vom ersten Leitungs­ typ und einer angrenzenden zweiten Zone (14, 22) vom zweiten Leitungstyp, mit mindestens einem pn-Übergang (6, 8; 15; 22) zwischen erster und zweiter Zone, der an die Oberfläche tritt und dort mit einer Passivierungsschicht (10, 18) bedeckt ist, dadurch gekennzeichnet, daß die Passi­ vierungsschicht (10, 18) eine thermisch erzeugte Siliziumoxid­ schicht mit einer Ladungsträgerdichte von höchstens 5×1011cm-2 ist, daß die Dicke der Siliziumoxidschicht mindestens 1 µm/1000 V am pn-Übergang (6, 8; 15; 21) abfallender Sperrspannung ist und daß die Siliziumoxidschicht mit Phosphor dotiert ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Ladungs­ trägerdichte höchstens 1×1011cm-2 ist.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der mindestens eine pn-Über­ gang eben ist und an eine die gesamte Dicke des Halbleiterkörpers einnehmende Trenndiffusionszone (7) vom ersten Leitungstyp an­ stößt und daß der zwischen der Trenndiffusionszone und der ersten Zone (2) liegende pn-Übergang (8) an der Oberfläche (9) von der Siliziumoxidschicht (10) bedeckt ist.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß in einer der Oberflächen (19) ein Graben (16) angeordnet ist und daß der mindestens eine pn- Übergang (21) zwischen der Trenndiffusionszone (7) und der ersten Zone (2) an die Oberfläche des Grabens (16) tritt.
5. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß in der ersten Zone (2) eine Planarzone (4) mit gegenüber der ersten Zone höherer Dotierung angeordnet ist, und daß die Siliziumoxid­ schicht (10) den an die Oberfläche tretenden Übergang (5) zwi­ schen der ersten Zone (2) und der Planarzone bedeckt.
6. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Zone (14) eine Planarzone ist, daß im Halbleiterkörper ein Graben (16) angeordnet ist, daß der mindestens eine pn-Übergang (15) zwischen erster und zweiter Zone an die Oberfläche (17) des Grabens tritt und daß die Oberfläche des Grabens dort mit der Siliziumoxid­ schicht (18) bedeckt ist.
7. Verfahren zum Herstellen von Halbleiterbauelementen nach Anspruch 6, gekennzeichnet durch die Schritte:
  • a) In einer großflächigen Siliziumscheibe (25) wird eine groß­ flächige erste Zone (2) vom ersten Leitungstyp erzeugt,
  • b) in der ersten Zone wird eine Vielzahl von kleinflächigen planaren zweiten Zonen (14) vom zweiten Leitungstyp erzeugt,
  • c) es wird eine Vielzahl von Gräben (16) erzeugt, von denen je einer eine der planaren zweiten Zonen (14) umgibt,
  • d) in den Gräben wird die Siliziumoxidschicht (18) erzeugt,
  • e) die Siliziumscheibe wird zwischen den Gräben zweier benach­ barter planaren zweiten Zonen in kleinflächige Halbleiter­ körper getrennt.
8. Verfahren zum Herstellen von Halbleiterbauelementen nach Anspruch 4, gekennzeichnet durch die Schritte:
  • a) In einer großflächige Siliziumscheibe (25) wird eine groß­ flächige erste Zone (2) vom ersten Leitungstyp erzeugt,
  • b) zwischen der ersten Zone und der anderen Oberfläche der Silizium­ scheibe wird eine großflächige zweite Zone (22) vom zweiten Leitungstyp erzeugt,
  • c) es wird ein Raster von parallelen, sich kreuzenden Trenn­ diffusionszonen (7) erzeugt, die die erste Zone (2) und zweite Zone (22) in eine Vielzahl von kleinflächigen ersten und zweiten Zonen unterteilt,
  • d) es wird ein Raster von jeweils zwei parallelen, benachbarten sich kreuzenden Gräben erzeugt, in denen die zwischen den Trenndiffusionszonen und den zweiten Zonen liegenden pn-Über­ gänge (21) an die Oberfläche (17) der Gräben (16) treten,
  • e) in den Gräben wird die Siliziumoxidschicht (18) erzeugt,
  • f) die großflächige Siliziumscheibe wird zwischen den parallelen benachbarten Gräben in kleinflächige Halbleiterkörper getrennt.
DE4109533A 1990-09-13 1991-03-22 Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung Expired - Fee Related DE4109533C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4109533A DE4109533C2 (de) 1990-09-13 1991-03-22 Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4029105 1990-09-13
DE4109533A DE4109533C2 (de) 1990-09-13 1991-03-22 Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE4109533A1 DE4109533A1 (de) 1992-03-26
DE4109533C2 true DE4109533C2 (de) 1994-06-23

Family

ID=6414206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4109533A Expired - Fee Related DE4109533C2 (de) 1990-09-13 1991-03-22 Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE4109533C2 (de)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1255995A (en) * 1968-03-04 1971-12-08 Hitachi Ltd Semiconductor device and method of making same
DE2306842C3 (de) * 1973-02-12 1981-10-29 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DD112033A1 (de) * 1974-05-17 1975-03-12
DE2431917A1 (de) * 1974-07-03 1976-01-22 Bbc Brown Boveri & Cie Glaspassiviertes halbleiterbauelement fuer hohe leistungen und verfahren zu seiner herstellung
HU173322B (hu) * 1975-07-31 1979-04-28 Egyesuelt Izzolampa Sposob obrazovanija zahhitnykh stekljannykh pokrytij na poverkhnosti poluprovodnikovykh sredstv
US4063272A (en) * 1975-11-26 1977-12-13 General Electric Company Semiconductor device and method of manufacture thereof
JPS5474817A (en) * 1977-11-28 1979-06-15 Hitachi Ltd Glass for coating semiconductor device
DE2840776A1 (de) * 1978-09-19 1980-03-27 Siemens Ag Halbleiterbauelement mit passivierender schutzschicht
DE3174437D1 (en) * 1981-12-22 1986-05-22 Hitachi Ltd Semiconductor device passivated with glass material
DE3151141A1 (de) * 1981-12-23 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit hoher stossstrombelastbarkeit

Also Published As

Publication number Publication date
DE4109533A1 (de) 1992-03-26

Similar Documents

Publication Publication Date Title
DE3131727C2 (de)
DE2940699C2 (de) MOSFET-Anordnung, insbesondere Leistungs-MOSFET-Anordnung
DE19546418C2 (de) Photospannungsgenerator
DE19701189B4 (de) Halbleiterbauteil
DE2659425A1 (de) Solarzellenpackung
DE19808514A1 (de) Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE3229250A1 (de) Halbleitervorrichtung mit isoliertem gate und verfahren zu ihrer herstellung
DE3446885A1 (de) Mittels laser gekerbte solarzelle
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE1811389A1 (de) Flaechenhaftes Halbleiterelement
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE2021691A1 (de) Halbleiter-Bauelement
DE2730566B2 (de) Halbleitervorrichtung mit einem pn-Übergang und Verfahren zu ihrer Herstellung
DE1041161B (de) Flaechentransistoranordnung
DE2041727A1 (de) Mittels einer Gate-Elektrode steuerbare Schalteinrichtung
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE2922250C2 (de)
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
EP2037504A1 (de) Fotoumsetzer
DE2306842C3 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE4109533C2 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee