DE3145231C3 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE3145231C3 DE3145231C3 DE3145231A DE3145231A DE3145231C3 DE 3145231 C3 DE3145231 C3 DE 3145231C3 DE 3145231 A DE3145231 A DE 3145231A DE 3145231 A DE3145231 A DE 3145231A DE 3145231 C3 DE3145231 C3 DE 3145231C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- arrangement
- semiconductor component
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung bezieht sich auf ein Halbleiterbauelement der
im Oberbegriff des Patentanspruchs 1 genannten Art.
Bei einem bekannten Halbleiterbauelement (DE-OS
29 36 724) erstrecken sich sowohl die eine relativ hohe
Leitfähigkeit aufweisende Polysiliciumschicht, als auch
die Kontaktmetallschicht über den Umfang des P-N-Überganges
hinaus, so daß die Polysiliciumschicht und die Kontaktmetallschicht
eine Feldplatte bilden, die die Verteilung des elektrischen
Feldes bei einer Vorspannung des Halbleiterbauelements
in Sperrichtung verbessert.
Es wurde weiterhin ein Halbleiterbauteil der im Oberbegriff des
Anspruchs 1 genannten Art vorgeschlagen (ältere Anmeldung gemäß DE-OS 31 31 727), bei
dem eine Feldplatte durch einen Bereich der Polysiliciumschicht
gebildet ist, der unterhalb eines sich von dem P-N-Übergang
fort erstreckenden Bereiches der Kontaktmetallschicht erstreckt
und von diesem durch eine zweite Isoliermaterialschicht getrennt
ist. Der genannte Bereich der Polysiliziumschicht erstreckt sich
hierbei über den Bereich der Kontaktmetallschicht hinaus.
Es ist weiterhin bekannt [Literaturstelle "Solid-State Electronics",
Bd. 15 (1972), Seiten 93-105], derartige Feldplatten
in abgestufter Weise auszubilden und zwar derart,
daß in der Nähe des P-N-Überganges die Dicke der ersten Isolierschicht
gering ist, während sie an den Rändern der Feldplatte
erheblich stärker ist. Auf diese Weise kann die Spannungsfestigkeit
des Halbleiterbauelements wesentlich verbessert
werden. Die Herstellung einer derartigen abgestuften Feldplatte
setzt jedoch voraus, daß die erste Isolierschicht in abgestufter
Weise geätzt wird, was nur sehr schwer mit der erforderlichen
und gewünschten Genauigkeit zu erzielen ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement
der eingangs genannten Art zu schaffen, das bei geringem
technologischem Aufwand ein verbessertes Hochspannungsverhalten
aufweist.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs
1 genannten Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung
ergeben sich aus den Unteransprüchen.
Durch die erfindungsgemäße Ausgestaltung des Halbleiterbauelementes
kann eine abgestufte Feldplatte ohne wesentliche Erhöhung
des Herstellungsaufwandes erzielt werden, da es nicht
erforderlich ist, die erste Isolierschicht in unterschiedlicher
Weise so zu ätzen, daß sie eine abgestufte Dicke am Umfang
des P-N-Überganges aufweist.
Bei dem erfindungsgemäßen Halbleiterbauelement, das z. B. eine Diode oder ein Leistungs-MOS-FET sein kann, können ohnehin
erforderliche Isolierschichten zur Erzielung der Stufe in der
Feldplatte herangezogen werden, die in diesem Fall die Form
einer zusammengesetzten Feldplatte aus der Polysiliziumschicht
und der Kontaktmetallschicht aufweist.
Gemäß einer vorteilhaften Ausgestaltung der Erfindung kann
die durch die abgestufte Feldplatte erhöhte Spannungsfestigkeit
des Halbleiterbauteils noch weiter durch einen Schutzring
verbessert werden.
Ausführungsbeispiele der Erfindung werden im folgenden anhand
der Zeichnung weiter erläutert.
In der Zeichnung zeigt
Fig. 1 eine Schnittansicht einer bekannten Planardiode
mit einem sich um den Außenumfang erstreckenden
Schutzring,
Fig. 2 eine typische bekannte Diode unter Verwendung
einer Feldplatte zur Verbesserung der Sperrspannungsfestigkeit,
Fig. 3 eine weitere Anordnung nach dem Stande der Technik,
bei welcher das Feldplattenmetall der Anordnung
aus Fig. 2 eine Stufe über einer entsprechenden
Stufe in einem darunterliegenden
Oxid bildet,
Fig. 4 in Draufsicht eine Ausführungsform des Halbleiterbauelementes,
Fig. 5 in Schnittansicht das Halbleiterbauelement nach Fig. 4
in einem Anfangsstadium der Herstellung,
Fig. 6 das Halbleiterbauelement nach Fig. 5 in einem späteren
Stadium des Herstellungsverfahrens, in welchem
eine Feldplattenmetallisierung auf die Anordnung
aufgebracht wird,
Fig. 7 das Halbleiterbauelement aus Fig. 6 nach der Bildung
einer Phosphorsilicatglasschicht,
Fig. 8 das Halbleiterbauelement aus Fig. 7 nach dem Herausätzen
von zwei in Reihe liegenden Spalten
bzw. Einschnitten in der Phosphorsilicatglasschicht,
Fig. 9 eine Schnittansicht der Anordnung aus Fig. 8 und
aus Fig. 4 im Schnitt längs der Linie 9-9 in
Fig. 4, zur Veranschaulichung eines fertigen
Halbleiterbauelemen
tes nach der Metallisierung der
Elektroden auf dem Chip zur Bildung einer kombinierten
Feldplatte mit mehreren Stufen.
Die Fig. 1, 2 und 3 zeigen bekannte Anordnungen nach dem
Stande der Technik, die zur Verbesserung des Sperrspannungsverhaltens
gegenüber hohen Spannungen
von Planar-Halbleiteranordnungen
verwendet wurden, am Beispiel
einer Diode. Wie weiter unten noch beschrieben wird, ist
gemäß einer in den Fig. 4 und 9 gezeigten bevorzugten
Ausführungsform
eine neuartige Verbund-
Feldplattenanordnung aus Metall und Polysilicium (polykristallinem
Silicium) vorgesehen, welche die Vorteile der in Fig. 3
gezeigten doppelt gestuften Feldplatte besitzt, ohne das
komplizierte Herstellungsverfahren zu benötigen, wie es
für die Anordnung gemäß Fig. 3 erforderlich ist.
Fig. 1 zeigt im Querschnitt ein Chip 30 aus Halbleitermaterial,
bei dem es sich um ein kristallines Silicium handeln
kann. Der Halbleiterchip kann eine Dicke von 0,36 mm
und eine Rechteckkonfiguration (oder eine
beliebige anderweitige geometrische Form) besitzen, wobei
im Falle einer Rechteckform die Abmessungen 2,5×2,5 mm
betragen können.
Die Anordnung kann in üblicher Weise gleichzeitig mit der
Herstellung einer großen Anzahl von Anordnungen in einem
gemeinsamen Plättchen erzeugt werden, wobei die einzelnen
Anordnungen später nach herkömmlichen Ätz- oder anderweitigen
Unterteilungsverfahren von dem Plättchen abgetrennt
werden.
In gleicher Weise können jeweils bei den später beschriebenen
Ausführungsformen sämtliche Anordnungen
entweder jeweils auf einem einzigen gemeinsamen
Halbleiterplättchen hergestellt werden, oder es können
mehrere Anordnungen in einzelnen Chips erzeugt werden,
die anschließend aus dem Plättchen herausgebrochen werden.
Das Halbleiterplättchen 30 in Fig. 1 kann aus monokristallinem
Silicium vom N-Leitfähigkeitstyp bestehen und
eine auf der Oberseite des N-Körpers abgeschiedene
N-Epitaxialschicht aufweisen. Sämtliche pn-Übergänge werden
in der üblichen Weise in der Epitaxialschicht erzeugt.
In der Anordnung gemäß Fig. 1 wird eine Planardiode durch
eine P+-Schicht 31 erzeugt, die in die Oberseite des
Chips 30 eindiffundiert werden kann. Gleichzeitig hiermit wird
ein P+-Ring 32 eindiffundiert, und zwar um den Außenumfang
der Oberseite der Anordnung herum als herkömmlicher
Schutzring. An dem Halbleiterchip können in üblicher Weise
obere und untere Elektroden 33 bzw. 34 aus einem beliebigen
gewünschten Material angebracht werden. Auf die
Elektroden 33 und 34 können erforderlichenfalls Metallkontakte
aufgebracht werden, zur einfachen Montage der
Anordnung in einem geeigneten Gehäuse. Während vorstehend
als Ausführungsbeispiel Anordnungen mit einem N-Substrat
beschrieben wurden, in welche P-Dotierungen eindiffundiert
wurden, könnte als Ausgangskörper auch ein P-Material
verwendet werden, in den N-Verunreinigungen eindiffundiert
werden.
Die Anwendung eines Schutzringes 32 ist bekannt und dient
zur Verbesserung des Sperrspannungsvermögens der Anordnung,
und zwar dadurch, daß die unterhalb dem P+-Bereich
31 bei Vorspannung in Sperrichtung erzeugten elektrischen
Feldlinien einen seitlich auswärts gerichteten Verlauf
erhalten und so die Krümmung der Feldlinien in der Hauptmasse
der Halbleiterchips verringert wird. Der P+-Schutzring
32 wirkt auch im Sinne einer Auseinanderspreizung
der elektrischen Feldlinien, wodurch die örtliche
elektrische Feldbeanspruchung längs der Oberseite der
Anordnung herabgesetzt wird.
Man hat auch bereits mehrere in Abständen angeordnete
Schutzringe nach Art des Schutzringes 32 zur Erzielung
einer verbesserten Neuverteilung des elektrischen Feldes
in dem Siliciumkörper im Sperrspannungszustand vorgesehen.
Eine Feldplatte wirkt ebenfalls im Sinne einer Herabsetzung
des elektrischen Feldes im Siliciumkörper bei
Vorspannung in Sperrichtung. Eine typische Diode mit
einer Feldplatte ist in Fig. 2 gezeigt. Die Anordnung in
Fig. 2 ähnelt grundsätzlich der aus Fig. 1 mit dem Unterschied,
daß anstelle des Schutzringes 32 eine obere Metallisierung
40, die aus einem Metall wie beispielsweise
Aluminium, einem dotierten Polysilicium oder einem Metallsilicid
bestehen kann, einen Siliciumdioxid-Ring 41
oder einen Ring aus einem anderen Isoliermaterial überlappt.
Die vergrößerte Fläche des Kontakts 40 bewirkt,
daß die elektrischen Feldlinien in dem Körper 30 und unterhalb
dem P+-Bereich 31 radial jeweils des Außenumfangs
der Elektrode 40 ausgespreizt bzw. ausgefächert
werden, was wiederum eine Herabsetzung der Krümmung der
elektrischen Feldlinien in dem Halbleiterkörper der Anordnung
und verbesserte Eigenschaften unter Sperrvorspannung
bewirkt.
Die Hauptfunktion des Schutzringes 32 in Fig. 1 und der
Feldplatte 40 in Fig. 2 besteht darin, den Verarmungsbereich
im Zustand während Vorspannung in Sperrichtung so
weit wie möglich auswärts zu spreizen bzw. aufzufächern.
Es ist ja die Krümmung in diesem Verarmungsbereich, die
primär für einen vorzeitigen Durchbruch der Halbleiteranordnung
verantwortlich ist. Die Krümmung des elektrischen
Feldes läßt sich noch weiter minimieren mittels der in
Fig. 3 veranschaulichten Anordnung, die weitgehend der
Anordnung aus Fig. 2 gleicht, mit dem Unterschied, daß
das Oxid 41 eine Stufe 42 aufweist, welche eine entsprechende,
zweite Stufe in der Metallisierung 40 bewirkt.
Eine Anordnung dieser Art ist in der eingangs erwähnten
Literaturstelle "Solid-State Electronics" beschrieben.
Infolge der Abstufung der Feldplatte über den beiden
unterschiedlichen Oxidschicht-Dicken gemäß Fig. 3 erhält
die Anordnung eine verbesserte Festigkeit gegenüber
Durchbruchspannungen, infolge der weitgehend verringerten
Krümmung des elektrischen Feldes durch die abgestufte
Feldplatte. Die Herstellung der Anordnung aus Fig. 3 mit
einer Stufe in der Oxidschicht ist jedoch verhältnismäßig
kompliziert und aufwendig. Bei den im Folgenden beschriebenen
Ausführungsformen wird der vorteilhafte
Effekt einer abgestuften Feldplatte der in Fig. 3 veranschaulichten
Art durch eine Kombination
einer Verbund-Feldplattenanordnung aus Metall und
Polysilicium erreicht.
Eine Ausführungsform der Feldplatte bei einer Diode ist in den Fig.
4 und 9 dargestellt; die zu der Anordnung nach den Fig.
4 und 9 führenden Herstellungsverfahrensschritte sind in
den Fig. 5 bis 8 veranschaulicht.
Zur Herstellung der Anordnung nach den Fig. 4 und 9
werden einzelne Chips eines gemeinsamen Halbleiterplättchens
in gleicher Weise behandelt, wobei die Chips Abmessungen
von 2,5 × 2,5 mm besitzen können. Der Chip kann ein N-Chip mit einer Dicke von etwa 0,36 mm
sein.
Gegebenenfalls kann der Chip eine durch Epitaxialabscheidung
erzeugte obere Schicht aufweisen, die leicht dotiert
ist und sämtliche pn-Übergänge aufnimmt.
Der erste Schritt zur Herstellung der Anordnung besteht
darin, daß man die einzelnen Chips mit einem Oxid-Überzug
50 versieht, der eine Dicke von 1,3 µm besitzen
kann.
Danach werden in dem Oxid-Überzug 50 gemäß Fig. 5 unter
Anwendung von Lichtdruckverfahren Fenster 51 und 52 erzeugt,
wobei das Fenster 51 eine den Außenumfang der
Anordnung umschließende Nut darstellt. Sodann wird der Chip
in einen geeigneten Diffusionsofen verbracht und eine geeignete
Unreinheitsdotierung, wie beispielsweise Phosphor,
bei einer geeigneten Temperatur und während einer
geeigneten Zeitdauer in die Fenster eindiffundiert, unter
Bildung eines von einem P+-Schutzring 54 umgebenen
zentralen P+-Bereichs 53. Die jeweilige Temperatur und
Zeitdauer der Diffusionsbehandlung werden durch die vom
Konstrukteur gewählte Tiefe und Konzentration der
P+-Diffusion bestimmt. Es sei nochmals betont, daß bei
dieser Ausführungsform und allen nachfolgenden Ausführungsbeispielen
der jeweilige Leitfähigkeitstyp für die
betreffende Anordnung umgekehrt werden kann, derart, daß in
Fig. 5 das Halbleiterplättchen 30 ein P+-Körper und die
Diffusionen N-Bor-Diffusionen sein könnten.
Nach der Erzeugung der P+-Bereiche 53 und 54 in Fig. 5
wird das Halbleiterplättchen oder der Halbleiterchip mit
Polysilicium (polykristallinem Silicium) überzogen, das
degenerativ für sehr hohe Leitfähigkeit dotiert ist. Die
Polysilicium-Schicht 60 wird mit einer Dicke von
beispielsweise 0,5 µm erzeugt.
Es sei darauf hingewiesen, daß eine Hülle aus Polysiliciummaterial
60 nach Art der Feldplatte in Fig. 2
über dem Oxidring 50 liegt. Danach wird eine zweite Maske
auf die Anordnung aufgebracht und unter Verwendung geeigneter
Lichtdruckverfahren ein ringförmiges Fenster 61 in
die Polysilicium-Schicht 60 geätzt, wodurch ein mit dem
P+-Bereich 53 in Kontakt stehender zentraler Bereich und
ein den Umfang der Anordnung umschließender äußerer
Schutzringbereich 62 gebildet werden.
Der nächste Verfahrensschritt ist in Fig. 7 veranschaulicht
und besteht in der Abscheidung einer Schicht aus
mit Phosphor dotiertem Siliciumdioxid, wobei
der Phosphorgehalt beispielsweise 8 Gew.-% des
Siliciumdioxids betragen kann. Die mit Phosphor dotierte
Siliciumdioxid-Schicht wird mit einer Dicke von 1,0 µm
abgeschieden. Danach wird das Plättchen in einen Ofen
verbracht und beispielsweise 60 Minuten lang auf eine
Temperatur von 900° C erhitzt, derart, daß das Schichtmaterial zum
Schmelzen kommt und einen glatten
Überzug 65 aus Phosphorsilikatglas, im Folgenden auch Silox genannt, über der gesamten Oberseite der Anordnung
bildet.
Danach wird gemäß Fig. 8 eine weitere Maske auf die
Anordnung aufgebracht und unter Verwendung von Lichtdruckverfahren
werden zwei Ringspalte bzw. -schlitze 70 und 71
in dem Silox-Überzug 65 erzeugt, und zwar mit einer Tiefe
bis zur Freilegung des darunterliegenden Oxids 50.
Danach wird gemäß Fig. 9 eine Kontaktplatte, beispielsweise
eine Aluminiumkontaktplatte 73, auf der Polysilicium-Schicht
abgeschieden, und zwar so, daß sie den
Außenrand der Polysilicium-Schicht 60 überdeckt. In Fig. 9
erstreckt sich die Elektrode 73 um eine radiale Strecke
A über das Polysilicium 60 hinaus. Beispielsweise kann
das Polysilicium 60 seitliche Abmessungen von 2,5 × 2,5 mm
besitzen und um 0,05 mm
entsprechend der Abmessung A von der
Elektrode 73 überlappt werden.
Die in den Fig. 4 und 9 gezeigte fertige Anordnung kann
auch an ihrer Unterseite mit einer Metallisierung 74
(Fig. 9) versehen werden, die als Wärmesenke bei Montage
der Anordnung in einem Gehäuse dient.
Die Anordnung nach den Fig. 4 und 9
weist eine Reihe von Vorteilen gegenüber bekannten Anordnungen
nach dem Stande der Technik auf und kann höhere
Sperrspannungen aushalten als bekannte Vorrichtungen.
Zunächst sei darauf hingewiesen, daß diese
Anordnung die Anwendung eines auf freiem Potential liegenden,
"schwimmenden" ("floating") P+-Rings 54 nach Art
des Schutzrings aus Fig. 1 mit einer überlappenden
Feldplattenanordnung in Gestalt der über der Oxid-Schicht 50
liegenden Polysilicium-Schicht 60 nach Art der
Feldplattenanordnung aus Fig. 2 kombiniert. Darüber hinaus ist
die Feldplattenanordnung gemäß den Fig. 4 und 9 in
elektrischer Hinsicht praktisch gleichwirkend mit der
Feldplattenanordnung aus Fig. 3, für welche eine Stufe 42 in
dem Oxid erforderlich war, wobei jedoch die
Feldplattenanordnung der Fig. 4 und 9 nach einem einfacheren
Herstellungsverfahren erhalten wird. Wie im einzelnen aus Fig. 9
ersichtlich, überdeckt die Metallisierung 73 die
Randkante des Polysiliciums 60, wodurch eine Verbund-Feldplatte
aus Metall und Polysilicium gebildet wird, welche
das elektrische Feld in dem Siliciumkörper 70 in gleicher
Weise wie die gestufte Elektrode 40 in Fig. 3
beeinflußt. Die beiden Elektroden 60 und 73 sind in den
Mittelbereichen der Anordnung elektrisch miteinander verbunden
und wirken sich auf die elektrischen Felder in der
Anordnung im Sinne einer verringerten Krümmung der Felder
aus, in gleicher Weise wie die kontinuierliche zusammenhängende
gestufte Metallelektrode 40 aus Fig. 3. Somit
stellt die Verbund-Elektrode aus
Polysilicium und Metall in Gestalt der Polysilicium-Schicht
60 und der Elektrode 73 einfach geformte Gebilde dar, die
unter Anwendung anderer für den Herstellungsprozeß ohnehin
erforderlicher Schritte herstellbar sind und die Krümmung der
elektrischen Felder unterhalb der Elektrode und in dem
Halbleiterkörper weitestmöglich herabsetzen.
Wie eingangs erwähnt, wird, um das
Silox leicht zum Schmelzen zu bringen und so eine gute
glasige Versiegelungsfläche über den freiliegenden
Flächen der Anordnung zu erhalten, dem Glas Phosphor zugesetzt.
Durch die Zugabe von Phosphor oder anderen äquivalenten
Stoffen wird jedoch das Silox polarisierbar. Infolge
dieser Polarisierbarkeit bewirkt ein hohes laterales
Feld eine Polarisation in dem Silox, das die Verteilung
der elektrischen Felder in dem Hauptkörper des
Plättchens 30 und an der Oberfläche des Plättchens oder
Chips 30 störend beeinflussen kann. Als Folge hiervon
würde die Hochspannungsfestigkeit der Anordnung
beeinträchtigt.
Spalte 70 und 71, insbesondere im Bereich des
Schutzrings 54, bewirken jedoch eine weitgehende Verringerung von
Polarisationseffekten an den relativ hohen Feldbelastungen
unterliegenden Bereichen, wie beispielsweise den
Bereichen auf gegenüberliegenden Seiten des P+-Bereichs 54 .
Die in Verbindung mit den Fig. 4 bis 9 für eine Diode
beschriebene Anordnung, einschließlich
der Verbund-Feldplattenanordnung gegebenenfalls mit zusätzlicher
Anbringung von
Spalten bzw. Schlitzen in der Silox-Schicht in den mit
hohen Feldern beanspruchten Bereichen der Anordnung, wie es aus der DE-OS 31 31 727 bekannt ist,
eignet sich zur Anwendung in praktisch jedem beliebigen Typ
einer Hochspannungs-Planar-Halbleiteranordnung.
Claims (7)
1. Halbleiterbauelement mit einem Halblei
terkörper, der eine allgemein ebene Ober
fläche aufweist,
mit zumindestens einem in der Oberfläche aus gebildeten PN-Übergang, der auf dieser Oberfläche endet,
mit einer ersten Isolierschicht ohne Dickenabstufung am Umfang des PN-Übergangs, die auf der ersten Oberflä che angeordnet ist und sich über einen Teil des PN-Überganges erstreckt,
mit einer Polysiliciumschicht mit relativ hoher Leitfähigkeit, die sich von dem durch den PN-Übergang umschlossenen Be reich nach außen über die erste Isolier schicht erstreckt,
mit einer zweiten Isolierschicht, die einen Teil der Oberfläche der Polysilici umschicht überdeckt, und
mit einer Kontaktmetallschicht, die über der zweiten Isolierschicht und der Polysi liciumschicht liegt und mit letzterer in elektrischem Kontakt steht,
dadurch gekennzeichnet,
daß sich die Kontaktmetallschicht (73) über der zweiten Isolierschicht (65) nach außen über die Polysiliciumschicht (60) hinaus erstreckt und in Verbindung mit der Polysiliciumschicht (60) eine Verbund- Feldplatte (60, 73) bildet.
mit zumindestens einem in der Oberfläche aus gebildeten PN-Übergang, der auf dieser Oberfläche endet,
mit einer ersten Isolierschicht ohne Dickenabstufung am Umfang des PN-Übergangs, die auf der ersten Oberflä che angeordnet ist und sich über einen Teil des PN-Überganges erstreckt,
mit einer Polysiliciumschicht mit relativ hoher Leitfähigkeit, die sich von dem durch den PN-Übergang umschlossenen Be reich nach außen über die erste Isolier schicht erstreckt,
mit einer zweiten Isolierschicht, die einen Teil der Oberfläche der Polysilici umschicht überdeckt, und
mit einer Kontaktmetallschicht, die über der zweiten Isolierschicht und der Polysi liciumschicht liegt und mit letzterer in elektrischem Kontakt steht,
dadurch gekennzeichnet,
daß sich die Kontaktmetallschicht (73) über der zweiten Isolierschicht (65) nach außen über die Polysiliciumschicht (60) hinaus erstreckt und in Verbindung mit der Polysiliciumschicht (60) eine Verbund- Feldplatte (60, 73) bildet.
2. Halbleiterbauelement nach Anspruch 1, dadurch
gekennzeichnet,
daß die Polysiliciumschicht (60) eine Stärke
von 0,3 µm bis 0,8 µm aufweist, daß die erste Isolierschicht
(50) eine Dicke von 0,3 µm bis 2,0 µm aufweist und daß
die zweite Isolierschicht (62) eine Stärke von
0,3 µm bis 2,0 µm aufweist.
3. Halbleiterbauelement nach Anspruch 2,
dadurch gekennzeichnet,
daß die Polysiliciumschicht (60) eine Stärke
von weniger als ungefähr 50% der Stärke der ersten Isolierschicht
aufweist.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die erste Isolierschicht (50) aus Siliciumdioxid
besteht.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die zweite Isolierschicht (62) eine
Phosphorsilikatglasschicht ist.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß die Kontaktmetallschicht (73) durch Aluminium
gebildet ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß ein Schutzring (54) vorgesehen ist, der
durch einen zweiten P-N-Übergang gebildet ist, der in
die erste Oberfläche eindiffundiert ist und den P-N-Übergang
umgibt und mit Abstand von der
zusammengesetzten Feldplatte angeordnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/207,123 US4412242A (en) | 1980-11-17 | 1980-11-17 | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
Publications (3)
Publication Number | Publication Date |
---|---|
DE3145231A1 DE3145231A1 (de) | 1982-06-09 |
DE3145231C2 DE3145231C2 (de) | 1994-08-11 |
DE3145231C3 true DE3145231C3 (de) | 1994-08-11 |
Family
ID=22769286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3145231A Expired - Lifetime DE3145231C3 (de) | 1980-11-17 | 1981-11-13 | Halbleiterbauelement |
Country Status (9)
Country | Link |
---|---|
US (1) | US4412242A (de) |
JP (3) | JPS57112034A (de) |
CA (1) | CA1175953A (de) |
CH (1) | CH656255A5 (de) |
DE (1) | DE3145231C3 (de) |
FR (1) | FR2494499A1 (de) |
GB (1) | GB2087648B (de) |
IT (1) | IT1196932B (de) |
SE (1) | SE462309B (de) |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4412242A (en) | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
US4677452A (en) * | 1981-10-26 | 1987-06-30 | Intersil, Inc. | Power field-effect transistor structures |
US4574209A (en) * | 1982-06-21 | 1986-03-04 | Eaton Corporation | Split gate EFET and circuitry |
JPS5939066A (ja) * | 1982-08-27 | 1984-03-03 | Hitachi Ltd | 半導体集積回路 |
US4532534A (en) * | 1982-09-07 | 1985-07-30 | Rca Corporation | MOSFET with perimeter channel |
JPS5976466A (ja) * | 1982-10-25 | 1984-05-01 | Mitsubishi Electric Corp | プレ−ナ形半導体装置 |
DE3346286A1 (de) * | 1982-12-21 | 1984-06-28 | International Rectifier Corp., Los Angeles, Calif. | Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil |
US4974059A (en) * | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
NL8302092A (nl) * | 1983-06-13 | 1985-01-02 | Philips Nv | Halfgeleiderinrichting bevattende een veldeffekttransistor. |
JPS6042855A (ja) * | 1983-08-19 | 1985-03-07 | Hitachi Ltd | 半導体装置 |
NL8401117A (nl) * | 1984-04-09 | 1985-11-01 | Philips Nv | Halfgeleiderinrichting met veldeffekttransistors met geisoleerde poortelektrode. |
GB2165090A (en) * | 1984-09-26 | 1986-04-03 | Philips Electronic Associated | Improving the field distribution in high voltage semiconductor devices |
US4631564A (en) * | 1984-10-23 | 1986-12-23 | Rca Corporation | Gate shield structure for power MOS device |
EP0222326A2 (de) * | 1985-11-12 | 1987-05-20 | General Electric Company | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem isolierten Gatter |
JP2565317B2 (ja) * | 1986-12-03 | 1996-12-18 | 富士通株式会社 | 半導体装置の製造方法 |
US4789886A (en) * | 1987-01-20 | 1988-12-06 | General Instrument Corporation | Method and apparatus for insulating high voltage semiconductor structures |
US4881106A (en) * | 1988-05-23 | 1989-11-14 | Ixys Corporation | DV/DT of power MOSFETS |
US5003372A (en) * | 1988-06-16 | 1991-03-26 | Hyundai Electronics Industries Co., Ltd. | High breakdown voltage semiconductor device |
US5192993A (en) * | 1988-09-27 | 1993-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device having improved element isolation area |
US5270566A (en) * | 1988-12-08 | 1993-12-14 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device |
JPH0783123B2 (ja) * | 1988-12-08 | 1995-09-06 | 富士電機株式会社 | Mos型半導体装置 |
JPH02170469A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | 半導体装置 |
JP2550702B2 (ja) * | 1989-04-26 | 1996-11-06 | 日本電装株式会社 | 電力用半導体素子 |
US4994891A (en) * | 1989-06-20 | 1991-02-19 | Advanced Micro Devices | Shielded transistor device |
DE59010855D1 (de) * | 1990-06-05 | 1998-12-24 | Siemens Ag | Herstellverfahren für einen Leistungs-MISFET |
US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
WO1992016998A1 (en) | 1991-03-18 | 1992-10-01 | Quality Semiconductor, Inc. | Fast transmission gate switch |
US6208195B1 (en) | 1991-03-18 | 2001-03-27 | Integrated Device Technology, Inc. | Fast transmission gate switch |
IT1250233B (it) * | 1991-11-29 | 1995-04-03 | St Microelectronics Srl | Procedimento per la fabbricazione di circuiti integrati in tecnologia mos. |
US5323036A (en) * | 1992-01-21 | 1994-06-21 | Harris Corporation | Power FET with gate segments covering drain regions disposed in a hexagonal pattern |
US5366932A (en) * | 1993-04-26 | 1994-11-22 | Harris Corporation | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads |
US5396097A (en) * | 1993-11-22 | 1995-03-07 | Motorola Inc | Transistor with common base region |
EP0660402B1 (de) * | 1993-12-24 | 1998-11-04 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Leistungs-Halbleiterbauelement |
DE69321965T2 (de) * | 1993-12-24 | 1999-06-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | MOS-Leistungs-Chip-Typ und Packungszusammenbau |
US5798287A (en) * | 1993-12-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Method for forming a power MOS device chip |
JPH07326743A (ja) | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | プレーナ型半導体素子 |
US5817546A (en) * | 1994-06-23 | 1998-10-06 | Stmicroelectronics S.R.L. | Process of making a MOS-technology power device |
DE69429913T2 (de) * | 1994-06-23 | 2002-10-31 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik |
EP1408542A3 (de) * | 1994-07-14 | 2009-01-21 | STMicroelectronics S.r.l. | VDMOS-Leistungsbauteil und Verfahren zur Herstellung desselben |
DE69418037T2 (de) * | 1994-08-02 | 1999-08-26 | Consorzio Per La Ricerca Sulla Microelettronica Ne | Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau |
US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
TW344130B (en) | 1995-10-11 | 1998-11-01 | Int Rectifier Corp | Termination structure for semiconductor device and process for its manufacture |
US5940721A (en) * | 1995-10-11 | 1999-08-17 | International Rectifier Corporation | Termination structure for semiconductor devices and process for manufacture thereof |
EP0772242B1 (de) | 1995-10-30 | 2006-04-05 | STMicroelectronics S.r.l. | Leistungsbauteil in MOS-Technologie mit einer einzelnen kritischen Grösse |
DE69533134T2 (de) | 1995-10-30 | 2005-07-07 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungsbauteil hoher Dichte in MOS-Technologie |
US6228719B1 (en) | 1995-11-06 | 2001-05-08 | Stmicroelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
DE69518653T2 (de) * | 1995-12-28 | 2001-04-19 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | MOS-Technologie-Leistungsanordnung in integrierter Struktur |
US5677562A (en) * | 1996-05-14 | 1997-10-14 | General Instrument Corporation Of Delaware | Planar P-N junction semiconductor structure with multilayer passivation |
DE69631524T2 (de) | 1996-07-05 | 2004-10-07 | St Microelectronics Srl | Asymmetrische MOS-Technologie-Leistungsanordnung |
US5994762A (en) * | 1996-07-26 | 1999-11-30 | Hitachi, Ltd. | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof |
US5811841A (en) * | 1997-04-03 | 1998-09-22 | The United States Of America As Represented By The Secretary Of The Air Force | Photoconductive switching with thin layer enhanced breakdown charateristics |
EP0961325B1 (de) | 1998-05-26 | 2008-05-07 | STMicroelectronics S.r.l. | MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte |
US6022790A (en) * | 1998-08-05 | 2000-02-08 | International Rectifier Corporation | Semiconductor process integration of a guard ring structure |
JP4644904B2 (ja) * | 2000-04-05 | 2011-03-09 | 住友電気工業株式会社 | パワー半導体素子 |
GB2373634B (en) * | 2000-10-31 | 2004-12-08 | Fuji Electric Co Ltd | Semiconductor device |
JP5011611B2 (ja) | 2001-06-12 | 2012-08-29 | 富士電機株式会社 | 半導体装置 |
US6852634B2 (en) * | 2002-06-27 | 2005-02-08 | Semiconductor Components Industries L.L.C. | Low cost method of providing a semiconductor device having a high channel density |
DE102007020659B4 (de) * | 2007-04-30 | 2012-02-23 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
JP2009076866A (ja) * | 2007-08-31 | 2009-04-09 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
JP5272472B2 (ja) * | 2008-03-28 | 2013-08-28 | サンケン電気株式会社 | 半導体装置 |
CN103534809B (zh) * | 2011-08-05 | 2016-08-17 | 富士电机株式会社 | 半导体器件及半导体器件的制造方法 |
US9431249B2 (en) | 2011-12-01 | 2016-08-30 | Vishay-Siliconix | Edge termination for super junction MOSFET devices |
CN103178109A (zh) * | 2011-12-21 | 2013-06-26 | 上海华虹Nec电子有限公司 | 高压隔离型的nldmos结构及其制作方法 |
US10164043B2 (en) | 2012-01-11 | 2018-12-25 | Infineon Technologies Ag | Semiconductor diode and method for forming a semiconductor diode |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US9508596B2 (en) | 2014-06-20 | 2016-11-29 | Vishay-Siliconix | Processes used in fabricating a metal-insulator-semiconductor field effect transistor |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
CN105244279B (zh) * | 2014-07-10 | 2018-09-25 | 北大方正集团有限公司 | 一种平面型vdmos器件及其制作方法 |
CN105304701B (zh) * | 2014-08-01 | 2018-06-12 | 旺宏电子股份有限公司 | 半导体装置 |
KR102098996B1 (ko) | 2014-08-19 | 2020-04-08 | 비쉐이-실리코닉스 | 초접합 금속 산화물 반도체 전계 효과 트랜지스터 |
US10998418B2 (en) | 2019-05-16 | 2021-05-04 | Cree, Inc. | Power semiconductor devices having reflowed inter-metal dielectric layers |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA667423A (en) * | 1963-07-23 | Northern Electric Company Limited | Semiconductor device and method of manufacture | |
DE1137140B (de) * | 1959-04-06 | 1962-09-27 | Int Standard Electric Corp | Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung |
BE636316A (de) * | 1962-08-23 | 1900-01-01 | ||
US3518494A (en) * | 1964-06-29 | 1970-06-30 | Signetics Corp | Radiation resistant semiconductor device and method |
US3489953A (en) * | 1964-09-18 | 1970-01-13 | Texas Instruments Inc | Stabilized integrated circuit and process for fabricating same |
US3492174A (en) * | 1966-03-19 | 1970-01-27 | Sony Corp | Method of making a semiconductor device |
US3821779A (en) * | 1966-11-25 | 1974-06-28 | Hitachi Ltd | Semiconductor device with high conductivity and high resistivity collector portions to prevent surface inversion |
US3497407A (en) * | 1966-12-28 | 1970-02-24 | Ibm | Etching of semiconductor coatings of sio2 |
US3632433A (en) * | 1967-03-29 | 1972-01-04 | Hitachi Ltd | Method for producing a semiconductor device |
US3506502A (en) * | 1967-06-05 | 1970-04-14 | Sony Corp | Method of making a glass passivated mesa semiconductor device |
NL162250C (nl) * | 1967-11-21 | 1980-04-15 | Philips Nv | Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen. |
GB1255995A (en) * | 1968-03-04 | 1971-12-08 | Hitachi Ltd | Semiconductor device and method of making same |
DE1920802A1 (de) * | 1968-05-01 | 1969-11-20 | Itt Ind Gmbh Deutsche | Planar-Diode mit Durchbruch bei hoher Sperrspannung |
US3560810A (en) * | 1968-08-15 | 1971-02-02 | Ibm | Field effect transistor having passivated gate insulator |
JPS4743025Y1 (de) * | 1969-01-25 | 1972-12-26 | ||
JPS501872B1 (de) * | 1970-01-30 | 1975-01-22 | ||
FR2178932A1 (de) * | 1972-04-03 | 1973-11-16 | Motorola Inc | |
DE2510922A1 (de) * | 1975-03-13 | 1976-09-30 | Licentia Gmbh | Halbleiteranordnung |
GB1499845A (en) * | 1975-03-26 | 1978-02-01 | Mullard Ltd | Thyristors |
JPS5420670A (en) * | 1977-07-18 | 1979-02-16 | Toshiba Corp | Surface stabilizing method of semiconductor elements |
US4219369A (en) * | 1977-09-30 | 1980-08-26 | Hitachi, Ltd. | Method of making semiconductor integrated circuit device |
DE2936724A1 (de) * | 1978-09-11 | 1980-03-20 | Tokyo Shibaura Electric Co | Halbleitervorrichtung und verfahren zu ihrer herstellung |
DK157272C (da) | 1978-10-13 | 1990-04-30 | Int Rectifier Corp | Mosfet med hoej effekt |
DE3012430A1 (de) * | 1980-03-31 | 1981-10-08 | Siemens AG, 1000 Berlin und 8000 München | Planare halbleiteranordnung mit erhoehter durchbruchsspannung |
US4593302B1 (en) * | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
US4412242A (en) | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
-
1980
- 1980-11-17 US US06/207,123 patent/US4412242A/en not_active Expired - Lifetime
-
1981
- 1981-11-04 CA CA000389424A patent/CA1175953A/en not_active Expired
- 1981-11-09 FR FR8120952A patent/FR2494499A1/fr active Granted
- 1981-11-13 DE DE3145231A patent/DE3145231C3/de not_active Expired - Lifetime
- 1981-11-16 IT IT25123/81A patent/IT1196932B/it active
- 1981-11-16 SE SE8106799A patent/SE462309B/sv not_active IP Right Cessation
- 1981-11-16 CH CH7365/81A patent/CH656255A5/de not_active IP Right Cessation
- 1981-11-17 GB GB8134623A patent/GB2087648B/en not_active Expired
- 1981-11-17 JP JP56184332A patent/JPS57112034A/ja active Granted
-
1996
- 1996-01-11 JP JP8019251A patent/JP2766239B2/ja not_active Expired - Lifetime
- 1996-01-11 JP JP8019252A patent/JP2766240B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
SE462309B (sv) | 1990-05-28 |
JPH09199707A (ja) | 1997-07-31 |
US4412242A (en) | 1983-10-25 |
IT1196932B (it) | 1988-11-25 |
DE3145231C2 (de) | 1994-08-11 |
JPS57112034A (en) | 1982-07-12 |
JPH08250702A (ja) | 1996-09-27 |
SE8106799L (sv) | 1982-05-18 |
DE3145231A1 (de) | 1982-06-09 |
JP2766239B2 (ja) | 1998-06-18 |
FR2494499A1 (fr) | 1982-05-21 |
GB2087648A (en) | 1982-05-26 |
GB2087648B (en) | 1985-02-13 |
CH656255A5 (de) | 1986-06-13 |
CA1175953A (en) | 1984-10-09 |
JP2766240B2 (ja) | 1998-06-18 |
FR2494499B1 (de) | 1984-06-08 |
IT8125123A0 (it) | 1981-11-16 |
JPH0434311B2 (de) | 1992-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3145231C3 (de) | Halbleiterbauelement | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
DE2745857C2 (de) | ||
DE69307216T2 (de) | Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken | |
DE3131727A1 (de) | "mos-feldeffekttransistor und verfahren zu seiner hestellung" | |
DE2916364C2 (de) | ||
DE2628407A1 (de) | Verfahren zum herstellen von vergrabenen dielektrischen isolierungen | |
DE19808514A1 (de) | Halbleiterbauteil sowie Verfahren zu seiner Herstellung | |
DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
DE3525396A1 (de) | Vertical mosfet und verfahren zu seiner herstellung | |
DE4037876A1 (de) | Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand | |
EP0038994B1 (de) | Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
EP0029900B1 (de) | Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung | |
DE2641752B2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2500207A1 (de) | Integrierte halbleiteranordnung und verfahren zu ihrer herstellung | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE69014454T2 (de) | Hochspannungs-Halbleiteranordnung und Verfahren zur Herstellung. | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE19964626B4 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
DE2500775C3 (de) | Hochspannungsfestes planeres Halbleiterbauelement | |
DE2550346A1 (de) | Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements | |
DE102009023417B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 21/316 |
|
8126 | Change of the secondary classification |
Free format text: H01L 27/08 H01L 29/78 H01L 29/91 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D2 | Grant after examination | ||
D4 | Patent maintained restricted |