DE2510922A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2510922A1
DE2510922A1 DE19752510922 DE2510922A DE2510922A1 DE 2510922 A1 DE2510922 A1 DE 2510922A1 DE 19752510922 DE19752510922 DE 19752510922 DE 2510922 A DE2510922 A DE 2510922A DE 2510922 A1 DE2510922 A1 DE 2510922A1
Authority
DE
Germany
Prior art keywords
semiconductor
intermediate layer
insulating layer
semiconductor body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752510922
Other languages
English (en)
Inventor
Hermann Dipl Ing Dr Clauss
Werner Dipl Ing Mroczek
Wilfried Dipl Phys Dr Quast
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19752510922 priority Critical patent/DE2510922A1/de
Publication of DE2510922A1 publication Critical patent/DE2510922A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • "Halbleiteranordnung " Die Erfindung betrifft eine Halbleiteranordnung, bei der auf dem Halbleiterkörper eine Isolierschicht vorhanden ist.
  • Bei der thermischen Oxydation von p-dotiertem Silizium nicht zu hoher Konzentration entsteht bekanntlich an der Grenzfläche zwischen dem Silizium und der Siliziumdioxydschicht im Oberflächenbereich des Halbleiterkörpers eine ausgedehnte Tnversionsschicht, die sich im allgemeinen negativ auf die elektrischen Eigenschaften eines im Siliziumkörper hergestellten elektrischen Bauelementes auswirkt. Die Entstehung einer inversionsschicht ist auf mehrere Faktoren zurückzuführen. So wird die Inversionsschicht beispielsweise durch positiv geladene Ionen verursacht, die sich in der Oxydschicht bilden und deren Gesamtzahl mit zunehmender Dicke der Oxydschicht ansteigt Weiterhin ist für die Inversionsschicht eine feste positive Grenzladung verantwortlich, die von den Oxydation s- und Temperbedingungen abhängt und wahrscheinlich auf einen Überschuß an Silizium bzw. auf einen Sauersto+~fmangel im Grenzflächenbereich zurückzuführen ist. Außerdem tritt eine Verstärkung der Inversionsschicht durch die bekannte Rückverteilung von Störstellen aus dem Siliziumkörper in das entstehende Oxyd auf. Schließlich ist die Inversionsschicht auch noch auf eine lonendrift im Oxyd zurückzuführen, die beim fertigen Bauelement im Betrieb zu verzeichnen ist.
  • Zur Bildung der Inversionsschicht kommt es infolge der in der Oxydschicht vorhandenen positiven Ladungen deshalb, weil die positiven Ladungen eine Bandverbiegung des p-Siliziums bewirken, so daß es dort zu einer Elektronenansammlung kommt, die je nach Größe der positiven Ladung eine mehr oder weniger stark ausgeprägte Inversionsschicht verursache Die Stärke der Inversionsschicht hängt außerdem noch von der Dotierung des Halbleiterkörpers im Grenzflächenbereich ab. Je niedriger die Dotierung, desto stärker ist bei einer bestimmten positiven Ladung in der Oxydschicht die Invers ion. Aus diesem Grunde begünstigt die Rückverteilung von Störstellen aus dem Halbleiterkörper während der thermischen Oxydation die Ausbildung der Grenzflächeninversionsschicht, da durch die höhere Löslichkeit des Dotierungsstoffes im Oxyd die Dotierung im Oberflächenbereich des iialbleiterkörpers niedriger wird. bei );¼d-ren Bauelementen sind es auch positiv vorgespannte Leitbhnen, die zur Bildung von Inversionsschichten beitragen, wein sie über p-dotierten Bereichen im Halbleiterkörper verlaufen. Dieser Effekt ist als sogenannter MOS-Effekt bekannt. Außerdem driften unter der Einwirkung eine elektrischen Feldes positiv geladene Ionen wie z. Bo Na-Ionen zur Grenzfläche und influenzieren oder verstärken selbst bei höheren Dotierungen eine Inversionsschicht. Zu einer solchen Ionendrift kommt es vor allem bei höheren riempe raturen.
  • Es sind bereits verschiedene Verfahren bekanntgeworden, die zur Vermeidung einer Grenzflächeninversion und zur Verringerung des Einflusses einer Csrenzflächeninversion auf die Parameter elektrischer Bauelemente Anwendung finden.
  • So wird beispielsweise bei der thermischen Oxydation eine HCl-Beimischung verwendet, um gegenüber positiv geladenen Alkali-Ionen eine gewisse Getterwirkung zu erreichen. Dieses Verfahren reduziert jedoch lediglich den Einfluß von positiv geladenen Ionen im Oxyd.
  • Um bei einem n p-Übergang die Oberflächeninversion des plbleiters räumlich zu begrenzen, wird um die n + -Diffusion herum ein stark dotierter Ring ir das p-Material eindiffundiert, der als channel-Stopper bezeichnet wird Für diese Ringdiffusion eignet sich beispielsweise eine Bordittusion Da der Tnversionskanal jedoch vom n+-Gebiet praktisch bl zum channel-Stopper reicht, kann bei dieser Maßnahme am channel-Stopper wegen der hohen p + -Dotierung bereits bei kleinen Sperrspannungen ein Lawinen- oder Tunneldur choruch auftreten, der zu erheblich höheren Sperrströmen führt Außerdem kann selbst ein hochdotierter channel-Stopper lurch eine darüber verlaufende Leitbahn invertiert werden und auf diese Weise seine Funktion verlieren Die Neigung zur Ausbildung einer Oberflächeninversionsschicht bei einem Siliziumkörper vom p-l.eitungstyp kann beispielsweise auch dadurch verringert werden, daß die Störstellenkonzentration im Oberflächenbereich des Halbleiterkörper vor der thermischen Oxydation durch Diffusion oder durch Tonenimplantation erhöht wird Um auf diese Weise die Ausbildung einer Oberflächeninversionsschicht sicher zu vermeiden, muß die Oberflächenkonzentration größer als 1016 Störstellen pro cm3 betragen. Eine solche Störstellenkonzentration reduziert jedoch die Durchbruchspannung eines auf diese Weise hergestellten n p-Überganges. Außerdem erhöht sich bei festem Arbeitspunkt die Sperrschichtkapazität, was sich besonders bei Hochfrequenzanordnungen nedtiv auswirken kann.
  • Al: Schutz vor ionenwaiiderungen wird vielfach auch tilìCæ sogenannte Fieldrelief-Elektrode verwendet. Rei einet lief-Elektrooe handelt es sich um eine ringelektrode. die mit dem p-Substrat leitend verwunden ist urid im @ewi Entfernung die n+ -Diffusion auf dem Oxyd umg LJiC diese Maßnahme bleibt der Raum zwischen der Elektrode und der Grenzfläche Si/SiO feldfrei, so daß die im Oxyd stets vorhandenen Ionen nicht zur Grenzfläche driften vlnd adurcl auch keine weitere Inversionsladung influenzieren können.
  • Außerdem bewirkt die Fieldrelief-Elektrode auf dem Cxv einen Feldverlauf parallel zur Oberfläche, def das eindringen weiterer Ionen aus der Luft bzw der Isolierschicht @e mindert Die Fieldrelief-Elektrode ist jedoch nu dann sinnvoll, wenn sie genügend nahe am n p-Übergang liegt Dies führt jedoch bei einer Nehrebenenverdrahtung zu technologischen Problemen hinsichtlich der Kontaktleitbahn zum n -Gbiet und außerdem zu einer zusätzlichen Paralleikapazität die sich vor allem bei flochfrequenzbauelementen störend hemerkbar macht Der Erfindung liegt die Aufgabe zugrunde, eine Malbleiteranordnung anzugeben, bei der Maßnahmen zur Verhinderung einer Oberflächeninversionsschicht vorgesehen sind. Zur Lösung dieser Aufgabe wird bei einer Halbleiteranordnung der eingangs erwähnten Art nach der Erfindung vorgeschlagen, daß auf der auf dem Halbleiterkörper befindlichen ersten Isolierschicht eine Zwischenschicht aus einem Halbmetail oder aus einem Halbleitermaterial vorgesehen ist, daß die erste Isolierschicht eine Öffnung aufweist, durch die die Zwischenschicht durchgreift und in Verbindung mit dem Halbleiterkörper steht, und daß auf der wischerl.<tlnch eine zweite Isolierschicht angeordnet ist Die Austrittsarbeit der Zwischenschicht soll vorzugsweise von der des Halbleiterkörpers verschieden sein, damit das öberflächenpotential des Halbleiterkörpers an der (renzfläche zur ersten Isolierschicht entsprechend beeinflußt werden kann Die erste Isolierschicht weist vorzugsweise nur eine Dicke von Maximal 0,3 µm auf Die Dicke der zweiten Isolierschic!-.t liegt dagegen vorzugsweise zwischen 0,5 und 1 /um Die beiden Isolierschichten sind vorzugsweise Oxydschichten Die Zwischenschicht besteht beispielsweise aus polykristallinem Halbleitermaterial.
  • Als flalbleitermaterial eignet sich besonders dasselbe Material, aus dem auch der Halbleiterkörper besteht, wie beispielsweise Silizium, Germanium oder Indiumphosphid, aber auch andere Verbindungshalbleiter. Durch entsprechende Dotierung kann die Austrittsarbeit der Zwischenschicht verändert uno daril L das Grenzflächenpotential des Halble-iterkcrpers bee@fluß werden Die Zwischenschicht kann auch aus einem falbmetall vie .cispielsweise Graphit bestehen Die Erfindung findet vorzugsweise bei Halbleiterar.oF mit einem oder mehreren pn-(;bergängen Anwendung, d F spielsweise bei Dioden, Transistoren und integrierter. -tungen. Die Zwischenschicht aus Halbleitermaterial oder metall reic:t vorzugsweise nahe an den pn-Übergang her=-Die zweite Isolierschicht, d ho also die äußere Isolier schicht, wird bei Planaranordnungen gleichzeitig als Uiffusionsmaske verwendet, wenn das Material, aus dem die @ Zhenschicht besteht, entsprechend hohe Temperaturen zuläßt.
  • der zweiten Isolierschicht befindet sich im allgemeiner eine Leitbahn, die die erforderliche elektrische Verbindul.t-, mit einer Halbleiterzone im Halbleiterkörper herstellt Im allgemeinen handelt es sich dabei um eine Halbleiterzone, die durch Diffusion oder durch Ionenimplantation hergestellt ist. Die Öffnung in der ersten Isolierschic.lt, in die sich die Zwischenschicht erstreckt, um mit dem Halbleiterkörper in Verbindung zu stehen, umgibt den pn-Übergang vorzuqsJeise ringförmig.
  • Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert Die Figur zeigt eine ilalbleiteranordnung mit einem pn-Übergang, an der das Prinzip der Erfindung erläutert wlr(>o Der Halbleiterkörper 1, der beispielsweise aus Silizium besteht, weist auf seiner einen Oberflächenseite eine dünne erste Isolierschicht 2 auf, die beispielsweise aus Siliziumdioxyd besteht. Die Dicke der ersten Isolierschicht 2 beträgt vorzugsweise maximal 0,3 /um Die erste Isolierschicht 2 wird beispielsweise durch thermische Oxydation des Haibleiterkörpers 1 hergestellt, wenn der Halbleiterkörper i aus Silizium besteht Die erste Isolierschicht 2 wird mit einem ringförmigen Kontaktfenster 3 versehen, in das sich die über der ersten Isolierschicht 2 befindliche Zwischenschicht 4 bis zum Halbleiterkörper 1 erstreckt Die Zwischenschicht 4 besteht beispielsweise aus Halbleitermaterial wie z. Bo polykristallinem Silizium und erstreckt sich bis in die Nähe des pn-Überganges 5. Auf die Zwischenschicht 4, die beispielsweise 0,2 /um dick ist, ist ganzflächig eine zweite Isolierschicht 5 aufgebracht. Da die zweite Isolierschicht 6 gleichzeitig als Diffusionsmaske bei der Herstellung der n + -Zone 7 verwendet wird, wird sie beispielsweise 0,5 bis 1 /um dick ausgebildet.
  • Auf der zweiten Isolierschicht 6 verläuft die Leitbahn 8, die zur Kontaktierung der n -Zone 7 vorgeschen ist.
  • Im Betriebszustand wirkt die dünne Zwischenschisht 4 @ Schirmelektrode, die sich auf demselben Potential wie der halbleiterkörper 1 befindet. Wegen der Potentialgleichheit tritt in der Zwischenschicht 4 kein Spannungsabmall o so daß in der Zwischenschicht auch kein Strom flieüV Infoigedessen bleibt auch die erste Isolierschicht 2 Feldfrel, o daß eine Ionendrift ausgeschlossen wird Da die erste Isolierschicht 2 auf dem Halbleiterkörper 1 vom p-Lei @un@styp sehr dünn ist, werden praktisch nur die positiv geladenen, festen Genzflächenzustände wirksam. Wird als Material Eär die Zwischenschicht polykristallines Silizium ve;welder, so läßt sich die Zwischenschicht durch Abscheiden ein ah herstellen. Eine Zwischenschicht bzw Schirmelektrode aus demselben Halbleitermaterial, aus dem auch der Halbleiterkörper besteht, verursacht im Gegensatz zu Zwischenschichten aus Metall keine Schwierigkeiten bei nachfolgenden Hochtemperaturprozessen, die beispielsweise bei Diffusionen erforderlich sind.
  • Durch die unterschiedliche Austrittsarbeit zwischen dem Material des Halbleiterkörpers 1 und dem Material der Zwischenschicht 4 kann das Grenzflächenpotential qezielt eingestellt werden. Eine Beeinflussung des Grenzflächenpotentials ist atch durch entsprechende Dotierung der .W1.scherìschicht 4 möglich. wird als Material für die Zwischenschicht 4 polykristallines Silizium verwendet, so kann die zweite solierschicht 6 in einfacher Weise durch thermische w,7-dation der Zwischenschicht hergestellt werden. Dieser Fall ist in der Abbildung gezeigt.
  • Wird die erste, relativ dünne Isolationsschicht 2 bei Verwendung eines Bor-dotierten Silizium-Halbleiterkörpers durc: thermische Oxydation gewonnen, so ist eine Rückverteilung des Störstellenmaterials Bor aus dem Halbleiterkörper bei den hier auftretenden kurzen Oxydationszeiten noch verhältnismäßig gering. Außerdem wird bei nachfolgenden Nochtemperprozessen ein eventuell vorhandener Störstellenkonzentrationsabfall an der Grenzfläche Halbleiterkörper/Oxyd weitgehend durch einen Nachdiffusionseffekt von Bor aus dem Inneren des Ealbleiterkörpers ausgeglichen Sollte sich trotzdem noch eine Rückverteilung störend bemerkbar machen, so kann dieser Effekt leicht mit einer entsprechenden lonenimplantation.
  • durch die erste Oxydschicht 2 hindurch kompensiert werden.
  • Infolge des relativ hohen spezifischen Widerstandes einer Halbleiter-Zwischenschicht 4 kann sich zwar gleichspaiinungsmäßig im gesamten Bereich der Zwischenschicht 4 das Potential des Halbleiterkörpers 1 einstellen, doch verbült sich die Zwischenschicht 4 wechselspannungsmäßig wie el@ vom Halbleiterkörper isolierte Elektrode, so ded kein' nhennswerten Kapazitätserhöhungen zu erwarten sind bi ist besonders bei höheren Frequenzen der £all Mit Hilfe der ErT-indung kann nicht nur die Inversion bei einem Halbleiterköper aus p-Material vermindert werden, sondern auch die Akkumulation bei n-Naterial Eine Akkumulation von Elektronen wirkt sich zum Beispiel bei seinem p + n-Übergang wie eine Erhöhung der Oberflächendotiera des n-Materia @ aus, die zu vorzeitigen Randdurchbrüchen führt Malbleiterbauelemente wie Z. B. Dioden oder Transistoren können nach der Erfindung auf folgende Weise hergestellt werden Zunächst wird der Halbleiterkörper l, der beispielsweise aus p-Silizium besteht, thermisch bis zu einer Oxydschichtdicke von etwa 1000 Å oxydiert Dies geschieht gegebelienfalls unter Beigabe eines geringen Prozentgehalts an HC5 Nach dieser thermischen Oxydation wird mit Hilfe eines Photolackprozesses ein ringförmiges Kontaktfenster 3 hergestellt, welches die später herzustellende n+-Zone 7 umgibt @um Ausgleich einer gegebenenfalls bei der thermischer, Oxydation auftretenden Rückverteilung von Störstellen auf dem halbleiter körper ir die erste Isolierschicht 2 könner gegebenenfalls Störstellen wie z. B. Bor durch die erste Isolierschicht 2 in den Grenzflächenbereich des Halbleiterkörpers implantiert werden. Die Zwischenschicht 4 wird beispielsweise durch ganzflächige Abscheidung von Halbleitermaterial hergestellt u diesem zweck wird beispielsweise polykristallines Silizium durch thermische Dekomposition von SiH4 abgeschieden. Zur Beeinflussung des Grenzflächenputentials auf der Seite des Halbleiterkörpers kann diç .ischenschicht 4 bereits entsprechend dotiert aufgebrach oder nach dem Aufbringen dotiert werden Anschließend wird in der Zwischenschicht 4 mit lfilfe eines Photolackprozentes eine Öffnung 9 hergestellt, die wegen der endlichen @u@@iertoleranzen etwas größer sein sollte als das eigentlichers Diffusionsfenster AnschLießend wird ganzflächig die zwcite Isolierschicht 6 hergestellt. Besteht die Zwischenschicht 4 aus polykristallinem Silizium, so kann die zweite Isolierschicht 6 in einfacher Weise durch thermische Oxydation der Zwischenschicht 4 hergestellt werden, Die Dicke der Zwischenschicht 4 muß in diesem Fall natürlich so groß dewählt werden, daß nach der thermischen Oxydation zur Herstellung der zweiten Isolierschicht 6 noch eine polykristalline Zwischenschicht 4 übrigbleibt. Nach der Herstellung der zweiten Isolierschicht 6 wird eine Öffnung als Diffusionsfenster zur Herstellung der n+-Zone 7 hergestell und die n+-Zone 7 in den Halbleiterkörper 1 einditfundier.
  • Erfolgt die Diffusion der n+-Zone 7 in oxydierender Atmosphäre, so entsteht eine Oxydschicht 10, die anschließend mit einer Kontaktöffnung versehen werden muß, damit dlc Ieitbain 8 elektrischen Kontakt mit der n -Zone 7 erhält Nach Herstellung der Halbleiterzone 7 können noch weitere Halbleiterzonen in bekannter Weise in den Halbleiterkö er eingebracht werden, und zwar vorzugsweise zur Herstellung von weiteren pn-Übergänqen

Claims (16)

  1. Patentansprüche 1 Halbleiteranordnung, bei der auf dem Halbleiterkörper eine Isolierschicht vorhanden ist, dadurch gekennzeichnet, daß auf der auf dem Halbleiterkörper befindlichen ersten Isolierschicht eine Zwischenschicht aus einem Halbmetall oder aus einem Halbleitermaterial vorgesehen ist, daß die erste Isolierschicht eine Öffnung aufweist, durch die die Zwischenschicht durchgreift und in Verbindung mit dem Halbleiterkörper steht, und daß auf der Zwischenschicht eiìle zweite Isolierschicht angeordnet ist.
  2. 2) Halbleiteranordnung hach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht eine Dicke von maxi- -mal 0,3 /um aufweist.
  3. 3) Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Isolierschicht eine Dicke von 0,5 bis 1 /um aufweist.
  4. 4> Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Isolierschichten Oxydschichten vorgesehen sind.
  5. 5) Halbleiteranordnung nach einem der Ansprüche 1 bis 1 dadurch gekennzeichnet, daß die Zwischenschicht aus polykristallinem Halbleitermaterial besteht.
  6. 6) Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Zwischenschicht aus de gleichen Material besteht wie der Halbleiterkörper
  7. 7) Halbleiteranordnung nach einem der Ansprüche 1 bis 1 dadurch gekennzeichnet, daß die Dotierung der halbleiterden Zwischenschicht von der des Halbleiterkörpers verschieden ist.
  8. 8) Halbleiteranordnung nach einem der Ansprüche 1 bis dadurch gekennzeichnet, daß die Zwischenschicht unabnägig vom Material des Halbleiterkörpers aus Silizium, Germanium, Siliziumkarbid, Galliumarsenid, Gallimphosphid, Cadmiumsulfid, Cadmiumselenid, Zinksulfid oder Zinkselemid besteht.
  9. 9) Halbleiteranordnung nach einem der Ansprüche 1 bis 4 dadurch gekennzeichnet, daß die Zwischenschicht aus Graphit besteht.
  10. 10) Ualbleiteranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß sie mindestens einen pn-Übergang aufweist.
  11. 1-1 Halbleiteranordnung nach Anspruch 10, dadurch qekennzeichnet, daß die Zwischenschicht nahe an den pn-Übergang heranreicht.
  12. 12) Halbleiteranordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Öffnung in der ersten Isolierschicht, in die sich die Zwischenschicht erstreckt, den pn-Übergang ringförmig umgibt.
  13. 13) Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die eine Oberflächenseite eines flalbleiterkörpers vom ersten Leitungstyp mit einer ersten Isolierschicht versehen wird, daß in diese Isolierschicht eine Öffnung eingebracht wird, die einen im Halbleiterkörper herzustellenden pn-Übergang ringförmig umgibt, daß eine Zwischenschicht aus t.albleitermaterial oder Halbmetall aufgebracht wird, die die erste Isolierschicht bedeckt sowie sich durch CiC ii.e nung in der ersten Isolierschicht bis zum Halblei-terk - er erstreckt, daß in der Zwischenschicht im Bereich des späteren Diffusionsfensters eine Öffnung hergestellt wird, die vorzugsweise größer ist als das Diffusionsfenster, daß auf der Zwischenschicht und im Bereich dieser Öffnung die zweite Isolierschicht hergestellt wird, daß dann das Diffusionsfenster hergestellt wird und daß schließii"h eine Halbleiterzone vom zweiten Leitungstyp durch das D sionsfenster in den Halbleiterkörper vom ersten Leiduf.c.styp eindiffundiert wird.
  14. 14) Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium besteht und daß t e erste Isolierschicht durch thermische Oxydation des Halbleiterkörpers hergestellt wird
  15. 15) Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß zur Herstellung der Zwischenschicht Doigkristallines Silizium abgeschieden wird.
  16. 16) Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die zweite Isolierschicht durch thermische Oxydation der Zwischenschicht hergestellt wird. Leerseite
DE19752510922 1975-03-13 1975-03-13 Halbleiteranordnung Pending DE2510922A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752510922 DE2510922A1 (de) 1975-03-13 1975-03-13 Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752510922 DE2510922A1 (de) 1975-03-13 1975-03-13 Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE2510922A1 true DE2510922A1 (de) 1976-09-30

Family

ID=5941244

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752510922 Pending DE2510922A1 (de) 1975-03-13 1975-03-13 Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE2510922A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
EP0651435A1 (de) * 1993-09-29 1995-05-03 Fuji Electric Co. Ltd. Halbleiterbauelement mit einer SIPOS-Feldplatte und Herstellungsverfahren

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
EP0651435A1 (de) * 1993-09-29 1995-05-03 Fuji Electric Co. Ltd. Halbleiterbauelement mit einer SIPOS-Feldplatte und Herstellungsverfahren

Similar Documents

Publication Publication Date Title
EP0080652B1 (de) Fototransistor in MOS-Dünnschichttechnik, Verfahren zu seiner Herstellung und Verfahren zu seinem Betrieb
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE1789206C3 (de) Feldeffekt-Transistor
DE2455730B2 (de) Feldeffekt-Transistor
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102010062721A1 (de) Halbleiterbauelement mit verbessertem Einschaltwiderstand
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE3500528A1 (de) Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2527621C3 (de) Feldeffekt-Halbleiterbauelement
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE1811492A1 (de) Feldeffekttransistor
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE1514020A1 (de) Verfahren zur Verbesserung von mindestens einem Betriebsparameter von Halbleiterbauelementen
DE2059072A1 (de) Halbleiter-Einrichtung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2460682A1 (de) Halbleitervorrichtung
DE112017003591T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee