JP2766240B2 - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置

Info

Publication number
JP2766240B2
JP2766240B2 JP8019252A JP1925296A JP2766240B2 JP 2766240 B2 JP2766240 B2 JP 2766240B2 JP 8019252 A JP8019252 A JP 8019252A JP 1925296 A JP1925296 A JP 1925296A JP 2766240 B2 JP2766240 B2 JP 2766240B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
region
polycrystalline silicon
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8019252A
Other languages
English (en)
Other versions
JPH08250702A (ja
Inventor
トーマス・ハーマン
アレクサンダー・リドウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTAANASHONARU REKUCHIFUAIYAA CORP
Original Assignee
INTAANASHONARU REKUCHIFUAIYAA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTAANASHONARU REKUCHIFUAIYAA CORP filed Critical INTAANASHONARU REKUCHIFUAIYAA CORP
Publication of JPH08250702A publication Critical patent/JPH08250702A/ja
Application granted granted Critical
Publication of JP2766240B2 publication Critical patent/JP2766240B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】この発明は高耐圧型のプレー
ナ半導体装置に関するものである。 【０００２】 【従来の技術】〔第１従来技術〕 図１、図２および図３は先行技術の構造を示す。これら
構造はプレーナ半導体装置、たとえば図１、図２および
図３に示すダイオードの逆方向高耐圧特性を改良するた
めに使用される。 【０００３】こうした半導体装置の表面に被覆される周
知のガラス状の保護層は、比較的高濃度のリン不純物を
混入したシリコン酸化層を使用したものである。この物
質は不純物を混入しないシリコン酸化層のもつ望ましい
絶縁特性を有すると共に、比較的低い温度に加熱された
ときスムースにリフローすることができ、被覆する表面
に不浸透性のガラス状の層を形成する。リン不純物を混
入した酸化シリコンを、以下、「シロツクス」という。
シロツクスは約２ないし約１０重量パーセントのリンを
含有することができる。 【０００４】まず最初に図１に関して説明する。半導体
材料から成るチツプ３０の断面が図示されている。この
チツプは、たとえば １４／１０００インチの厚さを有
し、かつ、方形の形状（またはその他の任意の幾何学的
形状）を有することができる単結晶シリコンとすること
ができる。この場合の方形は、１／１０インチ×１／１
０インチの寸法のものとすることができよう。 【０００５】装置は通常の方法により共通のウエハで多
数の装置を同時に形成することができる。この場合、装
置は従来のエツチングまたはその他の切断技術により後
でウエハから分離される。 【０００６】図１のウエハはＮ導電型単結晶シリコン基
板３０から構成され、Ｎ型半導体基板の表面側に蒸着さ
れたＮ型エピタキシヤル層を有することができる。すべ
ての接合部はエピタキシヤル層内に通常の方法により形
成される。 【０００７】図１において、プレーナダイオードはチツ
プのＮ導電型単結晶シリコン基板３０の上面内に拡散し
てできるＰ＋型領域により形成される。Ｐ＋型領域３１
が拡散されるのと同時に、Ｐ＋型保護領域３２が装置の
上面の外周に形成される。この保護領域３２は従来の保
護領域として働く。上部電極および下部電極３３および
３４は所望の物質から形成することができ、通常の方法
により半導体基板に蒸着できる。 【０００８】装置を適切なケース内に容易に組立ること
ができるように、必要に応じて電極３３および３４上に
コンタクト金属を蒸着しても良い。この例ではＰ型不純
物を拡散させたＮ型半導体基板を使用するように記載さ
れているが、最初の半導体基板をＰ型のものとし、拡散
される不純物をＮ型とすることもできるであろう。 【０００９】保護領域３２は良く知られており、逆バイ
アスの間にＰ＋型領域３１の下方に形成される電界線を
横方向外方へ延在させることにり装置の逆耐圧性を改良
し、かつ、チツプの大部分の内部における電界線の鋭い
湾曲を低減する働きをする。Ｐ＋型保護領域３２はまた
電界線を広げて、装置の上面に沿つた局部的な電界スト
レスをしようとする。 【００１０】逆バイアスの問のシリコン基板中の電界の
再分布を改良するために、保護領域３２のような複数の
間隔をおいて配置された保護領域も使用されている。フ
イールドプレートも逆バイアスされるシリコン基板中の
電界を低減することができる。 【００１１】フイールドプレートを採用した典型的なダ
イオードが図２に示されている。図２において、装置は
基本的には図１のものに類似しているが、保護領域３２
の代わりに段付き電極４０がシリコン酸化層４１または
その他の絶縁材料から成る領域の上に重なつているとい
う点で異なつている。この段付き電極４０によるフイー
ルドプレートは、アルミニウム等の金属、不純物を混入
した多結晶シリコンまたは珪化金属にすることができ
る。 【００１２】電極４０の領域が、図のように径方向に拡
大したため、シリコン基板３０内部およびＰ＋型領域の
下方の電界線は強制的に電極４０の外周を越えて径方向
に広げられる。そのため、装置の基板内部の電界線の湾
曲が減少して、逆バイアス下の装置の特性が改良され
る。 【００１３】図１の保護領域３２および図２の電極４０
によるフイールドプレートの主な機能は、逆バイアスさ
れている間に空乏領域をできる限り広げることである。
半導体装置の早期絶縁破壊の第１の原因となるのは、こ
の空乏領域における電界線の湾曲である。電界線の湾曲
はさらに図３に示す構造により最少限に抑えることがで
きる。 【００１４】この構造は、シリコン酸化層４１が段付き
電極４０に対応する第２の段をもつ段付き電極４２を含
んでいるという点を除いて図２と同様である。この種の
構造はエフ．コンテイ（Ｆ．Ｃｏｎｔｉ）およびエム．
コンテイ（Ｍ．Ｃｏｎｔｉ）著「ソリツド ステート
エレクトロニクス（ＳＯＬＩＤ−ＳＴＡＴＥ ＥＬＣＴ
ＲＯＮＩＣＳ）」（１９７２年）第１５巻の第９２〜１
０５頁に記載されている。 【００１５】図３のように酸化層の２つの異なる厚さに
わたつてフイールドプレートに２つの段をつけることに
より、電界線の湾曲が最少限に抑えられるため絶縁破壊
電圧に対する装置の耐圧性が改良される。 【００１６】〔第２従来技術〕 上記のように、シロツクス層に含まれるリン濃度が高く
なればなるほど、シロツクスは分極し易くなる。プレー
ナ半導体装置の場合のように高い横方向電界が存在する
状態でシロツクス層を使用すると、高濃度不純物を混入
したシリコン酸化層は分極して、装置の表面および装置
の本体内部の電界をひずませるようになる。従つて、き
わめて高い電界領域においては、装置は高い電界ストレ
スの領域内でのシロツクスの分極によりストレスがさら
に加わるために故障しやすい。 【００１７】このため、図２０のように、トランジスタ
のような能動的な役割を果すためのＰＮ接合による能動
領域を設けた半導体基板１の表面をシリコン酸化層２で
覆い、さらに、その上をシロツクス層３で被覆するもの
において、ＰＮ接合の各接合境界の上方に当たる箇所３
ａ・３ｂ・３ｃ・３ｄのシロツクス層を除去して間隙を
設けることによりシロツクス層の分極による悪影響を防
止する構成のものが特開昭５４−２０６７０などにより
開示されている。 【００１８】〔第３従来技術〕 図１０〜図１２は、特開昭５７−１０９３７６に記載さ
れている一般的な種類のＭＯＳＦＥＴ装置を示してい
る。そして、特開昭５５−５３４６２には、高出力ＭＯ
ＳＦＥＴ装置を製造するための詳細な過程が開示されて
おり、こうした製造の詳細は図１１〜図１５のＭＯＳＦ
ＥＴ装置を製造する際に使用することができる。 【００１９】この装置を形成するチツプが図１０に平面
図で示されている。これは、たとえば、１／１０インチ
×１／１０インチの寸法を有し、図１１および図１４に
示すようにウエハ厚が約１４／１０００インチのチツプ
とすることができる。図１０および図１１の高出力ＭＯ
ＳＦＥＴを製造するために使用されるウエハは、厚さが
３５μｍで、図のように、Ｎ−エピタキシヤル層を有す
るＮ型材料から成る基板８０であるのが好ましい。 【００２０】図１０に見られるように、装置は上に重な
るソース電極８１を設けて構成される。このソース電極
８１は後に示すように複数個の、たとえば６０００個の
六角形のＭＯＳＦＥＴセルに接続されるアルミニウムシ
ートで構成することができる。ソースセル（そのうち若
干のものを図１０および図１３に拡大図で示す）の各々
は、後に説明する各々のチヤンネルを介して電流を共通
下部ドレイン電極８２（図１１および図１４）へ流す。 【００２１】主ゲート電極９３が設けられるが、これは
ゲート電極フインガ８４から９１（図１０）等の複数の
放射状フインガを有する。これらのフインガは、下方に
位置するチヤンネルの対を制御する多結晶シリコンゲー
トグリツド９２（図１２）に接続される。ゲート電極へ
の電気接続は広いゲート電極パツド９３において行なわ
れる。同様に、ソース電極８１への接続はソース電極パ
ツド９４で行なわれる。 【００２２】典型的なセルが図１１に最も良く示されて
いるが、これらは各々六角形のＰ＋型領域１００から１
０３により構成される。このＰ＋型領域は各々約１／１
０００インチの直径を有する。Ｐ＋型領域の特定の形状
については、特開昭５５−５３４６２および特開昭５７
−１０９３７６に詳細に説明されている。 【００２３】六角形の外形を有するＰ＋型領域１００か
ら１０３の各々は、Ｎ＋型チヤンネルソース領域１０
４，１０５，１０６および１０７等のチヤンネルを各々
有する。これらのチヤンネルは各々のセルに対するソー
ス領域である。セル１００から１０３の各々は、たとえ
ば約１μｍの深さを有する浅いＮ＋型領域１２０内に埋
設されている。ソース領域１０４から１０７の外周とこ
れらを取囲むＮ＋型領域１２０との間に配置されている
薄い六角形の領域は各チヤンネルを限定し、これらのチ
ヤンネルはこれらのチヤンネルの上方のゲート酸化層の
頂上に適当なゲート電圧を印加することにより反転する
ことができる。 【００２４】従つて、図１１に示すように、図１１の脚
部１２１，１２２および１２３を含むシリコン酸化層か
ら成る六角形グリツドは図示してあるように対向する六
角形の２つの対向する脚部において限定されるチヤンネ
ルの上に重なつている。そこで、脚部１２１，１２２お
よび１２３を含む酸化層グリツドは酸化層の上に重なる
図１２の多結晶シリコンゲートグリツド９２に対応する
セグメントを有する。つまり、図１１において、図１２
のグリツド９２の多結晶シリコン脚部１３０，１３１お
よび１３２は各々の酸化層脚部１２１，１２２および１
２３の上に重なつている。 【００２５】ゲート電極フインガと多結晶シリコンゲー
トグリツドとの間の電気的接触は図１２に示すような方
法で行なわれるが、この場合、ゲート電極フインガは多
結晶シリコンゲートグリツドの上に直接重なつて接触す
る。ただし、ゲート電極の接触フインガは適切な間隔と
適切な酸化層により隣接するソース電極８１から適切に
絶縁される。 【００２６】図１１にさらに示すように、多結晶シリコ
ンゲートグリツドは多結晶シリコングリツド脚部１３
０，１３１および１３２の上に各々が重なつている酸化
層部分１４０，１４１および１４２を含む酸化層により
被覆されている。これらの酸化層自体は、リン濃度が比
較的高く、かつ、部分１４３，１４４および１４５を含
むリフローしたシロツクス層により被覆される。ただ
し、今説明したシロツクス層および酸化層は、ゲート電
極フインガと多結晶シリコンゲートグリツドとの間で接
触が行なわれるべき領域では取除かれる。 【００２７】このシロツクス層は、図のように、ソース
８１で被覆され、さらに、その上をリフローしておら
ず、かつ、リン濃度が比較的低い別のシロツクス層１５
０により被覆する。 【００２８】〔第４従来技術〕 ＴＲＩＭＯＳ型装置は、共通のドレイン領域を有する間
隔をおいて配置されたＭＯＳトランジスタを使用する半
導体スイツチング装置である。この装置は、ジエーム
ス．ビー．プラマー（Ｊａｍｅｓ Ｂ．Ｐｌｕｍｍｅ
ｒ）による米国特許第４１９９７７４号、名称「モノリ
シツク半導体スイツチング装置（ＭＯＮＯＬＩＴＨＩＣ
ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＳＷＩＴＣＨＮＧ Ｄ
ＥＶＩＣＥ）」に記載されている。 【００２９】この装置を図１６により説明すると、先行
技術のＴＲＩＭＯＳ装置は低濃度の不純物を混入したＮ
−導電型エピタキシヤル蒸着シリコンから成る基板２１
０で構成され、このＮ−型半導体基板２１０には、図の
ように、各々Ｐ＋型領域２１４および２１５と、Ｐ＋型
領域２１４および２１５の内部に完全に取囲まれている
Ｎ＋型領域２１６および２１７と、２つのトランジスタ
２１２および２１３の間に配置された高濃度不純物を含
む導電Ｎ＋型領域とで構成された２つのＤ−ＭＯＳ型ト
ランジスタ２１２および２１３を含んでいる。 【００３０】２つの領域２１４および２１６は第１チヤ
ンネル領域２２０を限定し、領域２１５および２１７は
第２チヤンネル領域２２１を限定する。端子２２３をも
ち、かつ、シリコン酸化層２２４によりＮ−型半導体基
板２１０から離間している共通ゲート電極２２２によっ
て、チヤンネル領域２２０および２２１を反転すること
ができる。上記の離間には、任意の適切な絶縁層を使用
することができる。 【００３１】第１主電極２２５は端子２２７を有し、Ｐ
＋型領域２１４およびＮ＋型領域２１６に接続される。
電極２２５はトランジスタ２１２のソース電極またはド
レイン電極のいずれかと考えることができる。他方の電
極はトランジスタ２１２および２１３の間に配置された
Ｎ−型半導体基板２１０の部分により構成される。 【００３２】トランジスタ２１３は端子２２８をもつ主
電極２２６を有する。電極２２６はＰ＋型領域２１５お
よびＮ＋型領域２１７に接続される。Ｎ＋型領域２１６
および２１７は、例えば、トランジスタ２１２および２
１３の各々のソース領域を限定する。トランジスタ２１
２および２１３の各々のドレイン領域は、チヤンネル領
域２２０および２２１の間に配置された半導体基板２１
０の領域である。 【００３３】Ｎ＋型領域２１８は、第１および第２チヤ
ンネル領域２２０および２２１の間にあつて、ゲート電
極２２２の下方に配置される。適切な電圧が共通ゲート
電極２２２に接続されたとき、Ｎ−型構成を反転するこ
とができる。Ｎ＋型領域２１８を比較的高導電性とする
ことにより、この領域はゲート電極２２２により反転さ
れなくなる。 【００３４】図１６の装置の動作は前述の米国特許第４
１９９７７４号に詳細に示されている。簡潔に言えば、
閾値を越えるゲート電位に対して、３つの明確に異なる
動作領域が生じる。低レベル領域においては、端子２２
８が、端子２２７の電位よりも上の約１．５ボルト以下
であれば、２つのチヤンネル領域２２０および２２１は
反転され、かつ、２つのトランジスタ２１２および２１
３はその線形領域内で動作する。 【００３５】従つて、すべての陽極陰極間電流は装置の
表面において電子により運ばれる。この装置はそのと
き、２個のシヨートチヤンネルＤ−ＭＯＳ型トランジス
タを直列にした場合と同様の低いオン抵抗電流対電圧特
性を示す。例として、チヤンネル２２０および２２１の
チヤンネル長さは各々につき ２．５μｍにすることが
できる。 【００３６】中間動作レベルにおいて、端子２２８の電
圧が増大しつつあるとき、Ｐ＋型領域２１５とＮ−型構
成２１０との間の接合は順方向バイアスされ、ベースの
広いＰＮＰ型横方向トランジスタのエミツタとして動作
する。接合注入正孔はドリフトし、Ｐ＋型領域２１４へ
拡散して、そこで集められて装置電流の成分を付加する
のに寄与する。その結果、相互コンダクタンスが増加す
る。 【００３７】陽極すなわちゲートの電位と共にＰＮＰ型
トランジスタのコレクタ電流が増加するにつれて、Ｐ＋
型領域２１４内部を、これに沿つて延在する抵抗領域を
通るコレクタ電流の流れによりゲート電極２２２の下方
のＰ＋型領域の電位が上昇し、チヤンネル領域２２０
は、領域２１６，２１４および２１０から構成され本来
Ｄ−ＭＯＳ型構造である縦方向ＮＰＮ型トランジスタを
オンし始める。 【００３８】このＮＰＮ型装置およびＰＮＰ型装置は、
ＰＮＰ型トランジスタおよびＮＰＮ型トランジスタのア
ルフア値が合計で１になつたときに再生的に切換わる４
層ダイオードを形成する。ＴＲＩＭＯＳ装置はオン状態
のとき、たとえぱ約１０オームの動抵抗を示し、数アン
ペアの電流を通すことができる。 【００３９】〔第５従来技術〕 図２１および図２２は、工業調査会発行「電子材料」誌
１９７７年８月号第７０〜７４頁と、電子通信学会発行
「電子通信学会論文誌」ＶＯＬ．Ｊ６３−Ｃ，ＮＯ．４
（昭和５５年４月）号第２５４〜２６１頁とに記載され
ているＭＯＳＦＥＴ装置である。そして図２１および図
２２の構成は、同一の構成を画き方を変えて図示したも
のである。 【００４０】図２１および図２２において、Ｎ型シリコ
ン基板５の表面には、ドレインとしてのＰＮ接合の能動
領域を形成するＰ型領域６と、ソースとしてのＰＮ接合
の能動領域を形成するＰ＋型領域７とが設けられてお
り、これらの上を覆う絶縁用のシリコン酸化層８の上
に、ドレイン用の電極１０とソース用の電極１１を設け
るとともに、酸化層８の中にゲート９を配置してある。 【００４１】そして、こうしたＭＯＳＦＥＴ装置では、
各能動領域、つまり、Ｐ型領域６とＰ＋型領域７との間
におけるＰ型領域６に沿つて濃密な電界線が生じ、これ
が装置の耐圧特性を低下させるため、Ｐ型領域６から延
長されてゲート９の下側に至る薄いイオン注入層６Ａを
設けるとともに、ソース電極１１をイオン注入層６Ａの
上方にまで延長させたフイールドプレート１１Ａを設
け、Ｐ型領域６に沿う濃密な電界線をイオン注入層６Ａ
の下方に向けて分散させることにより高耐圧特性を得る
ようにしている。 【００４２】 【発明が解決しようとする課題】上記のような各半導体
装置の構成において、高耐圧特性を得るために、フイー
ルドプレートが有効であり、特に、装置の外周側に位置
する能動領域、つまり、ダイオードまたはトランジスタ
の役割を果す領域から外側の箇所での高耐圧特性を得る
ためには、フイールドプレートを、半導体基板の表面か
ら離れるように、２段の段付状にすることが有効な手段
であるが、このためには、例えば、上記の〔第１従来技
術〕における図３のように、シリコン酸化層に段付部分
を設ける加工が必要である。 【００４３】しかし、この加工は比較的複雑で、装置を
実用化しにくいという不都合があり、この不都合は、
〔第３従来技術〕〔第４従来技術〕などの他の構成の半
導体装置において、同様の効果を得るためのフイールド
プレートを設ける場合にも同様である。 【００４４】また、上記の〔第１従来技術〕〔第３従来
技術〕〔第４従来技術〕における構成に高耐圧特性をも
たせる構成を得るには、例えば、上記の〔第２従来技
術〕で述べたような能動領域におけるシロツクス層の間
隙のみでは、十分には高耐圧特性を向上し得ないという
不都合がある。 【００４５】このため、こうした不都合がなく、十分に
高耐圧特性を向上し得るようにした高耐圧半導体装置の
提供が望まれているという課題がある。 【００４６】上記のような半導体基板の表面に形成した
ダイオードまたはトランジスタなどの能動的な役割を果
たすためのＰＮ接合の能動領域を設けるとともに、該能
動領域の外周部分の上方に高耐圧特性を向上するための
フィールドプレートを設けた半導体装置において、前記
半導体基板の外周に最も近い前記能動領域の外周の部分
から外側の部分の前記表面の上を均一厚みで覆う第１の
絶縁層と、前記第１の絶縁層の内周の部分の上を覆う比
較的高導電率の多結晶シリコン層と、前記第１の絶縁層
の内周の端面と、前記多結晶シリコンの内周の端面と、
前記多結晶シリコン層の上と、前記第１の絶縁層の上と
を連続して覆う第２の絶縁層と、前記能動領域と、前記
第２の絶縁層の上とを連続して覆うとともに、前記多結
晶シリコンの外周よりも外側の箇所まで延長した金属層
であって、前記能動領域の外周上に位置する部分の底面
が１段の段付状に形成されている金属層と、を備え、前
記多結晶シリコン層の外周部分と、前記金属層の外周部
分とによって、二重になったフィールドプレートを形成
したことを特徴とする第１の構成の半導体装置と、 【００４７】上記のような半導体基板の表面に形成した
ダイオードまたはトランジスタなどの能動的な役割を果
たすためのＰＮ接合の能動領域と、該能動領域の外周の
外側を巡って配置された保護的な役目を果たすＰＮ接合
の保護領域とを設けるとともに、該能動領域の外周部分
の上方に高耐圧特性を向上するためのフィールドプレー
トを設けた半導体装置において、前記半導体基板の外周
に最も近い前記能動領域の外周の部分から外側の部分の
前記表面の上を覆う第１の絶縁層と、前記第１の絶縁層
の内周の部分の上を覆う比較的高導電率の多結晶シリコ
ン層と、前記第１の絶縁層の内周の端面と、前記多結晶
シリコンの内周の端面と、前記多結晶シリコン層の上
と、前記第１の絶縁層の上とを連続して覆う第２の絶縁
層と、前記能動領域と、前記第２の絶縁層の上とを連続
して覆うとともに、前記多結晶シリコンの外周よりも外
側の箇所まで延長した金属層であって、前記能動領域の
外周上に位置する部分の底面が１段の段付状に形成され
ている金属層と、を備え、前記多結晶シリコン層の外周
部分と、前記金属層の外周部分とによって、二重になっ
たフィールドプレートを形成し、前記第２の絶縁層が分
極性を有する絶縁層であって、前記保護領域の内周と外
周との両方の上方部分に対応する位置に間隙を設けるよ
うにして、前記保護領域より外側の部分にまで延長して
形成されている、ことを特徴とする第２の構成の半導体
装置とを提供することにより、上記の課題を解決するよ
うにしたものである。 【００４８】 【発明の実施の形態】本発明の実施の形態として、本発
明を上記の〔第３従来技術〕で述べたようなトランジス
タを構成する半導体装置、つまり、ＭＯＳＦＥＴを構成
する半導体装置に適用した場合の実施例について説明す
る。 【００４９】 【実施例】以下、図１３および図１５を主体にして本発
明の実施例を説明する。図１〜図１９中の符号におい
て、同一符号で示す部分は、いずれかの図において説明
した同一符号のものと同一の機能をもつ部分である。 【００５０】そして、本発明に従つて形成された新規な
ＭＯＳＦＥＴが図１３および図１５に示されている。図
１３および図１５に示す実施例では、装置の高耐圧性を
改良するために間隙を有するシロツクス層と組合わされ
ている。図１３および図１５の構造は、また、金属と多
結晶シリコンとの複合による２重になつたフイールドプ
レートの新規な構造を含んでいることがわかる。この複
合構造は図３の装置に要求される複雑な処理を行なうこ
となく図３に示す２段の段付きフイールドプレートの特
性と同様のが得られるものである。 【００５１】図１３および図１４は、上記の〔第３従来
技術〕の構成に２つの環状の間隙を設けた構成であり、
図１４は、図１０〜図１２により説明したＭＯＳＦＥＴ
装置の縁部分におけるパターンを図示したものであり、
図１４の左端に図１１の最後のＰ＋型領域１０３を示
す。一連のセルのうち最後のセル部分は、図１３のよう
に、台形をした半分のセル部分のＰ＋領域１５９の断面
になつている。 【００５２】装置の縁はシリコン酸化層１６０を含み、
このシリコン酸化層１６０は、図１の保護領域３２と同
様の保護領域に相当するＰ＋型フローテイング保護領域
１６１の上に重なつている。 【００５３】装置の外周は、周囲を取巻く多結晶シリコ
ンのフイールドプレート１７０を含み、その上にソース
電極８１の延長部が重なつている。外周のさらに最も外
側には、多結晶シリコンフイールドプレート１７１を含
むが、これはシリコン酸化層１６０の外縁の上に重な
り、かつ、半導体基板８０と接触し、従ってドレイン８
２に接続されている。 【００５４】図１４に最も良く示されている装置におい
ては、逆電圧状態の間、装置の外周には高い電界による
電界線が発生する。この電界線の湾曲はフローテイング
保護領域１６１により、また多結晶シリコンフイールド
プレート１７０および１７１の使用により最少限に抑え
られる。 【００５５】高濃度の不純物を混入したシロツクス層１
５０内に電界が発生することによりシロツクスは分極
し、そのため電界分布パターンに影響を与えるが、シロ
ックス層１５０と同時に蒸着してできる高濃度の不純物
を混入したシロツクス層１４２には、保護領域１６１の
Ｐ＋領域の両外側に対応する位置において、間隙１８０
および１８１のような２つの環状の間隙を備えている。 【００５６】そのため、分極作用を受けないシリコン酸
化層１６０が表面に露出する。したがつて、上記のよう
な装置の外周部分での電界線の湾曲を最小限に抑えて、
装置の高耐圧性を向上する。 【００５７】図１４の構成におけるＰ＋領域１５９の右
側部分の箇所に施した多結晶シリコン１７０と金属電極
８１とによるフイールドプレートは、シリコン酸化層１
６０に、図３のシリコン酸化層４１の段付部分と同様
に、段付部分１９０を設けなければらないので、図３に
より説明したと同様の不都合がある。 【００５８】そこで、図１５に示されているような構成
にすることにより、図１１〜図１４のＭＯＳＦＥＴ装置
においても複合による２重のフイールドプレ一卜を構成
することができる。つまり、図１５では、図１４のソー
ス電極８１の外周部分と多結晶シリコン１７０の部分が
変形されている。 【００５９】図１５に関して説明する。図１４の構成要
素に類似する要素には同じ番号が付されている。多結晶
シリコンフイールドプレート１７０は、図のように、シ
ロツクス層１４２の延長部により被覆することができ
る。次に、図のように、ソース電極８１をシロツクス層
１４２の上に延在させることができる。 【００６０】それにより、図１４の酸化層１６０内の段
付部分１９０等の段部に、つまり、図３のシリコン酸化
層４１内の段付部分のような段部に依存することなく、
シリコン基板８０内の電界の湾曲を最少限に抑えるよう
な成果が得られる有効なフイールドプレートが形成され
る。 【００６１】したがって、図１５におけるシリコン絶縁
層１６０の上の多結晶シリコンフイールドプレート１７
０と、シロツクス層１４２の上のソース電極８１とがＰ
＋型領域１５９の外側に延在されていることとの複合に
よる２重のフイールドプレートの構成は、シリコン基板
８０内の電界の湾曲を最少限に抑える効果を呈すること
ができる。 【００６２】希望に応じて、チツプは低濃度の不純物を
混入させ、かつ、すべての接合部を受容するエピタキシ
ヤルに形成された上層部を有するものにすることができ
る。また、本発明の実施例の夫々において、すべての装
置を一枚のウエハ上に形成するか、または、複数の装置
をその後にウエハから切断される個々のチツプに形成す
ることができる。さらには、本発明はエピタキシヤル層
を使用しないチツプにおいても実施することができる。
以上において、本発明を好ましい実施例によつて説明し
たが、当業者によれば、種々の変形および改変が可能で
あることは明らかである。 【００６３】図１３および図１５により説明したような
ＭＯＳＦＥＴ用の新規な構造は、装置の外周に最も近い
能動領域の部分に対する複合による２重のフイールドプ
レート構造と、装置のストレスの高い領域に隣接するシ
ロツクス層に設けた間隙とを含む構成のものであるの
で、実質的には、あらゆる種類の高耐圧プレーナ半導体
装置において使用することができる。 【００６４】図４および図９の構成は、上記の〔第１従
来技術〕のダイオード構成における高耐圧性を改良する
ものであり、図４および図９の装置を製造するための製
造工程が図５から図８に示されている。 【００６５】図４および図９に示す実施例では、装置の
高耐圧性を改良するために間隙を有するシロツクス層と
組合わされている。図４および図９の構造は、また、金
属と多結晶シリコンとの複合による２重になつたフイー
ルドプレートの新規な構造を含んでいることがわかる。
この複合構造は図３の装置に要求される複雑な処理を行
なうことなく図３に示す２段の段付きフイールドプレー
トの特性が得られるものである。 【００６６】図４および図９の装置を製造するために、
共通のウエハの個々のチツプは全く同様に処理される。
チツプは１／１０インチ×１／１０インチの寸法とし、
チツプは約１４／１０００インチの厚さを有するＮ型チ
ツプにすることができる。 【００６７】まず、処理の第１工程では、個々のチツプ
は厚さ１．３μｍの酸化層を蒸着される。その後、写真
食刻技術を使用して、図５の酸化層５０にウインド５１
および５２を形成する。ウインド５１は装置の外周を取
巻く溝である。次にチツプを適切な拡散炉の中に置き、
リン等の任意の不純物を適切な温度で、かつ、適切な時
間をかけてウインド内に拡散して、Ｐ＋型保護領域５４
と、これに取囲まれた中心のＰ＋型領域５３を形成す
る。 【００６８】この処理について選択される温度と時間
は、設計者により選択されるＰ＋型拡散不純物の所望の
深さと濃度により定まる。ただし、本実施例およびその
後に述べるすべての実施例においては、装置について選
択される導電型を逆転することができ、図５において半
導体基板３０がＰ＋導電型の場合には、Ｎ型不純物であ
るボロンが混入される。 【００６９】図５でＰ＋型領域５３および５４を形成し
た後、半導体基板すなわちチツプは、図６のように、導
電性が非常に高くなるように縮退状に不純物を混入され
た多結晶シリコンで被覆される。多結晶シリコン層６０
はたとえば ０．５μｍの厚さに形成される。 【００７０】多結晶シリコン層６０は図２のフイールド
プレートと同様に酸化層５０の上に重なつている。その
後、装置に第２のマスクをかけ、適切な写真食刻技術を
使用して多結晶シリコン層６０に環状ウインド６１をエ
ツチング、つまり、食刻により形成し、Ｐ＋領域５３と
接触する中央領域および装置の外周を取囲む外側の保護
領域６２を形成する。 【００７１】次の工程は図７に示されている。この工程
はリン不純物を混入したシリコン酸化層すなわちシロツ
クスを蒸着させることである。この場合、リンはたとえ
ばシリコン酸化層の８重量パーセントとすることができ
る。リン不純物を混入したシリコン層６５、つまり、シ
ロツクス層は１．０μｍの厚さに蒸着される。 【００７２】その後、ウエハを炉の中に置き、たとえば
９００度の温度で６０分間加熱すると、シロツクスはリ
フローして装置の上面全体に平滑なガラス状の層を形成
する。その後、図８に示すように、別のマスクを装置に
かけ、写真食刻技術を使用してシロツクス層６５にその
下に位置する酸化層５０が露出する深さに２つの環状間
隙７０および７１を形成する。 【００７３】その後、図９に示すように、アルミニウム
コンタクトプレートによる上部電極７３等の金属のコン
タクトプレートを多結晶シリコン層６０の上に蒸着し、
多結晶シリコン層６０の外縁部に上に重ねる。図９のよ
うに、上部電極７３は多結晶シリコン層６０を越えて半
径方向に、Ｐ＋領域５３の外方に、距離Ａだけ延在して
いる。例として、多結晶シリコン層６０は１／１０イン
チ×１／１０インチの横方向寸法を有し、かつ、上部電
極７３と寸法Ａに等しい２／１０００インチだけ重なり
合わせている。 【００７４】図４および図９に示す最終的な装置はその
底面に下部電極７４も備えていることができ（図９）、
この下部電極７４は装置が何らかの適切なハウジング内
に取付けられたときにヒートシンクとして働く。 【００７５】図４〜図９により説明したようなダイオー
ド用の構造は、装置の外周に最も近い能動領域の部分に
対する複合による２重の段付フイールドプレート構造
と、装置のストレスの高い領域に隣接するシロツクス層
に設けた間隙とを含む構成のものである。 【００７６】また、上記の〔第４従来技術〕で述べた図
１６のＴＲＩＭＯＳ型装置においても、逆電圧に対する
耐圧性が限定されていること、および装置の製造が困難
であることなどの不都合ある。つまり、逆電圧の制限
は、Ｐ＋型領域２１４から広がつて、Ｎ＋型領域２１８
の端部に隣接する半導体基板２１０の表面で急激に終わ
る電界が原因となる。従つて、装置は約２００ボルトの
逆電圧で絶縁破壊を生じる傾向を示す。 【００７７】さらに、Ｎ＋型領域２１８をトランジスタ
２１２および２１３を形成するためのセルフアライメン
トによる製造技術とは無関係の拡散工程およびマスク整
合工程により形成しなければならないため、装置を製造
するのが困難である。 【００７８】この装置は、さらに、装置の上面をおおう
ガラス状の層を形成するためにシロツクスを使用した場
合に、シロツクスが高い横方向ストレスの領域に隣接し
て分極し、装置の最大逆電圧が低減されてしまう。 【００７９】この構成は、Ｎ＋型領域２１８の代わり
に、図１８のように、Ｐ＋型領域２１４および２１５を
形成するのと同時に形成できるＰ＋領域２５０を使用す
ることができる。従つて、図１８に示す中央の領域を形
成するのに付加的な工程は不要になる。 【００８０】そして、図１７に明瞭に示されているよう
に、ＴＲＩＭＯＳの形状は細長い環形であり、後にさら
に詳細に説明するように、主電極２２５および２２６は
Ｐ＋型領域２５０とともに図１８の断面をもつて環形の
形状に延在している。 【００８１】これに類似する適切な処理加工システム
で、たとえば特開昭５７−１０９３７６に開示されてい
るようなものを、この装置を形成するために使用するこ
とができる。このシステムにより、シリコン酸化層２２
４はその上面に多結晶シリコンゲート電極２５１および
２５２を受容し、これらの電極は図示されているよう
に、下に位置するチヤンネル領域２２０および２２１に
対して各々比較的接近しているが、これらのチヤンネル
から電極２５１および２５２が取り除かれている表面か
らはそれより広い間隔をおいて位置するようにゆがめら
れている。 【００８２】多結晶シリコンゲート電極２５１および２
５２が形成される時点に、多結晶シリコンフイールドプ
レート２５３および２５４も形成される。多結晶シリコ
ンフイールドプレート２５３および２５４は、チツプの
半導体基板２１０内部の電界の湾曲を最少限に抑えると
いう利点を得るためと、チツプの表面における等電位線
の間隔を広げるための段付き素子を形成している。 【００８３】チツプの外周部分の断面を示す図１９にお
いて、図１５の保護領域１６１および図９の保護領域５
４と同様にチツプの外周を取囲むＰ＋型保誰領域２６０
が設けられている。次に、シリコン酸化層２２４の上面
の最も外側の周囲に、Ｎ−型構成２１０に接続される多
結晶シリコンフイールドプレート２６１を載せる。 【００８４】図１７、図１８および図１９の装置を製造
する際には、装置の上面をシロツクス層２７０で被覆す
ることが望ましい。シロツクス層は、装置の表面全体に
形成され、比較的高濃度のリン不純物を混入したシリコ
ン酸化層である。しかしながら、先に述べたように、こ
のシロツクス層は高い横方向電界により分極し、これが
装置の基板２１０内部の電界部分布と干渉する。 【００８５】そこで、シロツクス層を貫通して、図１７
および図１８のように、下方に位置するシリコン酸化層
２２４まで達するように、Ｐ＋型領域２５０の両外側に
対応する位置に第１および第２の環状溝２９０および２
９１が形成される。従つて、Ｐ＋型領域２５０の両側に
高電圧が現れると、この高電圧がシロツクス層に対する
分極作用を低減し、そのため、この領域における電界分
布に対する影響を比較的わずかにする。 【００８６】同様に、装置の外周におけるシロツクス層
にも、第３および第４の溝部２９２および２９３が、各
々、保護領域２６０の両側の位置に対応する箇所に形成
される。これらの溝部は、先に説明した溝部と同様の作
用、つまり、図１５の間隙１８０および１８１と同様の
作用をシロツクス層の分極に対して与える。 【００８７】また、図１９の構造は、が多結晶シリコン
ゲート電極２５１および２５２と、主電極２２５および
２２６により複合による２重のフイールドプレートを構
成しているが、シリコン酸化層２２４に、図３のシリコ
ン酸化層４１と同様に、段付部分２３０を設けなければ
ならない。 【００８８】必要に応じて、図１９のメタル電極２２６
をシロツクス層およびフイールドプレートに完全に重な
り合うようにして、先に説明したような多結晶シリコン
フイールドプレートと金属層との複合による２重の段付
フイールドプレートにすることもできる。 【００８９】図１７に示す構造において、チツプはたと
えば１／１０インチ×１５／１００インチの寸法を有す
る方形のチツプである。主電極２２５が端子接続領域と
して働く広い領域３００を有し、電極２２６も同様に端
子接続のための広い領域３０１を有していることがわか
る。 【００９０】同様にして、図１７には示されていない方
法により装置の内部で接続されているゲート電極２５１
および２５２には、それぞれ、図１７においてチツプの
表面に位置するように示されているゲート電極パツド２
５１および２５２を備えることができる。 【００９１】上記のような図４・図９により説明したダ
イオード装置と、図１７・図１９により説明したＴＲＩ
ＭＯＳ型装置とにおいて、ダイオード装置では、例え
ば、図４の外周部分、つまり、図９の右側部分と左側部
分との構成部分にように、ダイオードの役割を果すため
のＰＮ接合の能動領域のうち、半導体基板の外周に最も
近い能動領域と、その外側に設けたＰＮ接合の保護領域
とを配置した構成部分などに対して、また、ＴＲＩＭＯ
Ｓ型装置では、例えば、図１８の右半部分の構成部分や
図１９の構成部分のように、トランジスタなどの役割を
果すためのＰＮ接合の能動領域のうち、半導体基板の外
周に最も近い能動領域と、その外側に設けたＰＮ接合の
保護領域とを配置した構成部分などに対して、上記の図
１３・図１５の実施例における本発明独特の構成部分
は、当業者によれば、同一の目的をもつて、当然、適用
して構成し得るものであり、そうした構成については、
ここでは、その説明を要しないことであろう。 【００９２】〔実施例の構成の要約〕 したがって、上記の実施例の構成を図中の符号を参照し
て要約すると、半導体基板（８０）（つまり、半導体材
質のチップ）の表面（Ｂ）に形成したダイオード（図４
・図９の構成に適用した場合）またはトランジスタ（図
１３・図１５または図１７〜図１９の構成に適用した場
合）などの能動的な役割を果すためのＰＮ接合の能動領
域（１５９）を設けるとともに、この能動領域（１５
９）の外周部分の上方（上と頂上とを含む意味）に高耐
圧特性を向上するためのフイールドプレートを設けた半
導体装置において、 【００９３】上記半導体基板（８０）の外周（Ｇ）に最
も近い上記の能動領域（１５９）の外周（Ｆ）の部分
（Ｅ）から外側の部分（Ｄ）の上記の表面（Ｂ）の上を
均一厚みで覆う第１の絶縁層（１６０）と、 【００９４】上記の第１の絶縁層（１６０）の内周
（Ｃ）の部分（Ｍ）の上を覆う比較的高導電率の多結晶
シリコン層（１７０）と、上記の第１の絶縁層（１６
０）の内周の端面（Ｕ）と、上記の多結晶シリコン（１
７０）の内周の端面（Ｏ）と、上記の多結晶シリコン層
（１７０）の上と、上記の第１の絶縁層（１６０）の上
とを連続して覆う第２の絶縁層（１４２）と、 【００９５】上記の能動領域（１５９）と、上記の第２
の絶縁層（１４２）の上とを連続して覆うとともに、前
記多結晶シリコン（１７０）の外周（Ｒ）よりも外側の
箇所（Ｓ）まで延長した金属層（８１）であって、前記
能動領域（１５９）の外周（Ｆ）上に位置する部分の底
面が１段の段付形状（Ｑ）に形成されている金属層と、
を備え、上記の多結晶シリコン層（１７０）の外周部分
と、上記の金属層（８１）の外周部分とによって、二重
になったフィールドプレートを形成した、ことを特徴と
する第１の構成と、 【００９６】半導体基板（３０）（つまり、半導体材質
のチップ）の表面（Ｂ）に形成したダイオード（図４・
図９の構成に適用した場合）またはトランジスタ（図１
３・図１５または図１７〜図１９の構成に適用した場
合）などの能動的な役割を果すためのＰＮ接合の能動領
域（１５９）と、この能動領域（１５９）の外周（Ｆ）
の外側を巡って配置された保護的な役目を果すＰＮ接合
の保護領域（１６１）とを設けるとともに、上記の能動
領域（１５９）の外周部分の上方（上と頂上とを含む意
味）に高耐圧特性を向上するためのフイールドプレート
を設けた半導体装置において、 【００９７】上記第１の構成の半導体装置における構成
に加えて、上記の第２の絶縁層（１４２）が分極性を有
する絶縁層であって、上記の保護領域（１６１）の内周
（Ｋ）と外周（Ｌ）との両方の上方部分に対応する位置
に間隙（１８０と１８１）を設けるようにして、上記の
保護領域（１６１）より外側の部分にまで延長して形成
されている、ことを特徴とする第２の構成とを構成して
いることになるものである。なお、上記第１および第２
の構成において、第１の絶縁層（１６０）が表面（Ｂ）
を均一厚みで覆うとは、上記の「二重になったフィール
ドプレート」の形成に係る部分についての限定事項であ
り、能動領域（１５９）の外周（Ｆ）の部分（Ｅ）から
外側の部分（Ｄ）の全てについて均一厚みで覆うことは
必ずしも必要としない。したがって、図１５においてＰ
＋保護領域１６１の上方に位置する部分の絶縁層の厚み
が他の部分の絶縁層（１６０）よりも薄くなっているこ
とは、上記第１および第２の構成と矛盾するものではな
い。更に言えば、図５および図６からわかるように、Ｐ
＋保護領域１６１の上方に位置する部分の絶縁層は、第
１の絶縁層（１６０）の形成工程とは別の工程において
形成されるものである。 【００９８】そして、図４・図９のダイオード構成の場
合には、半導体基板（３０）を上記の半導体基板（８
０）に、能動領域（５３）を上記の能動領域（１５９）
に、絶縁層（５０）を上記の第１の絶縁層（１６０）
に、多結晶シリコン層（６０）を上記の多結晶シリコン
層（１７０）に、絶縁層（６５）を上記の第２の絶縁層
（１４２）に、金属層（７３）を上記の金属層（８１）
に、間隙（７０・７１）を上記の２つの間隙（１８０・
１８１）に、それぞれ、対応するように構成し、また、
図１７〜図１９のＴＲＩＭＯＳ型装置のトランジスタ構
成の場合には、半導体基板（２１０）を上記の半導休基
板（８０）に、能動領域（２１５）を上記の能動領域
（１５９）に、絶縁層（２２４）を上記の第１の絶縁層
（１６０）に、多結晶シリコン層（２５４）を上記の多
結晶シリコン層（１７０）に、絶縁層（２７０）を上記
の第２の絶縁層（１４２）に、金属層（２２６）を上記
の金属層（８１）に、間隙（２９２・２９３）を上記の
２つの間隙（１８０・１８１）に、それぞれ、対応する
ように構成することは、また、２重のフイールドプレー
トを構成する多結晶シリコン層（１７０）と金属層（８
１）との外周箇所は図３の２段の段付フイールドプレー
ト（４２）と同様の効果を得る目的上から図３の２段の
段付フイールドプレート（４２）と同様の外周箇所まで
延長して構成することなどは、当業者によれば、本発明
の範囲内において、当然、実施し得るものであること
は、その説明を要しないであろう。 【００９９】 【発明の効果】本発明を、図１３・図１５のようなＭＯ
ＳＦＥＴに適用した装置では、先行技術の装置に比べて
いくつかの利点を有し、かつ、従来の装置と比較して高
耐圧性を示している。まず第一に、この装置が図１の保
護領域３２に相当するフローテイングＰ＋型保誰領域１
６１と、図２のシリコン酸化層４１に相当する酸化層１
６０の上に重なる図２の段付き電極４０と図３の段付き
電極４２とに対応する多結晶シリコン層１７０と金属層
８１とにより形成されたフイールドプレートを含む複合
による２重のフイールドプレートの構造とを組合わせた
ものになつている。 【０１００】さらに、第二には、図１３．図１５の有効
なフイールドプレート構造は電気的には、シリコン酸化
層４１内に段付き電極４２を設けた図３の構造と同様で
あるが、より簡単な製造工程により形成できる。つま
り、より具体的には、図１５の構成では、第２の絶縁層
１４２と上部電極８１とを多結晶シリコン層１７０の上
に重ねる工程において、シリコン酸化層１６０に段付状
部分を形成する工程を必要とせずに、金属と多結晶シリ
コンとの複合による２重のフイールドプレートを形成し
ている。 【０１０１】この複合による２重のフイールドプレート
は、図３の段付き電極４２と同様にシリコン基板８０内
部の電界を制御する。この２つの電極、つまり、電極８
１と多結晶シリコン層１７０とは、装置内部の電界に作
用して電界の湾曲を図３の連続する段付き金属電極４２
の場合と同様に低減させるようになる。 【０１０２】このように、多結晶シリコン層１７０およ
び金属層８１を含む新規な多結晶シリコンと金属との複
合による２重のフイールドプレート構造は、製造過程に
必要な他の工程を使用して、そのまま形成できる簡単な
構造であるにもかかわらず、電極の下方および半導体基
板内の電界の湾曲を最少限に抑えて、装置の高耐圧性を
向上することができる。 【０１０３】さらに、もう１つの重要な特徴は、保護領
域１６１のＰ＋領域の両外側に対応する位置において、
シロツクス層１４２内に間隙１８０および１８１を設け
たことである。先に説明したように、容易にリフローし
て装置の露出表面全体に良好なガラス状の密封表面を有
するシロツクス層を形成するために、ガラス状の層に
は、リンが添加される。 【０１０４】そして、リンまたはこれに相当する他の不
純物を添加するとシロツクス層は分極し易くなる。シロ
ツクスが分極し易いために高い横方向電界がシロツクス
中で分極され、これがウエハの大部分の内部およびウエ
ハまたはチツプの表面における電界の分布に影響する。
その結果、装置の高耐圧性が低下する。 【０１０５】これに対して、間隙１８１および１８１
は、特に保護領域１６１の領域において、Ｐ＋型保護領
域１６１の両側の領域のような比較的ストレスの高い領
域での分極作用を最少限に抑えるので、装置の高耐圧性
を向上することができる。また、上記のように、ダイオ
ード装置またはＴＲＩＭＯＳ型装置の当該構成部分に適
用した装置でも、上記のＭＯＳＦＥＴの場合と同様の効
果が得られることは言うまでもない。
【図面の簡単な説明】 【図１】保護領域を設けた従来技術のプレーナダイオー
ド半導体装置の断面図である。 【図２】フイールドプレートを設けた従来技術のプレー
ナダイオード半導体装置の断面図である。 【図３】２段の段付フイールドプレートを設けた従来技
術のプレーナダイオードの断面図である。 【図４】プレーナダイオード半導体装置の平面図であ
る。 【図５】図４・図９の構成の製造工程の初期段階におけ
る断面図である。 【図６】図４・図９の構成の製造工程が進んだ段階にお
ける断面図である。 【図７】図４・図９の構成の製造工程がさらに進んだ段
階における断面図である。 【図８】図４・図９の構成の製造工程がさらに進んだ段
階における断面図である。 【図９】図４の構成の切断線９−９に沿つた断面図であ
る。 【図１０】従来技術のＭＯＳＦＥＴ装置の平面図であ
る。 【図１１】図１０のＭＯＳＦＥＴ装置のトランジスタ構
成部分の断面図である。 【図１２】図１０のＭＯＳＦＥＴ装置の電極構成部分の
平面図である。 【図１３】実施例のＭＯＳＦＥＴ装置の縁側部分の平面
図である。 【図１４】図１３の切断線１４−１４に沿つた断面図で
ある。 【図１５】図１３の切断線１４−１４に沿った部分にお
ける実施例のフイールドプレートと保護領域との構成部
分の断面図である。 【図１６】従来技術のＴＲＩＭＯＳ装置の断面図であ
る。 【図１７】シロツクス層に間隙を設けたＴＲＩＭＯＳ装
置の平面図である。 【図１８】図１７の切断線１８−１８に沿つた断面図で
ある。 【図１９】図１７の切断線１９−１９に沿つた断面図で
ある。 【図２０】従来技術のトランジスタ半導体装置の断面図
である。 【図２１】従来技術のＭＯＳＦＥＴ装置の断面図であ
る。 【図２２】図２１と同様のＭＯＳＦＥＴ装置の断面図で
ある。 【符号の説明】 １ 半導体基板 ２ シリコン酸化層 ３ シロツクス層 ３ａ・３ｂ・３ｃ・３ｄ 間隙 ５ Ｎ型シリコン基板 ６ Ｐ型領域 ６Ａ イオン注入層 ７ Ｐ＋型領域 ８ シリコン酸化層 ９ ゲート １０ ドレイン電極 １１ ソース電極 １１Ａ フイールドプレート ３０ 半導体基板 ３１ Ｐ＋型領域 ３２ Ｐ＋型保護領域 ３３ 上部電極 ３４ 下部電極 ４０ 段付き電極 ４１ シリコン酸化層 ４２ 段付き電極 ５０ 酸化層 ５１・５２ ウインド ５３ Ｐ＋型領域 ５４ Ｐ＋型保誰領域 ６０ 多結晶シリコン層 ６５ シロツクス層 ７０・７１ 間隙 ７３ 上部電極 ７４ 下部電極 ８０ 半導体基板 ８１ ソース電極 ８２ 共通下部ドレイン電極 ８４〜９１ ゲート電極フインガ ９２ 多結晶シリコンゲートグリツド ９３ 主ゲート電極 ９４ ソース電極パツド １００〜１０３ Ｐ＋型領域 １０４〜１０７ Ｎ＋型領域 １２０ Ｎ＋型領域 １２１〜１２３ 酸化層脚部 １３０〜１３２ 多結晶シリコン脚部 １４０〜１４２ 酸化層部分 １４３〜１４５ シロツクス層の一部 １５０ シロツクス層 １５９ 台形ソース電極部 １６０ シリコン酸化層 １６１ Ｐ＋型フローテイング保護領域 １７０・１７１ 多結晶シリコンフイールドプレート １８０・１８１ 間隙 １９０ シリコン酸化層の段付部分 ２１０ 半導体基板 ２１２・２１３ Ｄ−ＭＯＳ型トランジスタ ２１４・２１５ Ｐ＋型領域 ２１６・２１７ Ｎ＋型領域 ２２０ 第１チヤンネル領域 ２２１ 第２チヤンネル領域 ２２２ 共通ゲート電極 ２２３ 端子 ２２４ シリコン酸化層 ２２５・２２６ 主電極 ２３０ シリコン酸化層の段付部分 ２５０ Ｐ＋型領域 ２５１・２５２ 電極 ２５３・２５４ 多結晶シリコンフイールドプレート ２６０ Ｐ＋型保護領域 ２６１ 多結晶シリコンフイールドプレート ２７０ シロツクス層 ２９０・２９１・２９２・２９３ 間隙 ３００・３０１ 接続領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレクサンダー・リドウ アメリカ合衆国カリフオルニア州マンハ ツタン・ビーチ，オーシヤン・ドライブ 2512 (56)参考文献 英国特許出願公開2033658（ＧＢ，Ａ) 電子材料 1977年８月号 第70頁〜第 74頁 電子通信学会論文誌 ＶＯＬ．Ｊ63− Ｃ，ＮＯ．４（昭和55年４月号）第254 頁〜第261頁 ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ Ｓ，ＶＯＬ．ＥＤ−27，ＮＯ．２ （1980），ＰＰ．340−343 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/06 H01L 29/78 H01L 29/88 - 29/96

Claims (1)

  1. (57)【特許請求の範囲】 １．半導体基板の表面に形成したダイオードまたはトラ
    ンジスタなどの能動的な役割を果たすためのＰＮ接合の
    能動領域を設けるとともに、該能動領域の外周部分の上
    方に高耐圧特性を向上するためのフィールドプレートを
    設けた半導体装置であって、 前記半導体基板の外周に最も近い前記能動領域の外周の
    部分から外側の部分の前記表面の上を均一厚みで覆う第
    １の絶縁層と、 前記第１の絶縁層の内周の部分の上を覆う比較的高導電
    率の多結晶シリコン層と、 前記第１の絶縁層の内周の端面と、前記多結晶シリコン
    の内周の端面と、前記多結晶シリコン層の上と、前記第
    １の絶縁層の上とを連続して覆う第２の絶縁層と、 前記能動領域と、前記第２の絶縁層の上とを連続して覆
    うとともに、前記多結晶シリコンの外周よりも外側の箇
    所まで延長した金属層であって、前記能動領域の外周上
    に位置する部分の底面が１段の段付状に形成されている
    金属層と、 を備え、 前記多結晶シリコン層の外周部分と、前記金属層の外周
    部分とによって、二重になったフィールドプレートを形
    成したことを特徴とする半導体装置。 ２．半導体基板の表面に形成したダイオードまたはトラ
    ンジスタなどの能動的な役割を果たすためのＰＮ接合の
    能動領域と、該能動領域の外周の外側を巡って配置され
    た保護的な役目を果たすＰＮ接合の保護領域とを設ける
    とともに、該能動領域の外周部分の上方に高耐圧特性を
    向上するためのフィールドプレートを設けた半導体装置
    であって、 前記半導体基板の外周に最も近い前記能動領域の外周の
    部分から外側の部分の前記表面の上を覆う第１の絶縁層
    と、 前記第１の絶縁層の内周の部分の上を覆う比較的高導電
    率の多結晶シリコン層と、 前記第１の絶縁層の内周の端面と、前記多結晶シリコン
    の内周の端面と、前記多結晶シリコン層の上と、前記第
    １の絶縁層の上とを連続して覆う第２の絶縁層と、 前記能動領域と、前記第２の絶縁層の上とを連続して覆
    うとともに、前記多結晶シリコンの外周よりも外側の箇
    所まで延長した金属層であって、前記能動領域の外周上
    に位置する部分の底面が１段の段付状に形成されている
    金属層と、 を備え、 前記多結晶シリコン層の外周部分と、前記金属層の外周
    部分とによって、二重になったフィールドプレートを形
    成し、 前記第２の絶縁層が分極性を有する絶縁層であって、前
    記保護領域の内周と外周との両方の上方部分に対応する
    位置に間隙を設けるようにして、前記保護領域より外側
    の部分にまで延長して形成されている、 ことを特徴とする半導体装置。
JP8019252A 1980-11-17 1996-01-11 高耐圧半導体装置 Expired - Lifetime JP2766240B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US207,123 1980-11-17
US06/207,123 US4412242A (en) 1980-11-17 1980-11-17 Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56184332A Division JPS57112034A (en) 1980-11-17 1981-11-17 Planar structure improved for high withstand voltage semiconductor device

Publications (2)

Publication Number Publication Date
JPH08250702A JPH08250702A (ja) 1996-09-27
JP2766240B2 true JP2766240B2 (ja) 1998-06-18

Family

ID=22769286

Family Applications (3)

Application Number Title Priority Date Filing Date
JP56184332A Granted JPS57112034A (en) 1980-11-17 1981-11-17 Planar structure improved for high withstand voltage semiconductor device
JP8019252A Expired - Lifetime JP2766240B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置
JP8019251A Expired - Lifetime JP2766239B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP56184332A Granted JPS57112034A (en) 1980-11-17 1981-11-17 Planar structure improved for high withstand voltage semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP8019251A Expired - Lifetime JP2766239B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置

Country Status (9)

Country Link
US (1) US4412242A (ja)
JP (3) JPS57112034A (ja)
CA (1) CA1175953A (ja)
CH (1) CH656255A5 (ja)
DE (1) DE3145231C3 (ja)
FR (1) FR2494499A1 (ja)
GB (1) GB2087648B (ja)
IT (1) IT1196932B (ja)
SE (1) SE462309B (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
US4677452A (en) * 1981-10-26 1987-06-30 Intersil, Inc. Power field-effect transistor structures
US4574209A (en) * 1982-06-21 1986-03-04 Eaton Corporation Split gate EFET and circuitry
JPS5939066A (ja) * 1982-08-27 1984-03-03 Hitachi Ltd 半導体集積回路
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
DE3346286A1 (de) * 1982-12-21 1984-06-28 International Rectifier Corp., Los Angeles, Calif. Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
JPS6042855A (ja) * 1983-08-19 1985-03-07 Hitachi Ltd 半導体装置
NL8401117A (nl) * 1984-04-09 1985-11-01 Philips Nv Halfgeleiderinrichting met veldeffekttransistors met geisoleerde poortelektrode.
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
EP0222326A2 (en) * 1985-11-12 1987-05-20 General Electric Company Method of fabricating an improved insulated gate semiconductor device
JP2565317B2 (ja) * 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
US4789886A (en) * 1987-01-20 1988-12-06 General Instrument Corporation Method and apparatus for insulating high voltage semiconductor structures
US4881106A (en) * 1988-05-23 1989-11-14 Ixys Corporation DV/DT of power MOSFETS
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
US5192993A (en) * 1988-09-27 1993-03-09 Kabushiki Kaisha Toshiba Semiconductor device having improved element isolation area
US5270566A (en) * 1988-12-08 1993-12-14 Fuji Electric Co., Ltd. Insulated gate semiconductor device
JPH0783123B2 (ja) * 1988-12-08 1995-09-06 富士電機株式会社 Ｍｏｓ型半導体装置
JPH02170469A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 半導体装置
JP2550702B2 (ja) * 1989-04-26 1996-11-06 日本電装株式会社 電力用半導体素子
US4994891A (en) * 1989-06-20 1991-02-19 Advanced Micro Devices Shielded transistor device
EP0460251B1 (de) * 1990-06-05 1998-11-18 Siemens Aktiengesellschaft Herstellverfahren für einen Leistungs-MISFET
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US6208195B1 (en) 1991-03-18 2001-03-27 Integrated Device Technology, Inc. Fast transmission gate switch
WO1992016998A1 (en) 1991-03-18 1992-10-01 Quality Semiconductor, Inc. Fast transmission gate switch
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
US5323036A (en) * 1992-01-21 1994-06-21 Harris Corporation Power FET with gate segments covering drain regions disposed in a hexagonal pattern
US5366932A (en) * 1993-04-26 1994-11-22 Harris Corporation Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
US5396097A (en) * 1993-11-22 1995-03-07 Motorola Inc Transistor with common base region
DE69321965T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica MOS-Leistungs-Chip-Typ und Packungszusammenbau
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
DE69321966T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica Leistungs-Halbleiterbauelement
JPH07326743A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
DE69429913T2 (de) * 1994-06-23 2002-10-31 St Microelectronics Srl Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik
US5817546A (en) * 1994-06-23 1998-10-06 Stmicroelectronics S.R.L. Process of making a MOS-technology power device
EP0693773B1 (en) * 1994-07-14 2005-02-09 STMicroelectronics S.r.l. VDMOS power device and manufacturing process thereof
DE69418037T2 (de) * 1994-08-02 1999-08-26 St Microelectronics Srl Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
TW344130B (en) 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
EP0772241B1 (en) 1995-10-30 2004-06-09 STMicroelectronics S.r.l. High density MOS technology power device
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP0782201B1 (en) * 1995-12-28 2000-08-30 STMicroelectronics S.r.l. MOS-technology power device integrated structure
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
EP0817274B1 (en) 1996-07-05 2004-02-11 STMicroelectronics S.r.l. Asymmetric MOS technology power device
US5994762A (en) * 1996-07-26 1999-11-30 Hitachi, Ltd. Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof
US5811841A (en) * 1997-04-03 1998-09-22 The United States Of America As Represented By The Secretary Of The Air Force Photoconductive switching with thin layer enhanced breakdown charateristics
EP0961325B1 (en) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. High integration density MOS technology power device
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
JP4644904B2 (ja) * 2000-04-05 2011-03-09 住友電気工業株式会社 パワー半導体素子
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
DE102007020659B4 (de) * 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP5272472B2 (ja) * 2008-03-28 2013-08-28 サンケン電気株式会社 半導体装置
CN103534809B (zh) * 2011-08-05 2016-08-17 富士电机株式会社 半导体器件及半导体器件的制造方法
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
CN103178109A (zh) * 2011-12-21 2013-06-26 上海华虹Nec电子有限公司 高压隔离型的nldmos结构及其制作方法
US10164043B2 (en) 2012-01-11 2018-12-25 Infineon Technologies Ag Semiconductor diode and method for forming a semiconductor diode
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN105244279B (zh) * 2014-07-10 2018-09-25 北大方正集团有限公司 一种平面型vdmos器件及其制作方法
CN105304701B (zh) * 2014-08-01 2018-06-12 旺宏电子股份有限公司 半导体装置
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2033658A (en) 1978-10-13 1980-05-21 Int Rectifier Corp Mosfet device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA667423A (en) * 1963-07-23 Northern Electric Company Limited Semiconductor device and method of manufacture
DE1137140B (de) * 1959-04-06 1962-09-27 Int Standard Electric Corp Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung
BE636316A (ja) * 1962-08-23 1900-01-01
US3518494A (en) * 1964-06-29 1970-06-30 Signetics Corp Radiation resistant semiconductor device and method
US3489953A (en) * 1964-09-18 1970-01-13 Texas Instruments Inc Stabilized integrated circuit and process for fabricating same
US3492174A (en) * 1966-03-19 1970-01-27 Sony Corp Method of making a semiconductor device
US3821779A (en) * 1966-11-25 1974-06-28 Hitachi Ltd Semiconductor device with high conductivity and high resistivity collector portions to prevent surface inversion
US3497407A (en) * 1966-12-28 1970-02-24 Ibm Etching of semiconductor coatings of sio2
US3632433A (en) * 1967-03-29 1972-01-04 Hitachi Ltd Method for producing a semiconductor device
US3506502A (en) * 1967-06-05 1970-04-14 Sony Corp Method of making a glass passivated mesa semiconductor device
NL162250C (nl) * 1967-11-21 1980-04-15 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen.
GB1255995A (en) * 1968-03-04 1971-12-08 Hitachi Ltd Semiconductor device and method of making same
DE1920802A1 (de) * 1968-05-01 1969-11-20 Itt Ind Gmbh Deutsche Planar-Diode mit Durchbruch bei hoher Sperrspannung
US3560810A (en) * 1968-08-15 1971-02-02 Ibm Field effect transistor having passivated gate insulator
JPS4743025Y1 (ja) * 1969-01-25 1972-12-26
JPS501872B1 (ja) * 1970-01-30 1975-01-22
FR2178932A1 (ja) * 1972-04-03 1973-11-16 Motorola Inc
DE2510922A1 (de) * 1975-03-13 1976-09-30 Licentia Gmbh Halbleiteranordnung
GB1499845A (en) * 1975-03-26 1978-02-01 Mullard Ltd Thyristors
JPS5420670A (en) * 1977-07-18 1979-02-16 Toshiba Corp Surface stabilizing method of semiconductor elements
US4219369A (en) * 1977-09-30 1980-08-26 Hitachi, Ltd. Method of making semiconductor integrated circuit device
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2033658A (en) 1978-10-13 1980-05-21 Int Rectifier Corp Mosfet device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．ＥＤ−２７，ＮＯ．２（１９８０），ＰＰ．３４０−３４３
電子材料 １９７７年８月号 第７０頁〜第７４頁
電子通信学会論文誌 ＶＯＬ．Ｊ６３−Ｃ，ＮＯ．４（昭和５５年４月号）第２５４頁〜第２６１頁

Also Published As

Publication number Publication date
JPH08250702A (ja) 1996-09-27
GB2087648A (en) 1982-05-26
FR2494499B1 (ja) 1984-06-08
JPH0434311B2 (ja) 1992-06-05
CA1175953A (en) 1984-10-09
SE462309B (sv) 1990-05-28
DE3145231A1 (de) 1982-06-09
IT1196932B (it) 1988-11-25
GB2087648B (en) 1985-02-13
DE3145231C3 (de) 1994-08-11
FR2494499A1 (fr) 1982-05-21
IT8125123A0 (it) 1981-11-16
JPS57112034A (en) 1982-07-12
JPH09199707A (ja) 1997-07-31
JP2766239B2 (ja) 1998-06-18
DE3145231C2 (ja) 1994-08-11
SE8106799L (sv) 1982-05-18
US4412242A (en) 1983-10-25
CH656255A5 (de) 1986-06-13

Similar Documents

Publication Publication Date Title
JP2766240B2 (ja) 高耐圧半導体装置
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
JP2643095B2 (ja) Ｍｏｓｆｅｔ素子
JP2585331B2 (ja) 高耐圧プレーナ素子
JP4892172B2 (ja) 半導体装置およびその製造方法
US5430316A (en) VDMOS transistor with improved breakdown characteristics
JP4860102B2 (ja) 半導体装置
US4631564A (en) Gate shield structure for power MOS device
JPH03270273A (ja) 半導体装置およびその製造方法
JP2001094095A (ja) 炭化珪素半導体装置及びその製造方法
WO2004032244A1 (ja) 半導体装置、半導体装置の製造方法
EP1081768A2 (en) Insulated gate field-effect transistor and method of making the same
JP3372176B2 (ja) 半導体装置とその製造方法
JP3354127B2 (ja) 高電圧素子及びその製造方法
JP2000188397A (ja) 半導体装置及びその製造方法
JP3099917B2 (ja) 電界効果トランジスタ
JPH10294475A (ja) 半導体装置とその製造方法
KR102660669B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
JPH01238174A (ja) 縦型ｍｏｓｆｅｔ
JP3646343B2 (ja) 半導体装置の製造方法
JPH0815183B2 (ja) 電気的に隔離された半導体素子を含む半導体装置
JP3497716B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP3230504B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
JPH09199721A (ja) 電界効果トランジスタ
US6180981B1 (en) Termination structure for semiconductor devices and process for manufacture thereof