DE1137140B - Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung - Google Patents

Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung

Info

Publication number
DE1137140B
DE1137140B DEJ17916A DEJ0017916A DE1137140B DE 1137140 B DE1137140 B DE 1137140B DE J17916 A DEJ17916 A DE J17916A DE J0017916 A DEJ0017916 A DE J0017916A DE 1137140 B DE1137140 B DE 1137140B
Authority
DE
Germany
Prior art keywords
semiconductor
junction
semiconductor body
reduced
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ17916A
Other languages
English (en)
Inventor
Fred August Muller
Edwin Alexander Zaratkiewicz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1137140B publication Critical patent/DE1137140B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

DEUTSCHES
PATENTAMT
J17916Vnic/21g
ANMELDETAG: 1. A P R I L 1960
BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABEDER AUSLEGESCHRIFT: 27. SEPTEMBER 1962
Bei der Herstellung von Halbleiterbauelementen wird die Brauchbarkeit oder Unbrauchbarkeit jedes einzelnen Bauelements meist durch die Größe des Reststromes in Sperrichtung bestimmt, wenn eine bestimmte Spannung angelegt wird. Das Kriterium des Reststromes in Sperrichtung ist besonders bezeichnend für Gleichrichter mit p-n-Übergang, welche für Betriebsspannungen von über 1000 Volt bestimmt sind. Wenn der Reststrom in Sperrichtung eine bestimmte Grenze überschreitet, werden solche Halbleiterbauelemente als unbrauchbar ausgeschieden, obwohl sie in anderer Hinsicht brauchbar sind.
Es wurden bereits verschiedene Verfahren entwickelt, um den Reststrom in Sperrichtung zu vermindern und damit die Ausbeute an brauchbaren Halbleiterbauelementen zu vergrößern. Bei einem Verfahren wurde durch sorgfältiges Ätzen und Überziehen des Halbleiterbauelements am Übergang mit Schellack eine verbesserte Ausbeute erzielt. Bei einem anderen Verfahren wird Wachs oder Harz zum Überziehen des Überganges verwendet. Alle diese Verfahren haben jedoch den Nachteil, daß sie nicht im Vakuum durchgeführt werden können. Trotzdem wird bei sorgfältiger Ausführung der bekannten Verfahren eine erhöhte Ausbeute an brauchbaren Bauelementen erzielt, jedoch ist der Anteil an unbrauchbaren Bauelementen infolge von Kurzschlüssen an der Oberfläche durch Verunreinigungen während des Herstellungsganges der p-n-Schicht noch verhältnismäßig groß.
Ein anderes bekanntes Verfahren, welches die größte Ausbeute ergibt, besteht darin, daß das Halbleiterbauelement in ein evakuiertes Gehäuse eingebaut wird, um eine Verunreinigung des Überganges zu vermeiden. Dieses Verfahren bedingt jedoch höhere Kosten an Material und eine längere Zeit für den Zusammenbau. Es ist auch insofern nachteilig, als das evakuierte Gehäuse undicht werden kann.
Ein anderes Problem, das sich ebenfalls in einer Verminderung der Ausbeute von Halbleitervorrichtungen auswirkt, ist die Aufrechterhaltung der elektrischen Werte dieser Gleichrichter in dem Zeitraum zwischen der Herstellung und der tatsächlichen Verwendung. Halbleiterbauelemente, welche bei der Prüfung für gut befunden wurden, werden bei der Lagerung meist schlechter, und deshalb sind Geräte unter Verwendung solcher Halbleiterbauelemente unzuverlässig. Die Verschlechterung bei der Lagerung beruht auf Verunreinigung des Überganges entweder durch Eindringen von Feuchtigkeit infolge porösen Dichtungsmaterials oder durch Zutritt von Oxydations-Verfahren zum Herstellen - von elektrischen Halbleiterbauelementen mit verminderter Oberflächenleitfähigkeit am p-n-Übergang und verminderter Alterung
Anmelder:
International Standard Electric Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Claesen, Patentanwalt, Stuttgart-Zuffenhausen, Hellmuth-Hirth-Str. 42
Beanspruchte Priorität: V. St. v. Amerika vom 6. April 1959 (Nr. 804 278)
Fred August Muller, Pompton Plains, N. J., und Edwin Alexander Zaratkiewicz,
South Amboy, N. J. (V. St. A.), sind als Erfinder genannt worden
mitteln in Halbleiterbauelemente, welche zum Schutz des Überganges im Vakuum eingebaut sind.
Um diese Nachteile zu vermeiden, wurde beispielsweise die Oberfläche von Halbleiterkristallen geätzt und mit einer Schicht überzogen, die aus einem elektrisch isolierenden und gegen Feuchtigkeit undurchlässigen Stoff besteht. Es wurden auch bereits HaIbleiterplättchen abgeschnitten oder abgeschliffen, um eine größere Oberfläche der Basisschicht zu erhalten, und die Kontaktstelle chemisch gebeizt. Weiterhin war es bekannt, Halbleiterkörper elektrolytisch zu ätzen, um die genaue Lage des durch Legierung erzeugten p-n-Überganges zu finden, und anschließend die Legierungssperrschicht und die Befestigungspunkte der Zuleitungen in Schutzsubstanz, beispielsweise Kunstharz, einzubetten.
Ein Verfahren, welches die Verschlechterung der Werte des Halbleiterbauelements in der Zeit zwischen der Herstellung und der Verwendung vermeidet, würde dann weitreichende Anwendung finden, wenn dadurch gleichzeitig eine verbesserte Ausbeute an Halbleiterbauelementen erzielt wird, indem der oberflächliche Reststrom beim Anlegen hoher Sperrspannungen wesentlich vermindert werden würde.
209 658/321
Gegenstand der Erfindung ist nun ein solches, gegenüber den bekannten wesentlich verbessertes Verfahren, durch das nicht nur der Reststrom in Sperrichtung bedeutend verringert wird, sondern nach dem auch Halbleiterbauelemente erhalten werden, deren Eigenschaften sich in der Zeit zwischen der Herstellung und der Verwendung praktisch nicht ändern. Nach dem Verfahren gemäß der Erfindung können Halbleiterbauelemente mit außerordentlich Erfindung bezieht, entweder ein legierter Übergang oder ein diffundierter Übergang vorhanden ist. P-n-Sih'ziumgleichrichter beispielsweise können nach einem Verfahren hergestellt werden, welches von M. P. Prince in dem Aufsatz »Diffundierte p-n-Siliziumgleichrichter« in Bell System Technical Journal, Bd. 35, Nr. 3, Mai 1956, S. 661 bis 684, veröffentlicht wurde.
Der Halbleiterkörper 1 nach Fig. 1 hat eine ab
geringem Reststrom in Sperrichtung hergestellt wer- io geschrägte Oberfläche 5 in der Umgebung des Über-
den, welche gleichzeitig eine solche Halbleiterstruktur aufweisen, daß sie im Vakuum leicht mit einem nicht porösen Überzug bedeckt werden können.
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen elektrischer Halbleiterbauelemente mit verminderter Oberflächenleitfähigkeit am p-n-Übergang und verminderter Alterung.
Dieses Verfahren ist erfindungsgemäß dadurch gekennzeichnet, daß in einem Halbleiterkörper, beispielsweise aus Silizium, ein oder mehrere ebene flächenhafte p-n-Übergänge durch Legieren oder Diffusion erzeugt werden, daß der Halbleiterkörper an der Oberfläche in der Umgebung mindestens eines p-n-Überganges durch Abtragen abgeschrägt wird, daß die Oberfläche des Halbleiterkörpers an der abgetragenen Stelle geätzt wird, daß der Halbleiterkörper anschließend im Vakuum zur Entfernung von gasförmigen Verunreinigungen erwärmt und danach im Vakuum auf der Oberfläche des Halbleiterkörpers ganges 2, welche von der p-Schicht 3 bis zur n-Schicht 4 verläuft. Zur Ausführung ist es lediglich erforderlich, die Halbleiteroberfläche im Gebiet des Überganges abzuschrägen. In der Praxis ist es jedoch einfacher, den ganzen Rand des Halbleiterkörpers 1 abzuschrägen. Die schräge Fläche S, die über dem Übergang 2 verläuft, bildet die Hypotenuse 6 eines rechtwinkligen Dreiecks 7, dessen einer Schenkel 8 gleich der Dicke des Überganges 2 ist und dessen anderer Schenkel 9 gleich der Projektion der Hypotenuse auf eine Linie ist, welche senkrecht zum Schenkel 8 verläuft. Durch Rotation des Querschnittgebietes des Überganges 2 um die Achse 10 wird ein Kegelstumpf gebildet.
Der Rand des Halbleiterkörpers 1 wurde zunächst als kreisförmig angenommen, jedoch kann er auch unregelmäßig sein, da beispielsweise das Halbleiterplättchen, aus dem der Halbleiterkörper 1 besteht, rechteckig, quadratisch oder viereckig sein kann. Das
in der Umgebung der p-n-Übergänge ein porenfreier 30 einzige Kriterium, das erfüllt sein muß, ist dies, daß
Überzug aus einem Isolierstoff, beispielsweise aus Glas, aufgebracht wird.
Ein nach diesem Verfahren hergestelltes Halbleiterbauelement hat den Vorteil eines verlängerten Stromweges an der Oberfläche. Durch den gegen äußere Einflüsse abschirmenden, nicht porösen Überzug, und die Möglichkeit, das Herstellungsverfahren im Vakuum durchführen zu können, werden Verunreinigungen des p-n-Überganges vermieden.
die Länge des Überganges 2 längs des Umfanges durch Abschrägen der Fläche 5 verbreitert sein muß. Dann wird die schräge Fläche S längs des Überganges 2 die Hypotenuse 6 eines rechten Winkels 7, welche langer ist als die zu dem Dreieck gehörigen Schenkel 8 und 9. Auf diese Weise wird beim Anlegen einer größeren Sperrspannung als 1000 Volt der Oberflächenreststrom längs des Überganges 2 wesentlich vermindert. Nach dem oben Gesagten kann ohne
Die Erfindung soll an Hand der Zeichnungen näher 40 weiteres eingesehen werden, daß jede Verlängerung beschrieben werden. In des Kurzschlußweges den Reststrom vermindert. Es
Fig. 1 ist ein Querschnitt durch ein Halbleiterbau- wurde in diesem Zusammenhang jedoch festgestellt, element, das nach dem Verfahren gemäß der Erfin- daß die besten Ergebnisse erzielt werden, wenn der
Neigungswinkel zwischen 1 und 5° beträgt. Dies kann der Er- 45 besonders aus Fig. 3 erkannt werden, wo ein diffun-
dung hergestellt ist, dargestellt und in
Fig. 2 das Fließbild des Verfahrens nach findung dargestellt;
Fig. 3 zeigt einen Teilschnitt durch einen diffundierten Gleichrichter mit p-i-n-Schicht, bei dem die Oberfläche in der Nähe des Überganges abgeschrägt ist; die
Fig. 4 zeigt in perspektivischer Darstellung einen diffundierten Silizium-p-n-Gleichrichter, an dem die abgeschrägte Oberfläche in der Umgebung des Überganges p-i-n zu erkennen ist.
Das Halbleiterbauelement nach Fig. 1 besteht aus einem Halbleiterkörper 1, welcher einen Gleichrichter vom p-n-Typ mit legiertem oder diffundiertem Übergang darstellt. Halbleiterbauelemente dieses Typs haben einen Übergang 2, der während des Herstellungsverfahrens erzeugt wurde und der zwischen Schichten aus Halbleitermaterial, wie Silizium oder Germanium, liegt, weiche Störstoffe solcher Art enthalten, daß eine Schicht 3 p-Leitfähigkeit hat und die andere Schicht 4 η-Leitfähigkeit. Verfahren zur Herstellung von Halbleiterbauelementen dieser Art sind allgemein bekannt und nicht Gegenstand der vorliegenden Erfindung. Es wird jedoch vorausgesetzt, daß bei Halbleiterbauelementen, auf welche sich die dierter Siliziumgleichrichter mit p-i-n-Übergang im Querschnitt dargestellt ist. Die Dicke der i-Schicht oder eigenleitenden Schicht in Fig. 3 ist dargestellt, wie sie normalerweise vorhanden ist und ist mit i bezeichnet. Die Erschöpfungsrandschicht, die bei einer an den Gleichrichter angelegten Spannung auftritt, ist in Fig. 3 mit d bezeichnet und liegt an der Grenze zwischen der p-Schicht bzw. der η-Schicht und der eigenleitenden Schicht. Die Erschöpfungsrandschicht hängt von der Spannung ab und ist deshalb nur mit gestrichelten Linien in Fig. 3 angedeutet. Der Winkel, nach dem der Halbleiterkörper abgeschrägt ist, ist mit α bezeichnet. Die Gebiete, die mit '/sin α und tf/sin a bezeichnet sind, sind das Ergebnis der Abschrägung der horizontalen Fläche des Halbleiterkörpers im Winkel α. Weil α klein ist, sind die Werte von '/sin a und 'Vsin α größer als die Werte von i und d. Deshalb wird die Länge des Oberflächenkriechweges um den Faktor l/sin α vergrößert, wodurch sich eine Verminderung des Kriechstromes ergibt. Dieser Schritt bildet einen wichtigen Teil des Verfahrens zur Aufrechterhaltung der Eigenschaften des Gleichrichters, welches im folgenden beschrieben wird, und ergibt
eine bevorzugte Ausbildungsform für Halbleiterbauelemente. Die Abschrägung in der Umgebung des Überganges bewirkt nicht allein, daß ein Halbleiterbauelement mit vermindertem Kriechstrom erhalten wird, sondern ermöglicht auch ein Verfahren, die Übergänge des Halbleiterkörpers in sehr wirksamer Weise mit einer Schicht zu überziehen. Natürlich hat die Verlängerung des Oberflächenkriechweges von Fig. 3 keine Wirkung, wenn die um den Faktor d/sin a
auch bei anderen Halbleitern, wie z. B. halbleitenden intermetallischen Verbindungen, angewendet werden. Fig. 2 zeigt ein Fließbild für das Verfahren zur Herstellung von Halbleiterbauelementen nach Fig. 1. Das verwendete Verfahren enthält einen ersten Verfahrensschritt zur Herstellung des Halbleiterbauelements mit einem p-n-Übergang. Der Halbleiterkörper wird dann in einem zweiten Verfahrensschritt an seinem Rande so verformt, daß sich im Bereich
verlängerte Oberfläche durch Oxydation oder An- io des Überganges eine abgeschrägte Fläche befindet, Wesenheit von Feuchtigkeit verunreinigt wird. Aus wodurch Oberflächenrestströme vermindert werden. Fig. 4, in der eine perspektivische Ansicht eines Schließlich wird in einem abschließenden Verfahrens-Halbleiterkörpers mit geneigter Oberfläche dargestellt schritt der Übergang am Rande mit einem nicht ist, kann entnommen werden, daß sich die geneigte porösen Überzug, wie z. B. Glas, versehen, um eine Oberfläche rings um den Halbleiterkörper erstreckt. 15 Verunreinigung des Überganges zu vermeiden. Sie zeigt die Trennung der p- und der η-Schicht durch Der erste Verfahrensschritt nach Fig. 2 ist die Hereine eigenleitende Schicht, welche mit 7sin α bezeich- stellung des Halbleiterbauelements 1, welches ein difnet ist. Es soll noch bemerkt werden, daß dadurch fundierter oder legierter p-n-Gleichrichter oder ein eine Fläche erhalten wird, auf der in wirksamer Weise Transistor sein kann. Das Halbleiterbauelement 1 ein Überzug niedergeschlagen werden kann, ohne daß 20 kann aus Silizium oder Germanium bestehen. In dem dabei eine spezielle Halterung oder eine Drehung des Halbleiterkörper wird ein Übergang 2 nach einem der Halbleiterkörpers erforderlich ist. genannten bekannten Verfahren erzeugt. Der zweite In Fig. 1 ist im Schnitt ein nicht poröser Überzug Schritt besteht in der Verformung des Halbleiterbau-11 dargestellt, der die geneigte Fläche 5 des Halb- elements 1 an seinem Rande, um eine abgeschrägte leiterelements 1 überzieht und sich rings um den 25 Oberfläche im Gebiet des Überganges zu erzeugen. Halbleiterkörper erstreckt. Diese nicht poröse Schicht Das Halbleiterbauelement 1 kann beispielsweise ver-11 kann aus organischem oder anorganischem Mate- formt werden durch Abschrägen der Kante mittels rial bestehen, welches nichtleitend ist und welches Ultraschall oder Sägen, um ein Bauelement zu erzeuundurchlässig ist für Feuchtigkeit und Gase, die in gen, welches längs seines Umfanges die gewünschte der Umgebung des Halbleiterelements vorhanden 30 schräge Oberfläche hat. Der dritte Verfahrensschritt sind. Organisches Material, wie Polystyrol und SiIi- besteht darin, daß die abgeschrägte Fläche mit einem konpolymere, kann als Überzug der abgeschrägten der bekannten Ätzmittel geätzt wird, um die Verun-Fläche 5 rings um den Halbleiterkörper 1 verwendet reinigungen zu entfernen, die beim Abschleifen oder werden. Geeignete anorganische Stoffe sind Gläser, Sägen auf die Oberfläche gelangt sind. Im vierten wie Magnesiumfluorid, Quarz, Siliziummonoxyd und 35 Verfahrensschritt wird das Halbleiterbauelement im Zirkonsilikat. Die Vorrichtung nach Fig. 1 kann in- Vakuum erhitzt, um gasförmige Verunreinigungen folge ihrer am Rande abgeschrägten Fläche 5 bei von dem Halbleiterbauelement zu entfernen. Der hohen Spannungen verwendet werden und hat dabei letzte Verfahrensschritt besteht darin, daß der Übereinen erheblich verminderten Reststrom in Sperrich- gang durch Aufbringen einer nicht porösen Schicht tung. Weiterhin verhindert der nicht poröse Überzug, 40 auf die abgeschrägte Fläche des Halbleiterbauwelcher auf den Rand des Halbleiterkörpers 1 aufge- elements dicht abgeschlossen wird, bracht ist und den Übergang 2 bedeckt, eine Verun- Im Zusammenhang mit diesem letzten Verfahrensreinigung des Überganges 2, wodurch verhindert wird, schritt wurde bereits bei Beschreibung von Fig. 1 erdaß eine Verringerung der Ausbeute durch Ver- wähnt, daß ein bevorzugtes Verfahren zum Aufbringen schlechterung von zunächst brauchbaren Halbleiter- 45 der Schicht 11 auf die abgeschrägte Fläche 5 darin bauelementen bei der Lagerung eintritt. Das Ab- besteht, daß eine nicht poröse Schicht 11 von einem schrägen und Überziehen von Halbleiterbauelementen -Draht 12 niedergeschlagen wird, der oberhalb des im Gebiet des Überganges ist nicht beschränkt auf Halbleiterbauelements 1 in dem evakuierten Raum 13 Gleichrichter mit nur einem Übergang. Dieses Ver- angeordnet ist. Der Draht 12 kann beispielsweise aus fahren kann auch bei anderen Halbleiterbauelemen- 50 Wolfram oder einem anderen schwer schmelzbaren ten, wie Transistoren, angewendet werden, welche Metall bestehen, und das Überzugsmaterial, das auf mehrere Übergänge haben. Das Überziehen des Über- der abgeschrägten Kante 5 niedergeschlagen werden ganges mit einem nicht porösen Material ist beson- soll, ist in Form eines Überzuges auf dem Draht 12 ders wichtig im Hinblick auf die Verwendung von vorhanden. Wenn der Draht 12 geheizt wird, verTransistoren, weil dadurch die Zuverlässigkeit der 55 dampft das Überzugsmaterial und schlägt sich auf Halbleiterbauelemente verbessert wird und damit auch der Abschrägung 5 des Halbleiterbauelements 1 nieder, die Zuverlässigkeit des Gerätes, worin diese verwen- wodurch der Übergang 2 vor Verunreinigungen gedet werden. Alle Transistoren, beispielsweise n-p-n- schützt wird. Die Schicht 11 kann natürlich auch nach oder p-n-p-Transistoren, mit gezogenen, legierten oder einem anderen Verfahren, beispielsweise durch Spritdiffundierten Übergängen oder Kombinationen davon, 60 zen, aufgebracht werden, doch das Aufdampfen im können gemäß dem Verfahren nach der Erfindung Vakuum ist vorzuziehen, weil das Aufbringen der behandelt werden. Bei allen diesen Transistortypen Schicht 11 im Vakuum die Möglichkeit einer Verun- und bei Dioden-Gleichrichtern ist es sehr wichtig, daß reinigung des Überganges während des Aufbringens die abgeschrägte Oberfläche in der Umgebung der der Schicht 11 wesentlich vermindert. Das Abschrä-Übergänge mit einem nicht porösen Material über- 65 gen hat also einen zweifachen Grund, nämlich die zogen wird, um eine Verunreinigung des Überganges Herstellung eines Aufbaues mit vermindertem Restzu vermeiden. Die Lehre der Erfindung ist nicht auf strom durch Verlängerung des Weges längs des Silizium und Germanium beschränkt, sondern kann Überganges 2 bei dem Halbleiterbauelement 1 und
das gleichzeitige Herstellen einer Oberfläche, auf der eine nicht poröse Abschlußsubstanz 11 leicht niedergeschlagen werden kann. Dieses Verfahren ist besonders vorteilhaft, wenn der Niederschlag aus Glas bestehen soll, weil es dadurch überflüssig wird, das Halbleiterbauelement 1 mit der Kante nach dem Verdampfer auszurichten und zu drehen, um einen gleichmäßigen Glasüberzug auf der Kante zu erhalten, wie das bei den bekannten Verfahren erforderlich ist. Das Verfahren gemäß der Erfindung hat weiter den Vorteil, daß das Halbleiterbauelement 1 nach dem Ätzen in eine Vakuumkammer 13 eingebracht werden kann, bevor der Übergang 2 durch Oxydationsmittel verunreinigt wird, so daß das Niederschlagen des Glases im Vakuum ausgeführt wird und die Reinheit des Überganges aufrechterhalten wird.

Claims (1)

  1. PATENTANSPRÜCHE:
    1. Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflächenleitfähigkeit am p-n-Übergang und verminderter Alterung, dadurch gekennzeichnet, daß in einem Halbleiterkörper, beispielsweise aus Silizium, ein oder mehrere ebene flächenhafte p-n-Übergänge durch Legieren oder Diffusion erzeugt
    werden, daß der Halbleiterkörper an der Oberfläche in der Umgebung mindestens eines p-n-Überganges durch Abtragen abgeschrägt wird, daß die Oberfläche des Halbleiterkörpers an der abgetragenen Stelle geätzt wird, daß der Halbleiterkörper anschließend im Vakuum zur Entfernung von gasförmigen Verunreinigungen erwärmt und danach im Vakuum auf der Oberfläche des Halbleiterkörpers in der Umgebung der p-n-Übergänge ein porenfreier Überzug aus einem Isolierstoff, beispielsweise aus Glas, aufgebracht wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der porenfreie Überzug mindestens teilweise aus Glas hergestellt wird.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß dem Glas als Zusätze Quarz und/oder Magnesiumfluorid und/oder Zirkonsilikat zugegeben werden.
    In Betracht gezogene Druckschriften:
    Deutsche Auslegeschriften Nr. 1029 483, 1046 785,
    1054178, S 34794 VIIIc/21g (bekanntgemacht am
    23. August 1956);
    deutsche Patentschrift Nr. 969 464;
    belgische Patentschriften Nr. 558 436, 560 244.
    Hierzu 1 Blatt Zeichnungen
    © 20» 658/321 9.
DEJ17916A 1959-04-06 1960-04-01 Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung Pending DE1137140B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80427859A 1959-04-06 1959-04-06

Publications (1)

Publication Number Publication Date
DE1137140B true DE1137140B (de) 1962-09-27

Family

ID=25188592

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ17916A Pending DE1137140B (de) 1959-04-06 1960-04-01 Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung

Country Status (2)

Country Link
DE (1) DE1137140B (de)
GB (1) GB921367A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH427042A (de) * 1963-09-25 1966-12-31 Licentia Gmbh Halbleiterbauelement mit einem Halbleiterkörper aus drei oder mehr Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps
DE1292756B (de) * 1964-04-25 1969-04-17 Siemens Ag Verfahren zum Erhoehen der maximalen Sperrspannung einer ebenen, in einem von 90 Grad abweichenden Winkel die Oberflaeche tretenden pn-UEbergangsflaeche eines Halbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE558436A (de) * 1956-06-18
BE560244A (de) * 1956-08-24
DE1029483B (de) * 1954-01-28 1958-05-08 Marconi Wireless Telegraph Co Verfahren zur Herstellung von npn- oder pnp-Transistoren
DE969464C (de) * 1953-05-01 1958-06-04 Philips Nv Transistor mit einem halbleitenden Koerper, z.B. aus Germanium
DE1046785B (de) * 1955-06-28 1958-12-18 Western Electric Co Verfahren zum Herstellen von Halbleitervorrichtungen mit UEbergaengen verschiedener Leitfaehigkeit oder verschiedenen Leitungstypen mittels Diffusion von Aktivatoren
DE1054178B (de) * 1957-08-07 1959-04-02 Siemens Ag Feuchtigkeitsgeschuetztes Halbleiterbauelement mit pn-UEbergaengen und mit chemischen Verbindungen bedeckter Oberflaeche

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE969464C (de) * 1953-05-01 1958-06-04 Philips Nv Transistor mit einem halbleitenden Koerper, z.B. aus Germanium
DE1029483B (de) * 1954-01-28 1958-05-08 Marconi Wireless Telegraph Co Verfahren zur Herstellung von npn- oder pnp-Transistoren
DE1046785B (de) * 1955-06-28 1958-12-18 Western Electric Co Verfahren zum Herstellen von Halbleitervorrichtungen mit UEbergaengen verschiedener Leitfaehigkeit oder verschiedenen Leitungstypen mittels Diffusion von Aktivatoren
BE558436A (de) * 1956-06-18
BE560244A (de) * 1956-08-24
DE1054178B (de) * 1957-08-07 1959-04-02 Siemens Ag Feuchtigkeitsgeschuetztes Halbleiterbauelement mit pn-UEbergaengen und mit chemischen Verbindungen bedeckter Oberflaeche

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Also Published As

Publication number Publication date
GB921367A (en) 1963-03-20

Similar Documents

Publication Publication Date Title
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2523307C2 (de) Halbleiterbauelement
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1192749B (de) Verfahren zum Aufzeichnen eines ringfoermigen Musters auf der Oberflaeche eines Halbleiterkoerpers
DE3428067A1 (de) Halbleiter-ueberspannungsunterdruecker mit genau vorherbestimmbarer einsatzspannung
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE3217026A1 (de) Halbleitervorrichtung
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE1137140B (de) Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE1212215C2 (de) Halbleiterbauelement mit einem plattenfoermigen halbleiterkoerper mit pn-uebergangsflaechen
DE1229648B (de) Als Halbleiter-Festkoerperschaltkreis ausgebildete integrierte Graetz-Gleichrichteranordnung
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE1182750B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2351254B2 (de) Verfahren zum Herstellen einer Multidioden-Speicherplatte für eine Bildaufnahmeröhre
DE1178947B (de) Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht
DE1614146B2 (de) Verfahren zum entfernen von unerwuenschten alkaliionen aus einer isolierenden schicht
DE2743641A1 (de) Verfahren und vorrichtung zum herstellen von amorphen halbleitervorrichtungen
DE3029836C2 (de) Thyristor
DE4104938C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018218935A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0075103A2 (de) Thyristor mit einem Mehrschichten-Halbleiterkörper und Verfahren zu seiner Herstellung