CN103178109A

CN103178109A - 高压隔离型的nldmos结构及其制作方法

Info

Publication number: CN103178109A
Application number: CN2011104318560A
Authority: CN
Inventors: 董金珠; 韩峰
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-12-21
Filing date: 2011-12-21
Publication date: 2013-06-26

Abstract

本发明公开了一种高压隔离型的NLDMOS结构及其制作方法，该结构包括：在P SUB之上形成的DNW；在DNW上形成的LOCOS；在DNW内，形成的P阱，且P阱和LOCOS有交叠；在DNW内，形成的P TOP，该P TOP位于LOCOS下方；在DNW和LOCOS上，形成的栅极；由多晶硅形成的在P TOP(浮置P结构)末端的场板；在整个有DNW的器件区，形成的源极和漏极；其制作方法，包括：1)DNW的制作；2)P阱的制作；3)P TOP的制作；4)多晶硅栅极及多晶硅场板的制作；5)源漏的制作；6)P+的制作。本发明能使BV增加，而且DNW的浓度不需要改变，器件的Rsp不受影响。

Description

高压隔离型的NLDMOS结构及其制作方法

技术领域

本发明涉及一种NLDMOS(N型横向双扩散金属氧化物半导体)结构及其制作方法，特别是涉及一种高压隔离型的NLDMOS结构及其制作方法。

背景技术

目前的做在DNW(Deep N-Well)里的隔离的高压NLDMOS，其结构如图1所示，P阱和LOCOS的边界之间有一段DNW的区域，当DNW掺杂较浓时，鸟嘴处的场强较大，容易击穿。

在高压隔离型NLDMOS器件中，击穿电压(BV)和导通电阻(Rsp)都是重要的指标。为了制作高性能的LDMOS，需要采用各种方法优化器件的BV和Rsp。

对于高压隔离型NLDMOS，提高隔离阱DNW的浓度，可以使导通电阻Rsp减小。但是，较高的DNW的浓度会增加器件鸟嘴处的电场强度，从而使器件的BV小到只有几十伏。

然而，目前的高压隔离型NLDMOS结构，通常会使电场集中在场氧化层(LOCOS)靠近源端的鸟嘴处，因此，优化NLDMOS的重点都在使用各种方法减小此处的电场强度，如通过减小DNW的浓度，来减小LOCOS鸟嘴处的电场强度，但是DNW浓度减小，会使器件的导通电阻Rsp增大。

发明内容

本发明要解决的技术问题是提供一种高压隔离型的NLDMOS结构及其制作方法。该NLDMOS结构能使BV增加，而且DNW的浓度不需要改变，器件的Rsp不受影响。

为解决上述技术问题，本发明的高压(如，可耐压为700V)隔离型的NLDMOS结构，包括：

在P SUB之上，由磷注入并经热推进形成的DNW；

在DNW上形成的LOCOS；

在DNW内，由硼注入在源端形成的P阱，且P阱和LOCOS有0.1～0.3μm的交叠；

在DNW内，由硼注入形成的P TOP，该P TOP位于LOCOS下方；

在DNW和LOCOS上，由多晶硅形成的栅极；

由多晶硅形成的在P TOP(浮置P结构)末端的场板；

在整个有DNW的器件区，由磷或砷注入形成的源极和漏极。

所述P TOP位于LOCOS下方0.2～1μm的位置，在整个DNW的器件内都有。

所述P TOP和P阱的间隙位于LOCOS的下方。

本发明中的NLDMOS，由DNW作为隔离阱，用来将此NLDMOS与其它器件隔离。P阱作为此NLDMOS的阱，沟道位于此阱区。P TOP用来减小表面电场，增加器件的耐压。P TOP末端的多晶硅场板，用来减小P TOP末端的电场强度。

另外，本发明还公开了一种高压隔离型的NLDMOS的制作方法，包括步骤：

(1)DNW的制作

在P SUB(埋氧层)上注入磷后，经过高温推进形成DNW；

(2)P阱的制作

在DNW基础上，通过热生长形成场氧化层后，通过注入硼杂质，在源端形成P阱，P阱的注入区域和LOCOS有一定交叠(如0.1～0.3μm)；

(3)PTOP的制作

在DNW内，通过注入硼杂质形成PTOP；

(4)多晶硅栅极及多晶硅场板的制作

热生长形成栅氧之后，淀积多晶硅

并刻蚀定义出多晶硅栅极和多晶硅场板，再淀积二氧化硅

并刻蚀，形成有侧墙的多晶硅栅极及场板；

(5)源漏的制作

利用多晶硅栅极和场氧化层作为硬质掩模，在器件区注入磷或砷形成源漏的N+；

(6)P+的制作

在P阱基础上，注入硼形成P阱引出所需的P+。

所述步骤(1)中，注入能量为100keV～300keV，注入剂量为10¹¹～10¹⁴cm^-2；推进温度为1000℃～1200℃，时间为100分钟～500分钟。

所述步骤(2)中，场氧化层的厚度为注入能量为0keV～2000keV，注入剂量为10¹¹～10¹⁵cm^-2，单次或多次注入。

所述步骤(3)中，注入能量为100keV～2000keV，剂量为10¹¹～10¹⁵cm^-2。

所述步骤(5)、(6)中，磷或砷、硼的注入能量为0keV～200keV，剂量为10¹³～10¹⁶cm^-2，单次或多次注入。

本发明的高压隔离型的NLDMOS结构简单，制作工艺方便，而且能完全与BCD(Bipolar-CMOS-DMOS)工艺兼容。

本发明的结构中，P阱注入区域和LOCOS的鸟嘴有一定交叠，这样可以使鸟嘴处的电场强度降低，使器件在鸟嘴处电场不会达到临界电场，从而可以使耗尽区可以横向扩展，达到耐高压的目的。另外，DNW和PTOP的浓度都可以单独优化，而且BV和Rsp也可以分别得到优化。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是目前的高压隔离型NLDMOS结构示意图；

图2是本发明的700V NLDMOS结构示意图；

图3是本发明的DNW形成后的示意图；

图4是本发明的P阱形成后的示意图；

图5是本发明的P TOP形成后的示意图；

图6是本发明的NLDMOS结构示意图；

图7是本发明的器件和目前的器件的掺杂分布比较图，其中，A为目前的器件，B为本发明的器件，图中黑色实线为结的位置，图B中的虚线圆圈所指为P阱的注入区域从源端扩展至LOCOS的鸟嘴处的掺杂情况；

图8是本发明的器件和目前的器件的电场二维分布情况图，其中，A为目前的器件，B为本发明的器件；

图9是本发明的器件和目前的器件的沿着鸟嘴处垂直查看一维电场分布图，其中，A为目前的器件，B为本发明的器件，虚线圆圈所标处为鸟嘴处的电场强度；

图10是本发明的器件和目前的器件的IDVG曲线比较图，其中，A为目前的器件，B为本发明的器件；

图11是本发明的器件和目前的器件的IDVD曲线比较图，其中，A为目前的器件，B为本发明的器件；

图12是本发明的器件和目前的器件的击穿电压BV曲线比较图，其中，A为目前的器件，B为本发明的器件。

图中附图标记说明如下：

1为P SUB

2为DNW

3为LOCOS

4为P阱(P WELL)

5为P TOP

6为多晶硅栅

7为多晶硅场板

8为N+

9为P+

具体实施方式

本发明的高压隔离型的NLDMOS结构，可如图2所示，包括：

在P SUB之上，由磷注入并经热推进形成的DNW；

在DNW上形成的LOCOS；

在DNW内，由硼注入在源端形成的P阱，且P阱和LOCOS有0.1～0.3μm的交叠，如本实施例中可选为0.3μm；

在DNW内，由硼注入形成的P TOP；其中，P TOP位于LOCOS下方0.2～1μm的位置(如本实施例中可选为0.8μm)，在整个DNW的器件内都有，且P TOP和P阱的间隙位于LOCOS的下方；

在DNW和LOCOS上，由多晶硅形成的栅极；

由多晶硅形成的在P TOP末端的场板；

在整个有DNW的器件区，由磷或砷注入形成的源极和漏极。

本实施例中的NLDMOS，由DNW作为隔离阱，用来将此NLDMOS与其它器件隔离。P阱作为此NLDMOS的阱，沟道位于此阱区。P TOP用来减小表面电场，增加器件的耐压。P TOP末端的多晶硅场板，用来减小P TOP末端的电场强度。

对于上述的高压隔离型的NLDMOS，其具体的制备方法，包括步骤：

(1)DNW 2的制作

在P SUB 1上注入磷，其注入能量为100keV～300keV，注入剂量为10¹¹～10¹⁴cm^-2；然后经1000℃～1200℃的高温推进100分钟～500分钟，形成DNW 2(如图3所示)；

(2)P阱4的制作

在DNW 2基础上，通过热生长形成场氧化层3(LOCOS)，其厚度为

然后，通过注入硼杂质，其注入能量为0keV～2000keV，注入剂量为10¹¹～10¹⁵cm^-2，可一次或多次注入，从而在源端形成P阱4(如图4所示)，P阱注入区域和LOCOS交叠0.3μm；

(3)PTOP的制作

在DNW 2内，通过注入硼杂质形成P TOP 5(如图5所示)，其注入能量为100keV～2000keV，注入剂量为10¹¹～10¹⁵cm^-2；

(4)多晶硅栅极及多晶硅场板的制作

热生长形成栅氧之后，汽相淀积多晶硅

(如本实施例中可选为

)，并刻蚀定义出多晶硅栅极6和多晶硅场板7，再淀积二氧化硅

(如本实施例中可选为

)并刻蚀，形成有侧墙的多晶硅栅极6及场板7；

(5)源漏的制作

利用多晶硅栅极6和场氧化层3作为硬质掩模，在器件区注入磷或砷形成源漏的N+ 8，其磷或砷的注入能量为0keV～200keV，剂量为10¹³～10¹⁶cm^-2，可单次或多次注入；

(6)P+的制作

在P阱4基础上，注入硼形成P阱4引出所需的P+ 9，其注入能量为0keV～200keV，剂量为10¹³～10¹⁶cm^-2，可单次或多次注入。

按照上述步骤，最终形成的NLDMOS结构器件，如图6所示。

将本发明制作的NLDMOS器件(如图2所示)和目前的NLDMOS器件(如图1所示)进行比较，结果如下：

1)如图7所示，本发明的器件中的P阱4的注入区域已从源端扩展至LOCOS的鸟嘴处；

2)如图8所示，本发明制作的器件和目前的器件之间的电场二维分布情况，本发明的器件，其电场不会集中于LOCOS的鸟嘴处；

3)如图9所示，本发明的器件在鸟嘴处的电场要比目前的器件低很多；

4)如图10所示，本发明的器件的VT要高一些；

5)如图11所示，本发明的器件的饱和电流要小一些；

6)如图12所示，目前的器件结构，击穿电压只有约40V，而本发明的器件，其击穿电压可以达到约800V。因为P阱4和场氧化层(LOCOS)3有一定交叠，所以其VT(临界电压)要比之前的器件高一些。但是只要精准控制P阱4和场氧化层(LOCOS)3的交叠程度，就可以是VT稳定在某个值。

本发明通过将P阱4注入的区域扩展至LOCOS的鸟嘴处，使鸟嘴处的电场强度降低，从而使BV增加，而且DNW的浓度不需要改变，器件的Rsp也不受影响。

Claims

1.一种高压隔离型的NLDMOS结构，其特征在于，包括：

在P SUB之上，由磷注入并经热推进形成的DNW；

在DNW上形成的LOCOS；

在DNW内，由硼注入在源端形成的P阱，且P阱和LOCOS有交叠；

在DNW内，由硼注入形成的P TOP，该P TOP位于LOCOS下方；

在DNW和LOCOS上，由多晶硅形成的栅极；

由多晶硅形成的在P TOP末端的场板；

在整个有DNW的器件区，由磷或砷注入形成的源极和漏极。

2.如权利要求1所述的结构，其特征在于：所述P阱和LOCOS有0.1～0.3μm的交叠。

3.如权利要求1所述的结构，其特征在于：所述P TOP位于LOCOS下方0.2～1μm的位置，在整个DNW的器件内都有；

所述P TOP和P阱的间隙位于LOCOS的下方。

4.如权利要求1所述的高压隔离型的NLDMOS的制作方法，包括步骤：

(1)DNW的制作

在P SUB上注入磷后，经过高温推进形成DNW；

(2)P阱的制作

在DNW基础上，通过热生长形成场氧化层后，通过注入硼杂质，在源端形成P阱，P阱的注入区域和LOCOS有一定交叠；

(3)P TOP的制作

在DNW内，通过注入硼杂质形成P TOP；

(4)多晶硅栅极及多晶硅场板的制作

热生长形成栅氧之后，淀积多晶硅，并刻蚀定义出多晶硅栅极和多晶硅场板，再淀积二氧化硅并刻蚀，形成有侧墙的多晶硅栅极及场板；

(5)源漏的制作

(6)P+的制作

在P阱基础上，注入硼形成P阱引出所需的P+。

5.如权利要求4所述的方法，其特征在于：所述步骤(1)中，注入能量为100keV～300keV，注入剂量为10¹¹～10¹⁴cm^-2；

推进温度为1000℃～1200℃，时间为100分钟～500分钟。

6.如权利要求4所述的方法，其特征在于：所述步骤(2)中，场氧化层的厚度为

注入能量为0keV～2000keV，注入剂量为10¹¹～10¹⁵cm^-2，单次或多次注入；

P阱和LOCOS有0.1～0.3μm的交叠。

7.如权利要求4所述的方法，其特征在于：所述步骤(3)中，注入能量为100keV～2000keV，注入剂量为10¹¹～10¹⁵cm^-2。

8.如权利要求4所述的方法，其特征在于：所述步骤(4)中，热生长形成栅氧之后，淀积多晶硅并刻蚀定义出多晶硅栅极和多晶硅场板，再淀积二氧化硅

9.如权利要求4所述的方法，其特征在于：所述步骤(5)、(6)中，磷或砷、硼的注入能量为0keV～200keV，剂量为10¹³～10¹⁶cm^-2，单次或多次注入。