JPH0434311B2 - - Google Patents

Info

Publication number
JPH0434311B2
JPH0434311B2 JP56184332A JP18433281A JPH0434311B2 JP H0434311 B2 JPH0434311 B2 JP H0434311B2 JP 56184332 A JP56184332 A JP 56184332A JP 18433281 A JP18433281 A JP 18433281A JP H0434311 B2 JPH0434311 B2 JP H0434311B2
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
insulating layer
region
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56184332A
Other languages
English (en)
Other versions
JPS57112034A (en
Inventor
Haaman Toomasu
Rido Arekusandaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTAANASHONARU REKUCHIFUAIYAA CORP
Original Assignee
INTAANASHONARU REKUCHIFUAIYAA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTAANASHONARU REKUCHIFUAIYAA CORP filed Critical INTAANASHONARU REKUCHIFUAIYAA CORP
Publication of JPS57112034A publication Critical patent/JPS57112034A/ja
Publication of JPH0434311B2 publication Critical patent/JPH0434311B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高耐圧型のプレーナ半導体装置に関
するものである。
〔従来技術（その１）〕 第１図、第２図および第３図は先行技術の構造
を示す。これら構造はプレーナ半導体装置、たと
えば第１図、第２図および第３図に示すダイオー
ドの逆方向高耐圧特性を改良するために使用され
る。
こうした半導体装置の表面に被覆される周知の
ガラス保護層（いわゆるPGS層）は、比較的高
濃度のリン不純物を混入したシリコン酸化層を使
用したものである。
この物質は不純物を混入しないシリコン酸化層
もつ望ましい絶縁特性を有すると共に、比較的低
い温度に加熱されたときスムースにリフローする
ことができ、被覆する表面に不浸透性のガラス層
を形成する。
リン不純物を混入した酸化シリコンを、以下、
「シロツクス」という。シロツクスは約２ないし
約10重量パーセントのリンを含有することができ
る。
まず最初に第１図に関して説明する。半導体材
料から成るチツプ３０の断面が図示されている。
このチツプは、たとえば14/1000ンチの厚さを有
し、かつ、方形の形状（またはその他の任意の幾
何学的形状）を有することができる単結晶シリコ
ンとすることができる。この場合の方形は、1/10
インチ×1/10インチの寸法のものとすることがで
きよう。
装置は通常の方法により共通のウエハで多数の
装置を同時に形成することができる。この場合、
装置は従来のエツチングまたはその他の切断技術
により後でウエハから分離される。
第１図のウエハはＮ導電型結晶シリコン基板３
０から構成され、Ｎ型半導体基板の表面側に蒸着
されたＮ型エピタキシヤル層を有することができ
る。すべての接合部はエピタキシヤル層内に通常
の方法により形成される。
第１図において、プレーナダイオードはチツプ
のＮ導電型結晶シリコン基板３０の上面内に拡散
してできるＰ＋型領域３１により形成される。Ｐ
＋型領域３１が拡散されるのと同時に、Ｐ＋型ガ
ードリング３２が装置の上面の外周に形成され
る。このガードリング３２は従来の保護領域とし
て働く。上部電極および下部電極３３および３４
は所望の物質から形成することができ、通常の方
法により半導体基板に蒸着できる。装置を適切な
ケース内に容易に組立ることができるように、必
要に応じて電極３３および３４上にコンタクト金
属を蒸着しても良い。この例ではＰ型不純物を拡
散させたＮ型半導体基板を使用するように記載さ
れているが、最初の半導体基板をＰ型のものと
し、拡散される不純物とＮ型とすることもできる
であろう。
ガードリング３２は良く知られており、逆バイ
アスの間にＰ＋型領域３１の下方に形成される電
気力線を横方向外方へ延させることにより装置の
逆耐圧性を改し、かつ、チツプの大部分の内部に
おける電気力線の鋭い湾曲を低減する働きをす
る。Ｐ＋型ガードリング３２また電気力線を広げ
て、装置の上面に沿つた局部的な電界ストレスを
しようとする。
逆バイアスの間のシリコン基板中の電界の再分
布を改良するために、ガードリング３２のような
複数の間隔をおいて配置された保護領域も使用さ
れている。
フイールドプレートも逆バイアスされるシリコ
ン基板中の電界を低減することができる。フイー
ルドプレートを採用した典型的なダイオードが第
２図に示されている。第２図において、装置は基
本的には第１図のものに類似しているが、ガード
リング３２の代わりに段付き電極４０がシリコン
酸化層４１またはその他の絶縁材料から成る領域
の上に重なつているという点で異なつている。こ
の段付き電極４０によるフイールドプレートは、
アルミニウム等の金属、不純物を混入した多結晶
シリコンまたは珪化金属にすることができる。電
極４０の領域が、図のように径方向に拡大したた
め、シリコン基板３０内部およびＰ＋型領域の下
方の電気力線は強制的に電極４０の接触部の外周
を越えて径方向に広げられる。そのため、装置の
基板内部の電気力線の湾曲が減少して、逆バイア
ス下の装置の特性が改良される。
第１図のガードリング３２および第２図のフイ
ールドプレートとなる電極４０の主な機能は、逆
バイアスされている間に空乏領域をできる限り広
げることである。半導体装置の早期絶縁破壊の第
１の原因となるのは、この空乏領域における電気
力線の湾曲である。電気力線の湾曲はさらに第３
図に示す構造により最少限に抑えることができ
る。この構造は、上記の段付き電極４０によるフ
イールドプレートに対応する第２の段をもつ段付
き電極４２によるフイールドプレートを含んでい
るという点を除いて第２図と同様である。この構
造はエフ．コンテイ（F.Cnti）およびエム．コン
テイ（M.Conti）著「ソリツド ステート エレ
クトロニクス（SOLID−STATE
ELCTRONICS）」（1972年）第15巻の92から105
ページに記載されている。
第３図のものは、酸化層の２つの異なる厚さに
わたつて電極４２よるフイールドプレートに２つ
の段をつけることにより、電気力線の湾曲がが最
少限に抑られるため絶縁破壊電圧に対する装置の
耐圧性が改良される。
〔発明が解決しようとする課題（その１）〕 シロツクス中のリン濃度が高くなればなるほ
ど、シロツクスは分極し易くなる。
プレーナ半導体装置の場合のように高い横方向
電界が存在する状態でシロツクス層を使用する
と、高濃度不純物を混入したシリコン酸化層は分
極して、装置の表面および装置の本体内部の電界
をひずませるようになる。従つて、きわめて高い
電界領域においては、装置は高い電界ストレスの
領域内でのシロツクスの分極によりストレスがさ
らに加わるために故障しやすい。
このため、第２０図のように、トランジスタの
ような能動的な役割を果すためのPN接合による
能動領域を設けた半導体基板１の表面をシリコン
酸化層２で覆い、さらに、その上をシロツクス層
３で被覆するものにおいて、PN接合の各接合境
界の上方に当たる箇所３ａ，３ｂ，３ｃ，３ｄの
シロツクス層を除去して間〓を設ることによりシ
ロツクス層の分極による悪影響を防止する構成の
ものが特開昭54−20670などにより開示されてい
る。
半導体装の実際的な構成においては、こうした
能動領域におけるシロツクス層の間〓のみでは高
耐圧特性を向上し得ないという不都合がある。
そして、酸化層に段をつけるように第３図の装
置を加工するのは比較的複雑であり、実用化しに
くいという不都合がある。
このため、こうした不都合のないももの提供が
望まれているという課題がある。
〔課題を解決するための手段〕
本発明は、上記のような 半導体基板の表面にダイオードまたはトランジ
スタなどの能動的な役割を果すためのPN接合に
よる能動領域と、この能動領域の外側に配置され
て保護的な役目を果すためのPN接合による保護
領域とを設けた半導体装置であつて、高耐圧特性
を向上するための手段として、 上記の能動領域の端部から外側の部分を覆う第
１の絶縁層の上に、少なくとも能動領域とその外
側との境の近傍を覆う比較的高導電率の多結晶シ
リコン層を重ね、この多結晶シリコン層の上に、
この表面に対して交差する方向になる部分と平行
になる部分とを有するとともに能動領域の端部か
ら外側の部分を覆う第１の絶縁層を重ね、この第
２の絶縁層の上に、能動領域の内側にある部分で
は上記の表面に近付き能動領域の外側に向かう部
分では上記の表面から離れた段付状になる部分を
有する金属層の端側の部分を重ねるとともに、上
記の多結晶シリコン層と上記の金属層とのいずれ
かまたは両方を能動領域と保護領域の間の位置ま
で延在させて形成した多結晶シリコン層と金属層
との複合による段付フイールドプレート手段と、 上記の保護領域の上方を覆う分極性を有する絶
縁層を保護領域の両外側に対応する位置に間〓を
設けて形成する分極絶縁層間〓手段と を設けるなどにより、上記の課題を解決し得るよ
うにしたものである。
そして、本発明は実質的には、電界ストレスが
高い領域全体にシロツクス層が被覆されているい
かなる半導体装置にも適用できる。例として、フ
ローテイングガードリングを有し、装置の表面が
リフローしたシロツクスで被覆され、ダイオード
においては、このリフローしたシロツクスが切断
されたガードリングの両外側に対応する位置に間
〓を形成しているように本明を適用することがで
きる。同様に、MOSFET、パワートランジス
タ、TRIMOS装置等を含む任意の種類の装置に
おいてガードリングの両外側に隣接する領域に本
発明を適用することができる。
本発明は、また、電位差が比較的大きい２つの
電極が装置の表面に配置され、かつ、シロツクス
で被覆されているような装置の内部領域にも適用
できる。シロツクスに対する分極作用を防ぎ、か
つ、装置の表面に過剰の電界ストレスが発生する
のを防ぐため、このシロツクス層内の、２つの電
極の間に１つ以上の間〓を配置することが有効で
ある。
本発明の一面によれば、第３図の段付きフイー
ルドプレート第１図のガードリングとを含む効果
が、金属と多結晶シリコンとの複合による段付フ
イールドプレートの新規な構造により得られる。
この組立体はシロツクスで被覆された場合、この
シロツクスには、シロツクスの下方に位置する半
導体基板内の電気力線をひずませるシロツクス内
の分極作用を最少限に抑えるために、スロツト、
つまり、間〓が形成される。
〔第１実施例〕 本発明に従つて形成された新規なダイオードが
第４図および第９図に示されている。第４図およ
び第９図の装置を製造するための製造工程が第５
から第８図に示されている。
第４図および第９図に示す実施例では、装置の
高耐圧性を改良するために間〓を有するシロツク
ス層と組合わされている。第４図および第９図の
構造は、また、金属と多結晶シリコンとの複合に
よる段付フイールドプレートの新規な構造を含ん
でいることがわかる。この複合構造は第３図の装
置に要求される複雑な処理を行なうことなく第３
図に示す二重段付きフイールドプレートの特性が
得られるものである。
第４図および第９図の装置を製造するために、
共通のウエハの個々のチツプは全く同様に処理さ
れる。チツプは1/10インチ×1/10インチの寸法と
し、チツプは14/1000インチの厚さをするＮ型チ
ツプにすることができる。
希望に応じて、チツプは低濃度の不純物を混入
させ、かつ、すべての接合部を受容するエピタキ
シヤルに形成された上層部を有するものにするこ
とができる。
同様に、後で説明する本発明の実施例の夫々に
おいて、すべての装置を一枚のウエハ上に形成す
るか、または複数の装置をその後にウエハから切
断される個々のチツプに形成することができる。
さらには、本発明はエピタキシヤル層を使用し
ないチツプにおいても実施することができる。
処理の第１工程では、個々のチツプは厚さ
1.3μmの酸化層を蒸着される。
その後、写真食刻技術を使用して、第５図の酸
化層５０にウインド５１および５２を形成する。
ウインド５１は装置の外周を取巻く溝である。次
にチツプを適切な拡散炉の中に置き、リン等の任
意の不純物を適切な温度で、かつ、適切な時間を
かけてウインド内に拡散して、Ｐ＋型ガードリン
グ５４と、これに取囲まれた中のＰ＋型領域５３
を形成する。この処理について選択される温度と
時間は、設計者により選択されるＰ＋型拡散不純
物の所望の深さと濃度により定まる。ただし、本
実施例およびその後に述べるすべての実施例にお
いては、装置について選択される導電型を逆転す
ることができ、第５図において半導体基板３０が
Ｐ＋導電型の場合には、Ｎ型不純物であるボロン
が注入される。
第５図でＰ＋型領域５３および５４を形成した
後、半導体基板すなわちチツプは、第６図のよう
に、導電性が非常に高くなるように縮退状に不純
物を混入された多結晶シリコンで被覆される。多
結晶シリコン層６０はたとえば0.5μmの厚さに形
成される。
多結晶シリコン層６０は第２図のフイールドプ
レートと同様に酸化層５０の上に重なつている。
その後、装置に第２のマスクをかけ、適切な写真
食刻技術を使用して多結晶シリコン層６０に環状
ウインド６１をエツチング、つまり、食刻により
形成し、Ｐ＋領域５３と接触する中央領域および
装置の外周を取囲む外側のガードリング６２を形
成する。
次の工程は第７図に示されている。この工程は
リン不純物を混入したシリコン酸化層すなわちシ
ロツクスを蒸着させることである。この場合、リ
ンはたとえばシリコン酸化層の８重量パーセント
とすることができる。リン純物を混入たシリコン
層６５、つまり、シロツクス層は1.0μmの厚さに
蒸着される。その後、ウエハを炉の中に置き、た
とえば900度の温度で60分間加熱すると、シロツ
クスはリローして装置の上面全体に平滑なガラス
層を形成する。
その後、第８図に示すように、別のマスクを装
置にかけ、写真食刻技術を使用してシロツクス層
６５にその下に位置する酸化層５０が露出する深
さに２つの環状間〓７０および７１を形成する。
その後、第９図に示すように、アルミニウムコ
ンタクトプレートによる上部電極７３等の金属の
コンタクトプレートを多結晶シリコン層６０の上
に蒸着し、多結晶シリコン層６０の外縁部に上に
重ねる。第９図のように、上部電極７３は多結晶
シリコン層６０を越えて半径方向に、Ｐ＋領域５
３の外方に、距離Ａだけ延在している。例とし
て、多結晶シリコン層６０は1/10インチ×1/10イ
ンチの横方向寸を有し、かつ、上部電極７３と寸
法Ａに等しい2/1000インチだけ重なり合わせてい
る。
第４図および第９図に示す最終的な装置はその
底面に下部電極７４も備えていることができ（第
９図）、この下部電極７４は装置が何らかの適切
なハウジング内に取付けられたときにヒートシン
クとして働く。
〔第１実施例の効果〕 第４図および第９図の装置は先行技術の装置に
比べていくつかの利点を有し、かつ、従来の装置
と比較して高耐圧性を示している。
まず第一に、この装置が第１図のガードリング
３２に相当するフローテイングＰ＋型ガードリン
グ５４と、第２図のシリコン酸化層４１に相当す
る酸化層５０の上に重なる第２図の段付き電極４
０と第３図の段付き電極４２に対応する多結晶シ
リコン層６０により形成されたフイールドプレー
トを含む複合による段付フイールドプレートの構
造とを組合わせて使用したものであることに注意
を要する。さらに、第二には、第４図および第９
図の有効なフイールドプレート構造は電気的に
は、酸化層４１内に段付き電極４２を設けた第３
図の構造と同様であるが、より簡単な製造工程に
より形成できる。つまり、より具体的には、第９
図において、上部電極７３が多結晶シリコン層６
０の縁の上に重なることにより、金属と多結晶シ
リコンとの複合による段付フイールドプレートを
形成している。このフイールドプレートは第３図
の段付き電極４０と同様にシリコン基板７０内部
の電気力線を制御する。つまり、この２つの電極
は装置の中央領域において電気的に接続されてい
るので、装置内部の電気力線に作用して電気力線
の湾曲を第３図の連続する段付き金属電極４０の
場合と同様に低減させるようになる。このよう
に、多結晶シリコン層６０および上部電極７３を
含む新規な多結晶シリコンと金属との複合による
段付構造は、製造過程に必要な他の工程を使用し
て、そのまま形成できる簡単な構造であるにもか
かわらず、電極の下方、つまり、半導体基板内の
電気力線の湾曲を最少限に抑えることができる。
さらに、もう１つ重要な特徴は、ガードリング
５４のＰ＋領域の両外側に対応する位置におい
て、シロツクス層６５内に間〓７０および７１を
設けたことである。先に説明したように、容易に
リフローして装置の露出表面全体に良好なガラス
密封表面を有するシロツクス層を形成するため
に、ガラス層には、リンが添加される。しかしな
がら、リンまたはこれに相当する他の不純物を添
加するとシロツクス層は分極し易くなる。シロツ
クスが分極し易いために高い横方向電界がシロツ
クス中に分極を起こさせるので、これがウエハの
大部分の内部およびウエハまたはチツプの表面に
おける電界の分布に影響する。その結果、装置の
高耐圧性が低下する。
環状の間〓７０および７１は、特にガードリン
グ５４の領域において、Ｐ＋型ガードリング５４
の両側の領域のような比較的ストレスの高い領域
での分極作用を最少限に抑えるように作用する。
〔第２実施例〕 第４図から第９図により説明したようなダイオ
ード用の新規な構造は、複合による段付フイール
ドプレート構造と、装置のストレスの高い領域に
隣接するシロツクス層に設けた間〓とを含む構成
のものであるが、実質的には、あらゆる種類の高
耐圧プレーナ半導体装置において使用することが
できる。
第１１図から第１５図は、特開昭57−109376に
記載されている一般的な種類のMOSFET装置に
本発明を適用したものを示している。特開昭55−
53462は高出力MOSFET装置を製造するための
詳細な過程を開示しており、このような製造の詳
細を第１１図から第１５図の装置を製造する際に
使用することができる。
本装置を形成するチツプが第１０図に平面図で
示されている。これは、たとえば1/10インチ×1/
１０インチの寸法を有し、第１１図および第１４図
に示すようにウエハ厚が約14/1000インチのチツ
プとすることができる。第１０図および第１１図
の高出力MOSFETを製造するために使用される
ウエハは、厚さが35μmで、図のように、Ｎ−エ
ピタキシヤル８０を有するＮ導電型材料から成る
ものであるのが好ましい。
第１０図に見られるように、装置の上層にソー
ス電極８１を設けて構成される。このソース電極
８１は後に示すように複数個の、たとえば6000個
に六角形のMOSFETセルに接続されるアルミニ
ウムシートで構成することができる。ソースセル
（そのうち若干のものを第１０図および第１３図
に拡大図で示す）の各々は、後に説明する各々の
チヤンネルを介して電流を共通下部ドレイン電極
８２（第１１図および第１４図）へ流す。
主ゲート電極９３が設けられるが、これはゲー
ト電極フインガ８４から９１（第１０図）等の複
数の放射状フインガを有する。これらのフインガ
は、下方に位置するチヤンネルの対を制御する多
結晶シリコンゲートグリツド９２（第１２図）に
接続される。ゲート電極への電気接続は広いゲー
ト電極パツド９３において行なわれる。同様に、
ソース電極８１への接続はソース電極パツド９４
で行なわれる。
典型的なセルが第１１図に最も良く示されてい
るが、これらは各々六角形のＰ＋型領域１００か
ら１０３により構成される。このＰ＋型領域は
各々約1/1000インチの直径を有する。Ｐ＋型領域
の特定の形状については、特開昭55−53462およ
び特開昭57−109376に詳細に説明されている。
六角形の外形を有するＰ＋型領域１００から１
０３の各々は、Ｎ＋型チヤンネルソース領域１０
４，１０５，１０６および１０７等のチヤンネル
を各々有する。これらのチヤンネルは各々のセル
に対するソース領域である。セル１００から１０
３の各々は、たとえば約1μｍの深さを有する浅
いＮ＋型領域１２０内に埋設されている。ソース
領域１０４から１０７の外周とこれらを取囲むＮ
＋型領域１２０との間に配置されている薄い六角
形の領域は各チヤンネルを形成し、これらのチヤ
ンネルはこれらのチヤンネルの上方ゲート酸化層
の頂上に適当ゲート電圧を印加することにより反
転することができる。
従つて、第１１図に示すように、第１１図の脚
部１２１，１２２および１２３を含むシリコン酸
化層から成る六角形グリツドは図示してあるよう
に対向する六角形の２つの対向する脚部において
形成されるチヤンネルの上に重なつている。そこ
で、脚部１２１，１２２および１２３を含む酸化
層グリツドは酸化層の上に重なる第１２図の多結
晶シリコンゲートグリツド９２に対応するセグメ
ントを有する。つまり、第１１図において、第１
２図のグリツド９２の多結晶シリコン脚部１３
０，１３１および１３２は各々の酸化層脚部１２
１，１２２および１２３の上に重なつている。
ゲート電極フインガと多結晶シリコンゲートグ
リツドとの間の電気的接続は第１２図に示すよう
な方法で行なわれるが、この場合、ゲート電極フ
インガは多結晶シリコンゲートグリツドの上に直
接重なつて接続する。ただし、ゲート電極の接続
フインガは適切な間隔と適切な酸化層より隣接す
るソース電極８１から適切に絶縁される。
第１１図にさらに示すように、多結晶シリコン
ゲートグリツドは多結晶シリコングリツド脚部１
３０，１３１および１３２の上に各々が重なつて
いる酸化層部分１４０，１４１および１４２を含
む酸化層により被覆されている。これらの酸化層
自体は、リン濃度が比較的高く、かつ、部分１４
３，１４４および１４５を含むリフローしたシロ
ツクス層により被覆される。ただし、今説明した
シロツクス層および酸化層は、ゲート電極フイン
ガと多結晶シリコンゲートグリツドとの間で接続
が行なわれるべき領域では取除かれる。
このシロツクス層は、図のように、ソース８１
で被覆され、さらに、その上をリフロしておら
ず、かつ、リン濃度が比較的低い別のシロツクス
層１５０により被覆する。
第１４図は、装置の縁におけるパターンを図示
したものであり、第１４図の左端に第１１図の最
後のＰ＋型領域１０３を示す。一連のセルのうち
最後のセル部分は、第１３図のように、台形をし
た半分のセル部分１５９の断面になつている。装
置の縁はシリコン酸化層１６０を含み、このシリ
コン酸化層１６０は第４図および第９図の構造と
同様のＰ＋型フローテイングガードリング１６１
の上に重なつている。
装置の外周は、周囲を取巻く多結晶シリコンフ
イールドプレート１７０を含み、この上にソー電
極８１の延長部が重なつている。外周のさらに最
も外側には、多結晶シリコンフイールドプレート
１７１を含むが、これはシリコン酸化層１６０の
外縁の上に重なり、かつ、半導体基板８０と接触
している。
第１４図に最も良く示されている装置において
は、逆電圧状態の間、装置の外周には高い電界に
よる電気力線が発生する。この電気力線の湾曲は
フローテイングガードリング１６１により、また
多結晶シリコンフイールドプレート１７０および
１７１の使用により最少限に抑えられる。高濃度
の不純物を混入したシロツクス層１５０内に電界
が発生することによりシロツクスは分極し、その
ため電界分布パターンに影響を与えるが、本発明
の重要な一面によれば、シロツクス層１５０と同
時に蒸着してできる高濃度の不純物を混入したシ
ロツクス層１５２には、ガードリング１６１のＰ
＋領域の両外側に対応する位置において、間〓１
８０および１８１のような２つの環状の間〓を備
えている。そのため、分極作用を受けないシリコ
ン酸化層１６０が表面に露出する。したがつて、
上記の第１実施例おける第９図の間〓７０，７１
と同様の効果を呈する。
第１４図の構成におけるＰ＋領域１５９の右側
部分の箇所に施した本発明の多結晶シリコンと金
属電極との複合によるフイールドプレートは第１
５図に示されているように第１１図から第１４図
のMOSFET装置においても使用することができ
る。つまり、第１５図には第１４図に示すソース
電極８１の変形例が開示されている。
第１５図に関して説明する。第１４図の構成要
素に類似する要素には同じ番号が付されている。
多結晶シリコンフイールドプレート１７０は、図
のように、シロツクス層１５２の延長部により被
覆し、次に、図のように、ソース電極８１をシロ
ツクス層１５２の上に延在させている。これによ
り、シリコン基板８０内の電界の湾曲を最少限に
抑えるために第１４図の酸化層１６０内の段部１
９０等の段部に依存することなく、このような成
果が得られる有効なフイールドプレート段部が形
成される。
〔第２実施例の効果〕 第１５図におけるシリコン絶縁層１６０の上の
多結晶シリコンフイールドプレート１７０と、シ
ロツクス層１５２の上のソース電極８１とがＰ＋
型領域１５９の外側に延されていることとの複合
による段付フイールドプレートの構成は第１実施
例における第９図のシリコン絶縁層５０の上の多
結晶シリコン層６０と、シロツクス層６５の上の
上部電極７３との複合による段付フイールドプレ
ートと同様に、下側のＰ＋型領域１５９の外側に
延在しているので、第１実施例で説明したと同様
の効果を呈する。
この実施例の場合は、第１実施例と異なり、複
合による段付フイールドプレートがＰ＋型領域１
５９の片側にしか施していない。
複合による段付フイールドプレートは必ずしも
両側に設ける必要性はなく、この実施例のよう
に、その構成において必要とみられる箇所に設け
ても効果が得られるものである。
また、第１４図におけるＰ＋型領域１０３の左
端側において、酸化層１２３の上の多結晶シリコ
ン層１３２と、酸化層１４２の上のソース電極８
１とがＰ＋型領域１０３の外側に延在されている
こととの複合による段付フイールドプレートの構
成は、Ｐ＋型領域１０３の左隣にあるＰ＋型領域
１０２のとの間にあるＮ＋型領域１２０を真ん中
で仕切つて考案すると、第１実施例における第９
図のシリコン絶縁層５０の上の多結晶シリコン層
６０と、シロツクス層６５の上の上部電極７３と
の複合による段付フイールドプレートと同様に、
下側のＰ＋型領域１２３の外側に延在しているの
で、第１実施例で説明したと同様の効果を呈す
る。
また、Ｐ＋型領域１２３の右端側の構成とＰ＋
型領域１５９の左端側の構成とを、その間にある
Ｎ＋型領域１２０の真ん中で仕切つて考案する
と、同様の構成が施されており、それぞれ上記の
第９図におけると同様の複合による段付フイール
ドプレートによる効果を呈する。
この実施例の場合は、第９図の第１実施例と異
なり、複合による段付フイールドプレートを構成
する多結晶シリコン層と上部電極による金属層と
の両方をＰ＋型領域の外側にまで延在させた構成
にしている。
このほか、上部電極による金属層の上に、さら
に、シロツクス層１５０による酸化層が施してあ
るが、この酸化層は、下側に構成された複合によ
る段付フイールドプレートの効果に何ら影響を及
ぼさないことは説明を要しないことであろう。
さらに、第１１図におけるＰ＋型領域１０１の
左端側において、上記の第１４図の場合と同様
に、左隣にあるＮ＋型領域１２０の真ん中で仕切
つて考察すると、酸化層１２１の上の多結晶シリ
コン層１３０と、酸化層１４０とシロツクス層１
４３との２層による酸化層の上のソース電極８１
とがＰ＋型領域１０１の外側に延在されているこ
ととの複合による段付フイールドプレートの構成
は、上記の第１４図のＰ＋型領域１０３の左隣に
おける複合による段付フイールドプレートの構成
と同様の構成をしており、同様にして第９図のお
けると同様の複合による段付フイールドプレート
による効果を呈する。
この実施例の場合は、第１４図の場合と異なり
多結晶シリコン層の上にある酸化層を２層による
酸化層にしたとしても、実質的には、１つの酸化
層を設けたと構成と同様になつているので、複合
による段付フイールドプレートの効果には何ら影
響を及ぼさないことは別段の説明を要しないこと
であろう。
〔従来の技術（その２）〕 TRIMOS型装置は、共通のドレイン領域を有
する間隔をおいて配置されたMOSトランジスタ
を使用する半導体スイツチング装置である。この
装置は、ジエームス．ビー・プラマー（James
B.Plummer）による米国特許第4199774号、各称
「モノリシツク半導体スイツチング装置
（MONOLI THIC SEMICONDUCTOR
SWITCHNG DEVICE）」に記載されている。
この装置を第１６図により説明すると、先行技
術のTRIMOS装置は低濃度の不純物を混入した
Ｎ−導電型エピタキシヤル蒸着シリコンから成る
基板２１０で構成され、このＮ−型半導体基板２
１０には、図のように、各々Ｐ＋型領域２１４お
よび２１５と、Ｐ＋型領域２１４および２１５の
内部に完全に取囲まれているＮ＋型領域２１６お
よび２１７と、２つのトランジスタ２１２および
２１３の間に配置された高濃度不純物を含む導電
Ｎ＋型領域とで構成された２つのＤ−MOS型ト
ランジスタ２１２および２１３を含んでいる。２
つの領域２１４および２１６は第１チヤンネル領
域２２０を形成し、領域２１５および２１７は第
２チヤンネル領域２２１を形成する。チヤンネル
領域２２０および２２１は、端子２２３を有し、
かつ、シリコン酸化層２２４によりＮ−型半導体
基板２１０から離間している共通ゲート電極２２
２により反転することができる。これらの離間に
は、任意の適切な絶縁層を使用できる。
第１主電極２２５は端子２２６を有し、Ｐ＋型
領域２１４およびＮ＋型領域２１６に接続され
る。電極２２５はトランジスタ２１２のソース電
極またはドレイン電極のいずれかと考えることが
できる。他方の電極はトランジスタ２１２および
２１３の間に配置されたＮ−型半導体基板２１０
の部分により構成される。
トランジスタ２１３は端子２２８を有する主電
極２２７を有する。電極２２７はＰ＋型領域２１
５およびＮ＋型領域２１７に接続される。Ｎ＋型
領域２１６および２１７は、例えば、トランジス
タ２１２および２１３の各々のソース電極を形成
する。トランジスタ２１２および２１３の各々の
ドレイン領域は、チヤンネル領域２２０および２
２１の間に配置された半導体基板２１０の領域で
ある。
Ｎ＋型領域２１８は、第１および第２チヤンネ
ル領域２２０および２２１の間にあつて、ゲート
電極２２２の下方に配置される。適切な電圧が共
通ゲート電極２２２に接続されたとき、Ｎ−型構
成を反転することができる。Ｎ＋型領域２１８を
比較的高導電性とすることにより、この領域はゲ
ート電極２２２により反転されなくなる。
第１６図の装置の動作は前述の米国特許第
4199774号に詳細に示されている。簡潔に言えば、
閾値を越えるゲート電位に対して、３つの明確に
異なる動作領域が生じる。低レベル領域において
は、端子２２８が端子２２６の電位より約1.5ボ
ルト高い電位に達しなければ、２つのチヤンネル
領域２２０および２２１は反転され、かつ、２つ
のトランジスタ２１２および２１３はその線形領
域内で動作する。従つて、すべての陽極陰極間電
流装置の表面において電子により運ばれる。この
装置はそのとき、２個のシヨートチヤンネルＤ−
MOS型トランジスタを直列にした場合と同様の
低いオン抵抗電流対電圧特性を示す。例として、
チヤンネル２２０および２２１のチヤンネル長さ
は各々につき2.5μmにすることができる。
中間動作レベルにおいて、端子２２８の電圧が
増大しつつあるとき、Ｐ＋型領域２１５とＮ−型
構成２１０との間の接合は順方向バイアスされ、
ベースの広いPNP型横方向トランジスタのエミ
ツタとして動作する。接合注入正孔はドリフト
し、Ｐ＋型領域２１４へ拡散して、そこで集めら
れて装置電流の成分を付加するのに寄与する。そ
の結果、相互コンダクタンスが増加する。
陽極すなわちゲートの電位と共にPNP型トラ
ンジスタのコレクタ電流が増加するにつれて、Ｐ
＋型領域２１４内部を、これに沿つて延在する抵
抗領域を通るコレクタ電流の流れによりゲート電
極２２２の下方のＰ＋型領域の電位が上昇し、チ
ヤンネル領域２２０は、領域２１６，２１４およ
び２１０から構成され本来Ｄ−MOS型構造であ
る縦方向NPN型トランジスタをオンし始める。
このNPN型装置およびPNP型装置は、PNP型ト
ランジスタおよびNPN型トランジスタのアルフ
ア値が合計で１になつたとき再生的に切換わる４
層ダイオードを形成する。
TRIMOS装置はオン状態のとき、たとえば約
10オームの動抵抗を示し、数アンペアの電流を通
すことができる。
〔発明が解決しようとする課題（その２）〕 第１６図の装置には、逆電圧に対する耐圧性が
限定されていること、および装置の製造が困難で
あることなどの不都合ある。つまり、逆電圧の制
限は、Ｐ＋型領域２１４から広がつて、Ｐ＋型領
域２１８の端部に隣接する半導体基板２１０の表
面で急激に終わる電界が原因となる。従つて、装
置は約200ボルトの逆電圧で絶縁破壊を生じる傾
向を示す。
また、Ｎ＋型領域２１８をトランジスタ２１２
および２１３を形成するためのセルフアライメン
トによる製造技術とは無関係の拡散工程およびマ
スク整合工程により形成しなければならないた
め、装置を製造するのが困難である。
この装置は、さらに、装置の上面をおうガラス
層を形成するためにシロツクスを使用した場合
に、シロツクスの高い横方向ストレスの領域に隣
接して分極し、装置の最大逆電圧が低減されてし
まうという不都合がある。
このため、こうした不都合のないものの提供が
望まれているという課題がある。
〔課題を解決するための手段〕
本発明によれば、Ｎ＋型領域２１８の代わり
に、第１８図のように、Ｐ＋型領域２１４および
２１５を形成するのと同時に形成できるＰ＋型領
域２５０を使用することができる。つまり、第１
８図に示す中央領域を形成するのに付加的な工程
は不要である。さらに、本発明によれば、
TRIMOS装置の構成の中に、リン不純物を混入
したシリコン酸化層、つまり、シロツクス層の分
極を最少限に抑えるために、この層に切込みを入
れて間〓を設け、また、複合による段付フイール
ドプレートを設ける概念を適用している。
〔第３実施例〕 第１７図から第１９図はTRIMOS装置に適用
した場合の本発明の別の実施例を示す。
第１７図に明瞭に示されているように、
TRIMOSの形状は細長い環形であり、後にさら
に詳細に説明するように、主電極２２５および２
２６はＰ＋型領域２５０とともに第１８図の断面
をもつて環形に延在している。
これに類似する適切な処理加工システムで、た
とえば特開昭57−10976に開示されているような
ものを、この装置を形成するために使用すること
ができる。このシステムにより、シリコン酸化層
２２４はその上面に多結晶シリコンゲート電極２
５１および２５２を受容し、これらの電極２５１
および２５２は図示されているように、下に位置
するチヤンネル領域２２０および２２１に対して
各々比較的接近しているが、これらのチヤンネル
領域から外れた位置では電極２５１および２５２
が、半導体基板２１０の表面からはそれより広い
間隔で離れて位置するようにゆがめられている。
多結晶シリコンゲート電極２５１および２５２が
形成される時点に、多結晶シリコンフイールドプ
レート２５３および２５４も形成される。多結晶
シリコンフイールドプレート２５３および２５４
は、チツプの半導体基板２１０内部の電気力線の
湾曲を最少限に抑えるという利点をえるためと、
チツプの表面における等電位線の間隔を広げるた
めの段付き素子を形成している。
チツプの外周部分の断面を示す第１９図におい
て、第１４図のガードリング１６１および第９図
のガードリング５４と同様にチツプの外周を取囲
むＰ＋型ガードリング２６０が設けられている。
次に、シリコン酸化層２２４の上面の最も外側の
周囲に、Ｎ−型構成２１０に接続される多結晶シ
リコンフイールドプレート２６１を載せる。
第１７図、第１８図および第１９図の装置を製
造する際には、装置の上面をシロツクス層２７０
で被覆することが望ましい。シロツクス層は、装
置の表面全体に形成され、比較的高濃度のリン不
純物を混入したシリコン酸化層である。しかしな
がら、先に述べたように、このシロツクス層は高
い横方向電界により分極し、これが装置の基板２
１０内部の電界部分布と干渉する。そこで、本発
明に従えば、シロツクス層を貫通して、第１７図
および第１８図のように、下方に位置するシリコ
ン酸化層２２４まで、Ｐ＋型領域２５０の両外側
に対応する位置に第１および第２の環状溝２９０
および２９１が形成される。従つて、Ｐ＋型領域
２５０の両側に高電圧が現れると、この高電圧が
シロツクス層に対する分極作用を低減し、そのた
め、この領域における電界分布に対する影響を比
較的わずかにする。
同様に、第３および第４の溝部２９２および２
９３が各々シロツクス層の装置の外周で、ガード
リング２６０の両側の箇所に形成される。これら
の溝部は、先に説明した溝部と同様の作用、つま
り、第９図の間〓７０および７１と同様の作用を
シロツクス層の分極に対して与える。
また、第１８図の構造が多結晶シリコンゲート
電極２５１および２５２と、主電極２２５および
２２６との各々の間に複合関係をもたせた新規な
複合による段付フイールドプレートの利点を採用
していることに注意を要する。すなわち、これら
の構成要素は、電気的にみると段付きの電極の下
方に段付きの電極を形成していることになる。所
望に応じて、第１９図のメタル電極２２６をシロ
ツクス層およびフイールドプレートより完全に重
なり合うようにして、先に説明したような多結晶
シリコンフイールドプレートと金属層との複合に
よる段付フイールドプレートの利点を完全に利用
することもできる。
第１７図に示す構造において、チツプはたとえ
ば1/10インチ×15/100インチの寸法を有する方形
のチツプである。主電極２２５が端子接続領域と
して働く広い領域３００を有し、電極２２６も同
様に端子接続のための広い領域３０１を有してい
ることがわかる。同様にして、第１７図には示さ
れていない方法により装置の内部で接続されてい
るゲート電極２５１および２５２には、第１７図
において各々チツプの表面に位置するように示さ
れているゲート電極パツド２５１および２５２を
設けることができる。
〔第３実施例の効果〕 第１８図の間〓２９０から左側の部分における
構成は、Ｐ＋型領域２１４の右端側の部分にある
Ｐ＋型領域２１４とＮ−型領域２１０との上を覆
うシリコン層２２４の上に、多結晶シリコン層２
５１、シロツクス層２７０、主電極２２５を重ね
た部分の構成は、第９図および第１５図で説明し
た複合による段付フイールドプレートの構成と同
様の構成なつている。
同部分のＰ＋型領域２１４の左端側の部分にあ
るＰ＋型領域２１４とＮ−型領域２１０との上を
覆うシリコン層２２４の上に、多結晶シリコンフ
イールドプレート２５３、シロツクス層２７０、
主電極２２５を重ねた部分の構成は、第９図およ
び第１５図で説明した複合による段付フイールド
プレートの構成とは多少異なつた構成になつてい
るが、主電極２２５がシロツクス層２７０の上に
重なり、シロツクス層２７０の下の多結晶シリコ
ンフイールドプレート２５３がＰ＋型領域２１４
の左端に示したＢの分だけ外側に延在された段付
状になつているため、第９図における上部電極７
３と同様の段付フイールドプレートの効果を生ず
るので、この部分の構成も、複合による段付フイ
ールドプレートの構成になつている。
そして、同図の間〓２９１から右側の部分にお
けるＰ＋型領域２１５の左端側と右端側とにおい
て、同様に重ねた部分の構成は、同様にして、い
ずれも複合よる段付フイールドプレートの構成に
なつている。
また、第１８図のＰ＋型領域２５０の上方を覆
うシロツクス層２７０の間〓２９０，２９１を設
けて分断している構成は、第９図および第１４図
で説明したシロツクス層に間〓を設けて分断する
構成と同様の構成になつている。
第１９図の左端の部分における構成は、Ｐ＋型
領域２１５の端部を覆うシリコン層２２４の上
に、多結晶シリコンフイールドプレート２５４、
シロツクス層２７０、主電極２２６を重ねた部分
の構成は、第１８図のＰ＋型領域２１４の左端側
における多結晶シリコンフイールドプレート２５
３の部分の構成で説明した複合による段付フイー
ルドプレートの構成と同様の構成になつている。
また、第１９図におけるＰ＋型領域２５０の上
方を覆うシロツクス層２７０を間〓２９２，２９
３を設けて分断している構成は、第９図および第
１４図で説明したシロツクス層に間〓を設けて分
断する構成と同様の構成になつている。
したがつて、これらの構成は、先に第９図、第
１４図および第１５図の構成で説明したと同様
に、高耐圧特性を向上する効果を呈することにな
るわけである。
〔本発明の要約〕
本発明は以上に説明した実施例にもとづいて要
約すると、 第９図の実施例では、 半導体基板３０の表面にダイオードとして能動
的な役割を果すためのPN接合よる能動領域５３
と、この能動領域５３の外側に配置されて保護的
な役目を果すためのPN接合による保護領域５４
とを設けた半導体装置であつて、高耐圧特性を向
上するための手段として、 能動領域５３の端部から外側の部分を覆う第１
の絶縁層５０の上に、少なくとも能動領域５３と
その外側との境の近傍を覆う比較的高導電率の多
結晶シリコン層６０を重ね、この多結晶シリコン
層６０に半導体基板３０の表面に対して交差する
方向になる部分と平行になる部分とを有するとと
もに能動領域５３の端部から外側の部分を覆う第
２の絶縁層６５を重ね、この第２の絶縁層６５に
能動領域５３の部分で半導体基板３０の表面に近
付き能動領域の外側に向かう部分では半導体基板
３０の表面から離れた段付状になる部分を有する
金属層７３の端側の部分を重ねるとともに、金属
層７３を能動領域５３と保護領域５４の間の位置
まで延在させて形成した多結晶シリコン層６０と
金属層７３との複合による段付フイールドプレー
ト手段と、 上記の保護領域５４の上方を覆う分極性を有す
る絶縁層６５を、保護領域５４の両外側に対応す
る位置に間〓７０，７１設けて形成する分極絶縁
層間〓手段と を具備する構成になつている。
第１８図の実施例では、 半導体基板２１０の表面にトランジスタとして
能動的な役割を果すためのPN接合による能動領
域２１４，２６または２１５，２１７と、この能
動領域２１４，２１６または２１５，２１７の外
側に配置されて保護的な役目を果すためのPN接
合による保護領域２５０とを設けた半導体装置で
あつて、高耐圧特性を向上するための手段とし
て、 まず、能動領域２１４，２１６の右端側の構成
において、 能動領域２１４，２１６の端部から外側の部分
を覆う第１の絶縁層２２４の上に、少なくとも能
動領域２１４，２１６とその外側との境の近傍を
覆う比較的高導電率の多結晶シリコン層２５１を
重ね、この多結晶シリコン層２５１に半導体基板
２１０の表面に対して交差する方向になる部分と
平行になる部分とを有するとともに能動領域２１
４，２１６の端部から外側の部分を覆う第２の絶
縁層２７０を重ね、この第２の絶縁層２７０に能
動領域２１４，２１６の部分は半導体基板２１０
の表面に近付き能動領域２１４，２１６の外側に
向かう部分では半導体基板２１０の表面から離れ
た段付状になる部分を有する金属層２２５の端側
の部分を重ねるとともに、多結晶シリコン層２５
１と金属層２２５との両方を能動領域２１４，２
１６と保護領域２５０の間の位置まで延在させて
形成した多結晶シリコン層２５１と金属層２２５
との複合による段付フイールドプレート手段と、 上記の保護領域２５０の上方を覆う分極性を有
する絶縁層２７０を、保護領域２５０の両外側に
対応する位置に間〓（間〓２９０，２９１）設け
て形成する分極絶縁層間〓手段と を具備する構成になつており、 次に、能動領域２１４，２１６の左端側の構成
において、 能動領域２１４，２１６の端部から外側の部分
を覆う第１の絶縁層２２４の上に、少なくとも能
動領域２１４，２１６とその外側との境の近傍を
覆う比較的高導電率の多結晶シリコン層２５３を
重ね、この多結晶シリコン層２５３に半導体基板
２１０の表面に対して交差する方向になる部分と
平行になる部分とを有するとともに能動領域２１
４，２１６の端部から外側の部分を覆う第２の絶
縁層２７０を重ね、この第２の絶縁層２７０に能
動領域２１４，２１６の部分は半導体基板２１０
の表面に近付き能動領域２１４，２１６の外側に
向かう部分では半導体基板２１０の表面から離れ
た段付状になる部分を有する金属層２２５の端側
の部分を重ねとともに、多結晶シリコン層２５３
を能動領域２１４，２１６の外側まで延在させて
形成した多結晶シリコン層２５３と金属層２２５
との複合による段付フイールドプレート手段極 を具備する構成になつている。
さらに、同図の能動領域２１５，２１７の右端
側と左端側との構成においても、上記の構成と同
様の構成になつている。
第１９図の実施例では、 半導体基板２１０の表面にトランジスタとして
能動的な役割を果すためのPN接合による能動領
域２１５と、この能動領域２１５の外側に配置さ
れて保護的な役目を果すためのPN接合による保
護領域２６０とを設けた半導体装置であつて、高
耐圧特性を向上するための手段として、 能動領域２１５の端部から外側の部分を覆う第
１の絶縁層２２４の上に、少なくとも能動領域２
１５とその外側との境の近傍を覆う比較的高導電
率の多結晶シリコン層２５４を重ね、この多結晶
シリコン層２５４に半導体基板２１０の表面に対
して交差する方向になる部分と平行になる部分と
を有するとともに能動領域２１５の端部から外側
の部分を覆う第２の絶縁層２７０を重ね、この第
２の絶縁層２７０に能動領域２１５の部分は半導
体基板２１０の表面に近付き能動領域２１５の外
側に向かう部分では半導体基板２１０の表面から
離れた段付状になる部分を有する金属層２２６の
端側の部分を重ねるとともに、多結晶シリコン層
２５４を能動領域２１５と保護領域２６０の間の
位置まで延在させて形成した多結晶シリコン層２
５１と金属層２２５との複合による段付フイール
ドプレート手段と、 上記の保護領域２６０の上方を覆う分極性を有
する絶縁層２７０を、保護領域２６０の両外側に
対応する位置に間〓（間〓２９２，２９３）設け
て形成する分極絶縁層間〓手段と を具備する構成になつている。
第１５図の実施例では、 半導体基板８０の表面にトランジスタとして能
動的な役割を果たすためのPN接合による能動領
域１５９と、この能動領域１５９の外側に配置さ
れて保護的な役目を果すためのPN接合による保
護領域１６１とを設けた半導体装置であつて、高
耐圧特性を向上するための手段として、 能動領域１５９の端部から外の部分を覆う第１
の絶縁層１６０の上に、少なくとも能動領域１５
９とその外側との境の近傍を覆う比較的高導電率
の多結晶シリコン層１７０を重ね、この多結晶シ
リコン層１７０に半導体基板８０の表面に対して
交差する方向になる部分と平行になる部分とを有
するとともに能動領域１５９の端部から外側の部
分を覆う第２の絶縁層１４２を重ね、この第２絶
縁層１４２に能動領域１５９の部分は半導体基板
８０の表面に近付き能動領域１５９の外側に向か
う部分で半導体基板８０の表面から離れた段付状
になる部分を有する金属層８１の端側の部分を重
ねるとともに、多結晶シリコン層１７０と金属層
８１との両方を能動領域１５９と保護領域１６１
の間の位置まで延在させて形成した多結晶シリコ
ン層１７０と金属層８１との複合による段付フイ
ールドプレート手段 を具備する構成になつている。
第１５図の右側を構成する第１４図の実施例
における右側の部分では、 半導体基板８０の表面にトランジスタとして
能動的な役割を果ためのPN接合による能動領
域１５９と、この能動領域１５９の外側に配置
されて保護的な役目を果すためのPN接合によ
る保護領域１６１とを設けた半導体装置であつ
て、高耐圧特性を向上するための手段として、 上記の保護領域１６１の上方を覆う分極性を有
する絶縁層１５２，１５０を保護領域１６１の両
外側に対応する位置に間〓（間〓１８０，１８
１）設けて形成する分極絶縁層間〓手段 を具備する構成になつている。
また、第１４図の左側の部分におけるＰ＋型領
域１０３の左端側を左隣のＮ＋型領域１２０の真
ん中で仕切つて考察すると、 半導体基板８０の表面にトランジスタの能動的
な役割を果すためのPN接合による能動領域１０
３，１０７を設けた半導体装置であつて高耐圧特
性を向上するための手段として、 能動領域１０３，１０７の端部から外側の部分
を覆う第１の絶縁層１２３の上に、少くとも前記
能動領域とその外側との境の近傍を覆う比較的高
導電率の多結晶シリコン層１３２を重ね、この多
結晶シリコン層１３２に半導体基板８０の表面に
対して交差する方向になる部分と平行になる部分
とを有するとともに能動領域１０３，１０７の端
部から外側の部分を覆う第２の絶縁層１４２を重
ね、この第２の絶縁層１４２に能動領域１０３，
１０７の部分は半導体基板８０の表面に近付き能
動領域１０３，１０７の外側に向かう部分では半
導体基板８０の表面から離れた段付状になる部分
を有する金属層８１の端側の部分を重ねるととも
に、多結晶シリコン層１３２と金属層８１との両
方を能動領域１０３，１０７の外側まで延在させ
て形成した多結晶シリコン層１３２と金属層８１
との複合による段付フイールドプレート手段 を具備する構成なつており、 この構成をもつＰ＋型領域１０３の右端側にお
いても、Ｐ＋型領域１０３の右隣のＮ＋型領域１
２０の真ん中で仕切つて考察すると、同様の構成
になつている。
第１１図の左側の部分におけるＰ＋型領域１
０１の左端側を左隣のＮ＋型領域１２０の真ん
中で仕切つて考察すると、 半導体基板８０の表面にトランジスタの能動
的な役割を果すためのPN接合による能動領域
１０１，１０５を設けた半導体装置であつて、
高耐圧特性を向上するための手段として、 能動領域１０１，１０５の端部から外側の部分
を覆う第１の絶縁層１２１の上に、少なくとも前
記能動領域とその外側との境の近傍を覆う比較的
高導電率の多結晶シリコン層１３０を重ね、この
多結晶シリコン層１３０に半導体基板８０の表面
に対して交差する方向になる部分と平行になる部
分とを有するとともに能動領域１０１，１０５の
端部から外側の部分を覆う第２の絶縁層１４０，
１４３を重ね、この第２の絶縁層１４０，１４３
に能動領域１０１，１０５の部分は半導体基板８
０の表面に近付き能動領域１０１，１０５の外側
に向かう部分では半導体基板８０の表面から離れ
た段付状になる部分を有する金属層８１の端側の
部分を重ねるとともに、多結晶シリコン層１３０
と金属層８１との両方を能動領域１０１，１０５
の外側まで延在させて形成した多結晶シリコン層
１３０と金属層８１との複合による段付フイール
ドプレート手段 を具備する構成になつており、 この構成をもつＰ＋型領域１０１の右端側にお
いても、Ｐ＋型領域１０１の右隣のＮ＋型領域１
２０の真ん中で仕切つて考察すると、同様の構成
になつている。
また、本発明の適用において、上記の複合によ
る段付フイールドプレート手段と分極絶縁層間〓
手段とは、冒頭に述べたように、１つまたは複数
の能動領域もしくは１つまたは複数の保護領域を
有するものに適用することができ、かつ、このう
ちの所要の能動領域または保護領域に対してのみ
適用することもできるものであるこは言うまでも
ない。
さらに、第１４図の実施例における複合による
段付フイールドプレートの構成のように、その上
にシロツクス層１５０を設け、あるいは、第１１
図の実施例における複合による段付フイールドプ
レートの構成のように、第２の絶縁層を酸化層１
４０とシロツクス層１４３との２層にして設ける
など、複合による段付フイールドプレートの効果
に影響を与えない範囲で変形して差し支えないこ
とも言うまでもない。
以上により本発明を好ましい実施例によつて説
明したが、当業者によれば数多くの変形および改
変が可能であろう。したがつて、本発明は、ここ
に開示したもののほか、特許請求の範囲に記載さ
れた範囲のものが含まれる。
【図面の簡単な説明】
第１図は、装置の逆耐圧性を改良するために装
置の外周に先行技術のガードリングを採用した典
型的なプレーナダイオードの断面図である。第２
図は第１図のようなダイオードで、装置の逆耐圧
特性を改良するためにフイールドプレートが採用
されているものを示す。第３図は別の先行技術の
構造で、装置の表面における電界分布を改良する
ために、下方に位置する酸化層に対応する段の全
面に対して第２図のフイールドプレートメタルに
段を付けたものを示す。第４図は本発明の開示に
従つて間隔を設けたシロツクス層で被覆したプレ
ーナダイオードを含むチツプの平面図である。第
５図は第４図のチツプの製造の初期段階における
断面図である。第６図はさらに製造工程が進んだ
段階の第５図のチツプで、フイールドプレートメ
タライズ表面を装置に付けたものを示す。第７図
はリフローしたシロツクス層を形成した後の第６
図のチツプを示す。第８図はシロツクス層に２つ
の連続間〓をエツチングした後の第７図のウエハ
を示す。第９図は第８図の装置の断面図で、第４
図の切断線９−９に沿つた第４図の断面図であつ
て、電極をチツプにメタライズして複数の工程に
より組合わせフイールドプレートを形成した後の
完成したチツプを示す。第１０図は本発明を
MOSFET装置に適用した場合を示す、本発明の
第２実施例の平面図である。第１１図は領域接合
の形状を図示するための図で、第１０図のソース
領域の小さい部分の断面図である。第１２図は第
１０図および第１１図の装置の平面図であつて、
ゲート電極フインガがゲート電極を形成する多結
晶シリコングリツドと接触する状態を示す。第１
３図は第１０図の装置の縁領域の拡大図であり、
シロツクス層に間〓が形成されている状態を示
す。第１４図は切断線１４−１４に沿つた第１３
図の断面図であり、さらにシロツクス層の間〓を
図示する。第１５図は第１４図のフイールドプレ
ートの第２の実施例の拡大図である。第１６図は
共通ドレイン領域を有する間隔をおいて配置され
たMOSトランジスタを使用する半導体スイツチ
ング装置である先行技術型のTRIMOS装置を示
す。第１７図は本発明の特徴を含む第３実施例の
TRIMOS装置の平面図である。第１８図は第１
７図の切断線１８−１８に沿つた第１７図の断面
図であり、シロツクス層の間隔をおいて位置する
間〓を示す。第１９図は切断線１９−１９に沿つ
た第１７図の断面図であり、装置の外周に設けた
ガードリングの両側にあるシロツクス層内の間〓
を示す。第２０図は、従来技術の半導体素子の構
造を示した断面図である。 １……半導体基板、２……シリコン酸化層、３
……シロツクス層、３ａ，３ｂ，３ｃ，３ｄ……
間〓、３０……半導体基板、３１……Ｐ＋型領
域、３２……Ｐ＋型ガードリング、３３……上部
電極、３４……下部電極、４０……段付き電極、
４１……シリコン酸化層、４２……段付き電極、
５０……酸化層、５１，５２……ウインド、５３
……Ｐ＋型領域、５４……Ｐ＋型ガードリング、
６０……多結晶シリコン層、６５……シロツクス
層、７０，７１……間〓、７３……上部電極、７
４……下部電極、８０……半導体基板、８１……
ソース電極、８２……共通下部ドレイン電極、８
４〜９１……ゲート電極フインガ、９２……多結
晶シリコンゲートグリツド、９３……主ゲート電
極、９４……ソース電極パツド、１００〜１０３
……Ｐ＋型領域、１０４〜１０７……Ｎ＋型領
域、１２０……Ｎ＋型領域、１２１〜１２３……
酸化層脚部、１３０〜１３２……多結晶シリコン
脚部、１４０〜１４２……酸化層部分、１４３〜
１４５……シロツクス層の一部、１５０……シロ
ツクス層、１５９……台形ソース電極部、１６０
……シリコン酸化層、１６１……Ｐ＋型フローテ
イングガードリング、１７０，１７１……多結晶
シリコンフイールドプレート、１８０，１８１…
…間〓、１９０……シリコン酸化層の段部、２１
０……半導体基板、２１２，２１３……Ｄ−
MOS型トランジスタ、２１４，２１５……Ｐ＋
型領域、２１６，２１７……Ｎ＋型領域、２２０
……第１チヤンネル領域、２２１……第２チヤン
ネル領域、２２２……共通ゲート電極、２２３…
…端子、２２４……シリコン酸化層、２２５，２
２６……主電極、２５０……Ｐ＋型領域、２５
１，２５２……電極、２５３，２５４……多結晶
シリコンフイールドプレート、２６０……Ｐ＋型
ガードリング、２６１……多結晶シリコンフイー
ルドプレート、２７０……シロツクス層、２９
０，２９１，２９２，２９３……間〓、３００，
３０１……接続領域。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板の表面にダイオードまたはトラン
    ジスタなどの能動的な役割を果すためのPN接合
    による能動領域を設けた半導体装置であつて、高
    耐圧特性を向上するための手段として、 前記能動領域の端部から外側の部分を覆う第１
    の絶縁層の上に、少なくとも前記能動領域とその
    外側との境の近傍を覆う比較的高導電率の多結晶
    シリコン層を重ね、前記多結晶シリコン層に前記
    表面に対して交差する方向になる部分と平行にな
    る部分とを有するとともに前記端部から外側の部
    分を覆う第２の絶縁層を重ね、前記第２の絶縁層
    に前記能動領域の部分は前記表面に近付き前記能
    動領域の外側に向かう部分では前記表面から離れ
    た段付状になる部分を有する金属層の端側の部分
    を重ねるとともに、前記多結晶シリコン層と前記
    金属層とのいずれかまたは両方を前記能動領域の
    外側まで延在させて形成した前記多結晶シリコン
    層と前記金属層との複合による段付フイールドプ
    レート手段 を具備することを特徴とする半導体装置。 ２ 半導体基板の表面にダイオードまたはトラン
    ジスタなどの能動的な役割を果すためのPN接合
    による能動領域と、前記能動領域の外側に配置さ
    れて保護的な役目を果すためのPN接合による保
    護領域とを設けた半導体装置であつて、高耐圧特
    性を向上するための手段として、 ａ 前記能動領域の端部から外側の部分を覆う第
    １の絶縁層の上に、少なくとも前記能動領域と
    その外側との境の近傍を覆う比較的高導電率の
    多結晶シリコン層を重ね、前記多結晶シリコン
    層に前記表面に対して交差する方向になる部分
    と平行になる部分とを有するとともに前記端部
    から外側の部分を覆う第２の絶縁層を重ね、前
    記第２の絶縁層に前記能動領域の部分は前記表
    面に近付き前記能動領域の外側に向かう部分で
    は前記表面から離れた段付状になる部分を有す
    る金属層の端側の部分を重ねるとともに、前記
    多結晶シリコン層と前記金属層とのいずれかま
    たは両方を前記能動領域と前記保護領域の間の
    位置まで延在させて形成した前記多結晶シリコ
    ン層と前記金属層との複合による段付フイール
    ドプレート手段と、 ｂ 前記保護領域の上方を覆う分極性を有する絶
    縁層を前記保護領域の両外側に対応する位置に
    間〓を設けて形成する分極絶縁層間椒手段と を具備することを特徴とする半導体装置。
JP56184332A 1980-11-17 1981-11-17 Planar structure improved for high withstand voltage semiconductor device Granted JPS57112034A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/207,123 US4412242A (en) 1980-11-17 1980-11-17 Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP8019251A Division JP2766239B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置
JP8019252A Division JP2766240B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置

Publications (2)

Publication Number Publication Date
JPS57112034A JPS57112034A (en) 1982-07-12
JPH0434311B2 true JPH0434311B2 (ja) 1992-06-05

Family

ID=22769286

Family Applications (3)

Application Number Title Priority Date Filing Date
JP56184332A Granted JPS57112034A (en) 1980-11-17 1981-11-17 Planar structure improved for high withstand voltage semiconductor device
JP8019251A Expired - Lifetime JP2766239B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置
JP8019252A Expired - Lifetime JP2766240B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP8019251A Expired - Lifetime JP2766239B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置
JP8019252A Expired - Lifetime JP2766240B2 (ja) 1980-11-17 1996-01-11 高耐圧半導体装置

Country Status (9)

Country Link
US (1) US4412242A (ja)
JP (3) JPS57112034A (ja)
CA (1) CA1175953A (ja)
CH (1) CH656255A5 (ja)
DE (1) DE3145231C3 (ja)
FR (1) FR2494499A1 (ja)
GB (1) GB2087648B (ja)
IT (1) IT1196932B (ja)
SE (1) SE462309B (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
US4677452A (en) * 1981-10-26 1987-06-30 Intersil, Inc. Power field-effect transistor structures
US4574209A (en) * 1982-06-21 1986-03-04 Eaton Corporation Split gate EFET and circuitry
JPS5939066A (ja) * 1982-08-27 1984-03-03 Hitachi Ltd 半導体集積回路
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
DE3346286A1 (de) * 1982-12-21 1984-06-28 International Rectifier Corp., Los Angeles, Calif. Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
JPS6042855A (ja) * 1983-08-19 1985-03-07 Hitachi Ltd 半導体装置
NL8401117A (nl) * 1984-04-09 1985-11-01 Philips Nv Halfgeleiderinrichting met veldeffekttransistors met geisoleerde poortelektrode.
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
EP0222326A2 (en) * 1985-11-12 1987-05-20 General Electric Company Method of fabricating an improved insulated gate semiconductor device
JP2565317B2 (ja) * 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
US4789886A (en) * 1987-01-20 1988-12-06 General Instrument Corporation Method and apparatus for insulating high voltage semiconductor structures
US4881106A (en) * 1988-05-23 1989-11-14 Ixys Corporation DV/DT of power MOSFETS
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
US5192993A (en) * 1988-09-27 1993-03-09 Kabushiki Kaisha Toshiba Semiconductor device having improved element isolation area
US5270566A (en) * 1988-12-08 1993-12-14 Fuji Electric Co., Ltd. Insulated gate semiconductor device
JPH0783123B2 (ja) * 1988-12-08 1995-09-06 富士電機株式会社 Ｍｏｓ型半導体装置
JPH02170469A (ja) * 1988-12-22 1990-07-02 Fuji Electric Co Ltd 半導体装置
JP2550702B2 (ja) * 1989-04-26 1996-11-06 日本電装株式会社 電力用半導体素子
US4994891A (en) * 1989-06-20 1991-02-19 Advanced Micro Devices Shielded transistor device
DE59010855D1 (de) * 1990-06-05 1998-12-24 Siemens Ag Herstellverfahren für einen Leistungs-MISFET
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US6208195B1 (en) 1991-03-18 2001-03-27 Integrated Device Technology, Inc. Fast transmission gate switch
JPH06506333A (ja) 1991-03-18 1994-07-14 クウォリティ・セミコンダクタ・インコーポレイテッド 高速トランスミッションゲートスイッチ
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
US5323036A (en) * 1992-01-21 1994-06-21 Harris Corporation Power FET with gate segments covering drain regions disposed in a hexagonal pattern
US5366932A (en) * 1993-04-26 1994-11-22 Harris Corporation Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
US5396097A (en) * 1993-11-22 1995-03-07 Motorola Inc Transistor with common base region
DE69321965T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica MOS-Leistungs-Chip-Typ und Packungszusammenbau
DE69321966T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica Leistungs-Halbleiterbauelement
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
JPH07326743A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
EP0689238B1 (en) * 1994-06-23 2002-02-20 STMicroelectronics S.r.l. MOS-technology power device manufacturing process
US5817546A (en) * 1994-06-23 1998-10-06 Stmicroelectronics S.R.L. Process of making a MOS-technology power device
DE69434268T2 (de) * 1994-07-14 2006-01-12 Stmicroelectronics S.R.L., Agrate Brianza Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
DE69418037T2 (de) * 1994-08-02 1999-08-26 St Microelectronics Srl Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
TW344130B (en) 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
EP0772241B1 (en) * 1995-10-30 2004-06-09 STMicroelectronics S.r.l. High density MOS technology power device
DE69534919T2 (de) 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP0782201B1 (en) * 1995-12-28 2000-08-30 STMicroelectronics S.r.l. MOS-technology power device integrated structure
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
DE69631524T2 (de) 1996-07-05 2004-10-07 St Microelectronics Srl Asymmetrische MOS-Technologie-Leistungsanordnung
US5994762A (en) * 1996-07-26 1999-11-30 Hitachi, Ltd. Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof
US5811841A (en) * 1997-04-03 1998-09-22 The United States Of America As Represented By The Secretary Of The Air Force Photoconductive switching with thin layer enhanced breakdown charateristics
EP0961325B1 (en) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. High integration density MOS technology power device
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
JP4644904B2 (ja) * 2000-04-05 2011-03-09 住友電気工業株式会社 パワー半導体素子
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
DE102007020659B4 (de) * 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP5272472B2 (ja) * 2008-03-28 2013-08-28 サンケン電気株式会社 半導体装置
JP5534034B2 (ja) * 2011-08-05 2014-06-25 富士電機株式会社 半導体装置および半導体装置の製造方法
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
CN103178109A (zh) * 2011-12-21 2013-06-26 上海华虹Nec电子有限公司 高压隔离型的nldmos结构及其制作方法
US10164043B2 (en) 2012-01-11 2018-12-25 Infineon Technologies Ag Semiconductor diode and method for forming a semiconductor diode
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN105244279B (zh) * 2014-07-10 2018-09-25 北大方正集团有限公司 一种平面型vdmos器件及其制作方法
CN105304701B (zh) * 2014-08-01 2018-06-12 旺宏电子股份有限公司 半导体装置
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5420670A (en) * 1977-07-18 1979-02-16 Toshiba Corp Surface stabilizing method of semiconductor elements

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA667423A (en) * 1963-07-23 Northern Electric Company Limited Semiconductor device and method of manufacture
DE1137140B (de) * 1959-04-06 1962-09-27 Int Standard Electric Corp Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung
NL297002A (ja) * 1962-08-23 1900-01-01
US3518494A (en) * 1964-06-29 1970-06-30 Signetics Corp Radiation resistant semiconductor device and method
US3489953A (en) * 1964-09-18 1970-01-13 Texas Instruments Inc Stabilized integrated circuit and process for fabricating same
US3492174A (en) * 1966-03-19 1970-01-27 Sony Corp Method of making a semiconductor device
US3821779A (en) * 1966-11-25 1974-06-28 Hitachi Ltd Semiconductor device with high conductivity and high resistivity collector portions to prevent surface inversion
US3497407A (en) * 1966-12-28 1970-02-24 Ibm Etching of semiconductor coatings of sio2
US3632433A (en) * 1967-03-29 1972-01-04 Hitachi Ltd Method for producing a semiconductor device
US3506502A (en) * 1967-06-05 1970-04-14 Sony Corp Method of making a glass passivated mesa semiconductor device
NL162250C (nl) * 1967-11-21 1980-04-15 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen.
GB1255995A (en) * 1968-03-04 1971-12-08 Hitachi Ltd Semiconductor device and method of making same
DE1920802A1 (de) * 1968-05-01 1969-11-20 Itt Ind Gmbh Deutsche Planar-Diode mit Durchbruch bei hoher Sperrspannung
US3560810A (en) * 1968-08-15 1971-02-02 Ibm Field effect transistor having passivated gate insulator
JPS4743025Y1 (ja) * 1969-01-25 1972-12-26
JPS501872B1 (ja) * 1970-01-30 1975-01-22
FR2178932A1 (ja) * 1972-04-03 1973-11-16 Motorola Inc
DE2510922A1 (de) * 1975-03-13 1976-09-30 Licentia Gmbh Halbleiteranordnung
GB1499845A (en) * 1975-03-26 1978-02-01 Mullard Ltd Thyristors
US4219369A (en) * 1977-09-30 1980-08-26 Hitachi, Ltd. Method of making semiconductor integrated circuit device
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
DK157272C (da) 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5420670A (en) * 1977-07-18 1979-02-16 Toshiba Corp Surface stabilizing method of semiconductor elements

Also Published As

Publication number Publication date
SE8106799L (sv) 1982-05-18
JPH08250702A (ja) 1996-09-27
JPS57112034A (en) 1982-07-12
IT1196932B (it) 1988-11-25
JP2766239B2 (ja) 1998-06-18
FR2494499A1 (fr) 1982-05-21
CH656255A5 (de) 1986-06-13
US4412242A (en) 1983-10-25
FR2494499B1 (ja) 1984-06-08
SE462309B (sv) 1990-05-28
JP2766240B2 (ja) 1998-06-18
GB2087648A (en) 1982-05-26
JPH09199707A (ja) 1997-07-31
GB2087648B (en) 1985-02-13
DE3145231C3 (de) 1994-08-11
DE3145231C2 (ja) 1994-08-11
IT8125123A0 (it) 1981-11-16
DE3145231A1 (de) 1982-06-09
CA1175953A (en) 1984-10-09

Similar Documents

Publication Publication Date Title
JPH0434311B2 (ja)
US4399449A (en) Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US5723890A (en) MOS type semiconductor device
JP4839519B2 (ja) 半導体装置
JP2585331B2 (ja) 高耐圧プレーナ素子
JP2870402B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP2968222B2 (ja) 半導体装置及びシリコンウエハの調製方法
JPH03270273A (ja) 半導体装置およびその製造方法
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
JPH0427712B2 (ja)
JP2008177335A (ja) 炭化珪素絶縁ゲート型半導体装置。
JPS61102068A (ja) 縦型２重拡散ｍｏｓ装置
JP2003174169A (ja) 半導体装置
US11695036B2 (en) Semiconductor device
EP1081768A2 (en) Insulated gate field-effect transistor and method of making the same
JP4432332B2 (ja) 半導体素子及びその製造方法
JP6771433B2 (ja) 半導体装置
KR101875638B1 (ko) 반도체 소자 및 그 제조 방법
JP4264316B2 (ja) 半導体装置とその製造方法
JP5023423B2 (ja) 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法
JP4576805B2 (ja) 絶縁ゲート型半導体素子及びその製造方法
JP3744196B2 (ja) 炭化珪素半導体装置及びその製造方法
JP3381490B2 (ja) Ｍｏｓ型半導体装置
US20240170569A1 (en) Semiconductor device and method of manufacturing the same
JP3846395B2 (ja) Ｍｏｓ型半導体装置