DE2500775C3 - Hochspannungsfestes planeres Halbleiterbauelement - Google Patents
Hochspannungsfestes planeres HalbleiterbauelementInfo
- Publication number
- DE2500775C3 DE2500775C3 DE2500775A DE2500775A DE2500775C3 DE 2500775 C3 DE2500775 C3 DE 2500775C3 DE 2500775 A DE2500775 A DE 2500775A DE 2500775 A DE2500775 A DE 2500775A DE 2500775 C3 DE2500775 C3 DE 2500775C3
- Authority
- DE
- Germany
- Prior art keywords
- annular
- substrate
- area
- region
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims description 51
- 230000002441 reversible effect Effects 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 239000012777 electrically insulating material Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 41
- 238000009792 diffusion process Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 239000011148 porous material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 240000006108 Allium ampeloprasum Species 0.000 description 1
- 235000005254 Allium ampeloprasum Nutrition 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung bezieht sich auf ein hochspannungsfestes planares Halbleiterbauelement der im Oberbegriff
des Patentanspruch'· 1 beschriebenen, aus der DE-OS 17 89 043 bekannten Art.
Nach der Art der Ausbildung der pn-Übergänge eines Halbleiterbauelementes unterscheidet man bei solchen Bauelementen Planarstrukturen, Mesastrukturen und Kegelstumpfstrukturen. Die Planarstrukturen sind dadurch gekennzeichnet, daß die Enden der pn-Übergänge in einer der Hauptoberflächen des Halbleitersubstrates freiliegen. Die Mesastrukturen sind dadurch gekennzeichnet, daß diese Enden der pn-Übergänge in einer eingeätzten Oberfläche im Randbereich einer der Hauptoberflächen des Substrats freiliegen. Die Kegelstumpfstrukturen sind dadurch gekennzeichnet, daß
Nach der Art der Ausbildung der pn-Übergänge eines Halbleiterbauelementes unterscheidet man bei solchen Bauelementen Planarstrukturen, Mesastrukturen und Kegelstumpfstrukturen. Die Planarstrukturen sind dadurch gekennzeichnet, daß die Enden der pn-Übergänge in einer der Hauptoberflächen des Halbleitersubstrates freiliegen. Die Mesastrukturen sind dadurch gekennzeichnet, daß diese Enden der pn-Übergänge in einer eingeätzten Oberfläche im Randbereich einer der Hauptoberflächen des Substrats freiliegen. Die Kegelstumpfstrukturen sind dadurch gekennzeichnet, daß
diese Enden der pn-Übergänge in den Seitenflächen freiliegen, die die beiden Hauptoberflächen des
Substrats miteinander verbinden, wobei diese Seitenflächen in einer Reihe von Bauelementen den pn-Übergang
schräg schneiden und in einer Reihe von Bauelementen rechtwinklig schneiden. Die Planarstrukturen
und die Mesastrukturen sind insbesondere dann geeignet, wenn eine Zahl einzelner Halbleiterbauelemente
durch Zerteilen eines größeren Halbleiterscheibchens hergestellt werden sollen. Halbleiterbauelemente
mit Planarstruktur und Mesastruktur werden im wesentlichen nur in Niederlastbereichen eingesetzt. Die
Kegelstumpfstrukturen sind dagegen typisch für ausgesprochen hoch belastbare Halbleiterbauelemente. Sie
sind im Vergleich zu den Bauelementen mit Planarstruktür und Mesastruktur durch Halbleitersubstrate mit
relativ großer Oberfläche gekennzeichnet. Fabrikationstechnisch sind die Planarstrukturen am einfachsten
herstellbar, da sie lediglich die Durchführung von Diffusionsoperationen erfordern. Zur Herstellung von
Mesastrukturen müssen bereits zusätzlich Tiefenätzungen durchgeführt werden. Bei der Herstellung von
Halbleiterbauelementen mit Kegelstumpfstruktur müssen darüber hinaus die Seitenflächen jedes einzelnen
Bauelementes seitlich abgeschrägt werden. Der Herstel-
br> lungsaufwand nimmt also von den Planarstrukturen
über die Mesastrukturen zu den Kegelstumpfstrukturen zu.
Auf der anderen Seite unterliegen aber die in den
Oberflächen der Halbleitercubstrate freiliegenden pn-Übergänge
atmosphärischen Einflüssen. Sie müssen durch eine Abdeckung aus isolierendem Material gegen
diese Einflüsse geschützt und stabilisiert werden. Diese isolierenden Überzüge werden häufig als Passivierungsschichten
bezeichnet Bei der Herstellung von Planarstrukturen und Mesastrukturen können die Passivierungsschichten
vor dem Zerteilen des großen HaIbleiterscheibchenii
in die einzelnen Bauelemente aufgebracht werden. Herstellungstechnisch wird daher für die
Bildung der Passivierungsschichten in diesen Strukturen ein hoher Wirkungsgrad erzielt Die Kegelstumpfstrukturen
erfordern dagegen das Aufbringen der Passivierungsschichten auf die einzelnen Bauelemente nach dem
Zerteilen des großflächigen Halbleiterscheibchens. Zur genauen Aufbringung der Passivierungsschicht auf die
kleinflächigen Halbleiterbauelemente wird ein hohes Maß an technischer Ausrüstung, Erfahrung und Arbeit
benötigt. Hinsichtlich des Wirkungsgrads der fabrikationstechnischen Herstellung sind die Kegelstumpfstrukturen
also den Planarstrukturen und den Mesastrukturen unterlegen.
Auf der anderen Seite zeichnen sich aber die Kegelstumpfstrukturen durch eine außerordentlich
hohe Spannungsfestigkeit aus. Durch die positive Abschrägung der Seitenflächen des Bauelementes, in
denen der pn-Obergang freiliegt, wird eine im Querschnitt parallel zum pn-übergang relativ große
Fläche des stark dotierten Bereiches verfügbar. Der Neigungswinkel der Schrägflächen beträgt 15—60°
zum pn-Übergang. Bei Einstellung dieser Winkel braucht noch keine wesentliche Dimensionsvergrößerung
des Halbleitersubstrats in Kauf genommen zu werden.
Die Spannungsfestigkeit der Mesastrukturen ist geringer als diejenige der Kegelstumpfstrukturen, da
die Oberflächen, in denen die pn-Übergänge freiliegen, negative Abschrägungen aufweisen. Die Schrägflächen
sind so ausgebildet, daß die Querschnittsfläche des höher dotie "ten Bereiches parallel zum pn-übergang
kleiner wird. Mit Bauelementen mit Mesastruktur können Spannungsfestigkeiten bis zu fast 900 V erhalten
werden. Zur Erzielung noch höherer Spannungsfestigkeiten muß der Neigungswinkel der Schrägfläche an der
Stelle, an der der pn-Übergang freiliegt, verkleinert werden. Ein typisches Merkmal f.ir Strukturen mit
negativ abgeschrägten Seitenflächen, in denen die Ränder von pn-Übergängen freiliegen, ist, daß die
Spannungsfestigkeit mit abnehmendem Neigungswinkel der Schrägfläche gegenüber dem pn-Übergang
zunimm;. Aus diesem Grund ist es beispielsweise bei der Herstellung von Thyristoren mit positiv und negativ
abgeschrägten Seitenflächen der pn-Übergänge erforderlich, den Neigungswinkel für die positive Schrägfläche
und denjenigen für die negative Schrägfläche unterschiedlich auszubilden. Während die Neigungswinkel
für die positiven Schrägflächen, wie bereits zuvor erwähnt, im Bereich von 15—60° liegen, liegt der
Neigungswinkel für die negativen Schrägflächen bei 1 —2°. Dieser Wert gilt ganz allgemein für Mesastruktu- mi
ren, so daß diese, wenn sie für hohe Lastströme eingesetzt werden sollen, relativ großflächige Halbleitersubstrate
erfordern. Selbst dann liegen die er/.ielbaren Spannungsfestigkeiten jedoch noch immer
unter den angestrebten Werten. h>
Die pn-Übergänge der Planarstrukturen weisen auf der anderen Seite Krü rmungsberciche auf, in denen
hohe elektrische Feldkonzentrationen auftreten. Außerdem sind in den Planarstrukturen die Störstellenkonzentrationen
211 beiden Seiten der freiliegenden Enden des pn-Überganges relativ hoch, so daß sich die Sperrschicht
um diese freiliegenden Bereiche über eine nur relativ kleinere Fläche erstreckt Planarstrukturen mit
ausgesprochen hoher Spannungsfestigkeit sind daher kaum herstellbar. Die maximale Spannungsfestigkeit,
die mit Planarstrukturen erhalten werden kann, liegt üblicherweise im Bereich von 300—400 V. Sollen
Planarstrukturen dennoch bei höheren Spannungen betrieben werden, so muß um die freiliegenden Ränder
des pn-Überganges ein Feldabschirmungsring ausgebildet werden, der den pn-Übergang in einigem Abstand
umgibt Durch eine solche Feldbegrenzung kann die Spannungsfestigkeit eines Halbleiterbauelementes mit
Planarstruktur je Ring noch einmal um etwa maximal 300—400 V erhöht werden, so daß je nach der für das
einzelne Bauelement geforderten Spannungsfestigkeit eine entsprechende Anzahl von Feldbegrenzungsringen
vorzusehen ist. Je höher die vom Bauelement geforderte Spannungsfestigkeit also wird, um Sw mehr Feldbegrenzungsringe
müssen vorgesehen sein, was dazu führt daß bereits sehr schnell sehr großflächige Halbleiitersubstrate
erforderlich sind.
Die pn-Übergänge der Planarstrukturen werden üblicherweise durch selektive Diffusion unter Verwendung
einer Oxidschicht als Maske durchgeführt, die auf der Oberfläche des Halbleiterscheibchens aufgebracht
ist. Diese Oxidmasken sind jedoch kaum porenfrei herzustellen, so daß bei der selektiven Diffusion stets
auch Dotierungsmaterial durch die feinen durchgehenden Poren in jene Substratbereiche eindiffundiert, die
nicht dotiert werden und einen hohen spezifischen elektrischen Widerstand aufweisen sollten. Beim Auftreten
einer solchen unbeabsichtigten Porendiffusion zwischen einem pn-Übergang und einem Feldabschirmungsring
kann sich die Sperrschicht durch die Dotierung des zwischenliegenden Substrats nicht mehr
bis zum Feldabschirmungsring ausbreiten. Der Durchschlag erfolgt über die unbeabsichtigten Porendiffusicnsbereiche,
so daß effektiv eine spürbare Verminderung der Spannungsfestigkeit auch der mit Feldabschirmungsringen
versehenen Planarstrukturen in Kauf genommen werden muß.
Weiterhin wird in Halbleiterbauelementen mit Planarstruktur
der als Diffusionsmaske verwendete Oxidüberzug üblicherweise auch ohne weitere Nachbearbeitung
als Passivierungsschicht verwendet. Weist eine solche Oxidschicht die beschriebenen Nadelporen auf,
so unterliegt das Halbleiterbauelement durch diese Poren hindurch auch dem Einfluß der Atmosphäre,
wodurch ebenfalls auf die Dauer eine Verminderung der
Spannungsfestigkeit eintritt.
Unter diesen Umständen vermag aber auch ein Vergießen der Bauelemente in Kunstharzen die
Spannungsfestigkeit nicht zu erhöhen. Der Grund hierfür liegt im wesentlichen darin, daß die Dicke der als
Maske und Schutzschicht verwendeten Oxidschicht begrenzt ist. Zuir einen neigen dickere Oxidschichten
leicht zur Ausbildung von Rissen, zum anderen kann mit dicken Oxidschichten eine nur noch relativ ungenaue
Maskengeometrie erzielt werden. Die aur: den genannten
Gründen in ihrer Dicke beschränkte Oxidschicht vermag jedoch nicht zu verhindern, daß sich das
elektrische Feld bei Betriebsspannungen im Bereich von oberhalb etwa 400-500 V bis in Bereiche außerhalb der
Oxidschicht erstreckt. Durch die Vergußmasse diffundiertes oder beim Vergießen eingeschlossenes Wasser
wird unter diesen Bedingungen durch das durch die Oxidschicht hindurchtretende elektrische Feld elektrolysiert.
Die dabei entstehenden Ionen haften auf der Oberfläche der Oxidschicht und erzeugen Induktionskanäle
bis auf den Oberflächenbereich des Halbleitersubstrats hinab. Diese induzierten Kanäle wiederum
verursachen im Bauelement Kriechströme, die ebenfalls die Spannungsfestigkeit der Bauelemente vermindern.
Angesichts dieses Standes der Technik liegt der Erfindung die Aufgabe zugrunde, ein hochspannungsfestes
planares Halbleiterbauelement zu schaffen dessen Spannungsfestigkeit langfristig stabil und gegen atmosphärische
Einflüsse unempfindlich ist, und das vergleichsweise einfach, billig und rationell herstellbar ist.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs I genannten
Maßnahmen gelöst, wobei es aus der US-PS 34 26 253
ten zur Erhöhung der Oberflächendurchschlagsspannung
eines in Sperrichtung gepolten pn-Überganges in der einen Hauptfläche des Halbleiterkörpers eine
ringförmige Nut vorzusehen, in deren Boden oder Seitenwände der pn-übergang mündet.
Bevorzugte Weiterbildungen und Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche 2
bis 5.
Durch die Ringnut wird vor allem der unerwünschte Effekt, der durch eine Diffusion von Dotierungsmaterial
durch die Nadelporen der öxidmaske hindurch zwischen dem ersten und dem zweiten Dotierungsbereich
hervorgerufen wird, unterdrückt. Durch ein Ausfüllen der Nut mit einem isolierenden Material kann
weiterhin eine außerordentlich dicke und von Nadelporen vollständig freie Passivierungsschicht auf den
Oberflächenbereichen der pn-Übergangsränder geschaffen werden. Durch diese dicke Passivierungsschicht,
die die Enden der pn-Übergänge schützt, ist das Bauelement praktisch vollkommen unempfindlich gegenüber
der Atmosphäre. Selbst beim Vergießen des Bauelementes in einer Harzmasse tritt keine elektrische
Feldkomponente aus der Passivierungsschicht aus. In die Vergubmasse eindittundiertes oder eingeschlossenes
Wasser wird nicht polarisiert. Dadurch, daß die Sohle der Ringnut weniger tief unter der ersten Hauptoberfläche
als die Sohlen des ersten und des zweiten Bereiches ist, wird auch die Ausdehnung der Sperrschicht des
Haupt-pn-Überganges zwischen dem Substrat und dem ersten Bereich nicht gestört oder blockiert. Der zweite
Bereich kann seine Wirkung als feldbegrenzender Ring ungestört ausüben.
Bei Bauelementen der Erfindung mit mehr als nur einem zweiten Bereich liegt das Ende des parallel zur
Hauptoberfläche verlaufenden pn-Überganges zwischen dem äußersten dieser zweiten Bereiche und dem
Substrat so in der Seitenfläche des Außcnrandes des äußersten Bereiches frei, daß diesbezüglich eine
Mesastruktur gebildet wird. Die Summe dieser Merkmale führt dazu, daß das Bauelement bei einer höheren
Spannungsfestigkeit kleinere geometrische Abmessungen haben kann. Das Bauelement weist also die
typischen Nachteile der bekannten Planarstrukturen nicht auf, beinhaltet aber alle wesentlichen Merkmale
ihrer fertigungstechnischen Vorteile.
Ein weiterer Vorteil des Bauelementes liegt darin, daß Bereiches in einer der beiden Hauptoberflächen des
Substrates verbleibt, wie es auch bei dem aus der DEOS
17 89 043 bekannten Halbleiterbauelement der Fall ist kann ein Induktionskanal, selbst wenn er ausgebildet
wird, durch diesen Teil des zweiten Bereiches vollständig blockiert werden. Wenn der zweite Bereich
nicht mehr in der Hauptoberfläche des Substrates freiläge, könnte sich ein Induktionskanal aufgrund der
Abnahme der Störstellenkonzentration in der Oberfläehe des zweiten Bereiches ausbilden. Bei Ausbildung
eines solchen Induktionskanals in der Nähe der Oberfläche des zweiten Bereiches würde jedoch dieser
zweite Bereich praktisch wirkungslos.
Ein weiterer wesentlicher Vorteil der Erfindung ist daß die mechanischen Spannungen in dem Isolationsmaterial, das die Ringnut füllt, vermindert werden
können. Übliche elektrisch isolierende Substanzen in«;hp<:nnHprr Glas und anorganische Substanzen, die
zur Bildung von Passivierungsschichten verwendei werden, besitzen Wärmeausdehnungskoeffizienten, die
größer als die Ausdehnungskoeffizienten des Halb leitersubstrates sind. Selbst bei breiten Ringnuten wire
also aufgrund des unterschiedlichen thermischen Ver haltens das Isolationsmaterial dazu neigen, sich von dei
Oberfläche der Nut abzuschälen. Auch werden Rißbil düngen im Isolationsmaterial oder ein Biegen de;
Halbleitersubstrats normalerweise nicht ausgeschlosser
werden können. Überraschenderweise wurde jedoch festgestellt, daß bei minimaler Breite der Nut und einerr
zweiten Dotierungsbereich, von dem ein Teil in dei Hauptoberfläche des Substrats stehen bleibt, die irr
isolierenden Material aufgebaute mechanische Span nung auf ein zu vernachlässigendes Minimum reduzier
bar ist.
Der zweite Bereich braucht nicht unbedingt als in siel
vollständig geschlossener und durchgehender Ringbe reich ausgebildet zu sein, sondern kann beispielsweise
auch eine in sich geschlossene Folge von Stücken vor Kreisringbögen bilden. Wichtig ist bei dieser Anord
nung lediglich, daß bei Vorspannung des Haupt-pn Überganges in Sperrichtung die Sperrschicht selbs
einen in sich geschlossenen Kreis Dilüet. hur aie Kingnu·
selbst wird die Form eines unterbrochenen Kreise; vorgezogen.
« Das Bauelement kann als Diode, als Transistor odei
als Thyristor oder unter Zugrundelegung einer anderer Schaltfunktion ausgebildet sein. Im Fall eines Thyristor;
liegen die pn-Übergänge der Planarstruktur in jeder dei
beiden Hauptoberflächen des Substrats. Dementspre
chend sind vorzugsweise für einen Thyristor ' eid« Hauptoberflächen des Substrats mit zweiten Bereicher
und den beschriebenen Ringnuten ausgerüstet.
Die Dicke der die Ringnuten und die Ausnehmunger bedeckenden isolierenden Schicht muß zumindest
ausreichen, daß eine Polarisation durch elektrisch« Kriechfelder ausgeschlossen wird. Beim Füllen der Nu
mit dem elektrisch isolierenden Material ist dies« Bedingung mit Sicherheit eingehalten. Vorzugsweisf
hat die Isolatorschicht eine Dicke von mehr als 3 μπι, is
jedoch dünner als der erste oder der zweite Bereich tie sind.
Die Erfindung ist im folgenden anhand vor Ausführungsbeispielen in Verbindung mit den Zsich
nungen näher beschrieben. Es zeigt
die Oberfiächenoxidschichi auf dem Substrat nicht 65 Fig. 1 in Draufsicht ein Ausführurigsbeispie! dei
besonders dick zu sein braucht, so daß insbesondere die Elektroden leicht und mit hoher Genauigkeit hergestellt
werden können. Da weiterhin ein Teil des zweiten Erfindung:
F i g. 2 einen Schnitt nach H-II in F i g. 1;
F i g. 3 ein weiteres Ausführungsbeispiel der Erfin
25 OO 775
dung im Querschnitt;
F i g. 4a bis 4h im Querschnitt verschiedene Herstellungsstadien eines Bauelementes nach einem Ausführungsbeispiel
der Erfindung;
I· i g. 5a in graphischer Darstellung die Sperrspannung
als F'unktion des Abstarilcs von einem zum
aiuicren Feldbegrenzungsring und des Abstandes
zwischen dem Feldbegrenzungsring und dem 1 laupt-pn-Übergang
für eine Diode der einem Ausführungsbeispiel der Erfindung und
F i g. 5b die gleiche Darstellung für eine Diode nach dem Stand der Technik.
In den F-" i g. I und 2 ist in Draufsicht und im
Querschnitt als Ausführungsbeispiel der Erfindung ein npn-Transistor auf einem n-Substrat 1 dargestellt. Die
beiden Hauptoberflächen 11 und 12 des Substrats 1 liegen einander planparallel gegenüber. In einem
abgegrenzten Bereich der iiaupiober fläche il iiügi der
beispielsweise durch selektive Diffusion hergestellte p-leitendc Basisbercieh 13. Im Basisbereich 13 ist,
vorzugsweise ebenfalls durch selektive Diffusion hergestellt, der η-leitende Emittcrbcrcieh 14 so angeordnet,
daß eine seiner Grenzflächen in der Hauptoberfläche 11 freiliegt. Der Basisbereich 13 wird außen von einem
ringförmigen p-Bcrcich 15 umschlossen, der als I eldbegrcnzungsring dient. Auf der gegenüberliegenden
Hauptoberflächc 12 des Substrates 1 ist eine Schicht 16 mit hoher Störstcllenkonzentration ausgebildet. Der
Ringbereich 15 ist innerhalb des Ausbreitungsbereiches uer Raumladungszone angeordnet, die sich um den
pn-Übergang /ι zwischen dem n-Substrat 1 und der p-Basis 13 beim Durchbruch aufbaut. Dieser maximale
Abstand des Ringbercichcs bestimmt sich nach der Ausdehnung der Raumladungszonc in der Hauptoberflächc
11.
Zwischen dem Flasisbereich 13 und dem Ringbereich
15 ist eine Ringnut 17 geschnitten, deren Sohle weniger tief unterhalb der Hauptoberfläche 11 als die unteren
Grenzflächen des Basisbereichs 13 und des Ringbereichs 15 liegt. Die Ringnut 17 ist dabei so ausgebildet.
Aiii Air· RänHpr i|p<. nn-1 IhrrpnniTS I, und des
pn-Übcrgangcs /i zwischen dem Substrat 1 und dem
Ringbereich 15 in der F lache der Ringnut 17 freiliegen. Außen herum um den Ringbereich 15 ist in die
I laupioberfiächc 11 weiterhin eine ringförmige Ausnehmung 18 eingeschnitten, deren Sohle tiefer liegt als die
untere Begrenzungsfläche des Ringbereichs 15. Das F'nde des Teils des pn-Überganges J1. der dort parallel
zur Hauptoberfläche 11 verläuft, liegt in der Oberfläche
der Ausnehmung 18 frei. Die Ringnut 17 und die Ausnehmung 18 sind mit Glasmasse 2 und 3 gefüllt. Mit
dem Emitterbereich 14 steht eine Emitterelektrode 4 im ohmschen Kontakt, während der ohmsche Kontakt zum
Basisbereich 13 durch eine Basiselektrode 5 hergestellt wird. Auf der gegenüberliegenden Hauptoberfläche 12
wird der ohmsche Kontakt zum Substrat 1 durch eine Kollektorelektrode 6 hergestellt. Die verbleibenden
freien Oberflächenbereiche der Hauptoberfläche 11 sind von einer Oxidschicht 7 bedeckt. Der so aufgebaute
Transistor weist die vorstehend beschriebenen Vorzüge, insbesondere eine hohe Sperrspannung auf.
In der F i g. 3 ist im Querschnitt ebenfalls ein npn-Transistor nach einem anderen Ausführungsbcispiei
der Erfindung dargestellt. Dieses Ausführungsbeispiel unterscheidet sich vom zuvor beschriebenen
Ausführungsbeispiel durch einen zweiten Feldbegrenzungsring 19. In den F* i g. 1 bis 3 bezeichnen gleiche
Bezugs/eichen gleiche Teile. Der Abstand zwischen dem Basisbcrcich 13 und dem inneren Ringbercich 15 ist
gleich groß wie der entsprechende Abstand zwischen dem Basisbercieh 13 und dem einzigen Ringbereich 15
des in den F i g. 1 und 2 gezeigten Ausführungsbeispiels.
In dem in (-' i g. 3 gezeigten Ausführungsbeispiel ist der
Abstand /wischen dem inneren Ringbereich 15 und dem äußeren Fangbereich 19 so festgelegt, daß sich die
Sperrschicht, die sich beim Durchbruch des pn-Überganges /ι /wischen dem inneren Ringbercich 15 und
κι dem Substrat 1 aufbaut, nicht über den äußeren
Fangbereich 19 hinaus erstrecken kann. Zwischen dem inneren und dem äußeren Ringbereich ist ein1 Ringnut
20 geschnitten, deren Sohle weniger tief unterhalb der FlauptobeWläche als die Sohlen der Ringbereiche 15 und
19 liegt. Der pn-Übergang /ι und der pn-Übergang Ja
zwischen dem äußeren Ringbereich 19 und dem Substrat I weisen Enden auf, die in der Oberfläche der
ivingiiUi J.M irciiicgcn. c;r,c ririgicrrrügc Ausnehmung 21
läuft unmittelbar um den Außenrand des äußeren Ringbereichs 19 herum. Die Ausnehmung 21 ist tiefer
geschnitten als die untere Begrenzungsfläche des Ringbereichs 19 tief ist. In der Oberfläche der
ringförmigen Ausnehmung 21 liegt das Ende des Teils des pn-Überganges A frei, der dort parallel zur
Hauptobe"fläche des Substrats, in der sämtliche Bereiche gebildet sind, verläuft. Die Ringnut 20 ist mit
der Glasmasse 8 und die ringförmige Ausnehmung 21 mit der Glasmasse 9 gefüllt. Die Eigenschaften und
Kenndaten dieser Struktur entsprechen denjenigen des
ίο im Zusammenhang mit den Fig. I und 2 beschriebenen
Ausführungsbeispiels mit der Ausnahme, daß die Sperrspannung der in F" i g. 3 gezeigten Struktur höher
als diejenige der in den F i g. 1 und 2 gezeigten Struktur ist.
J5 In der F i g. 4 sind verschiedene Herstellungsstadien
eines weiteren Ausführungsbcispicls des Bauelementes der Firfindting gezeigt. Die Struktur ist eine hochspannungsfestc
Diode.
Auf einem großflächigen n-Substrat 51 wird auf einer
·«' der beiden Hauptoberflächen 511 eine Oxidschicht 52
gebildet ("ig. 4a). Zur Bildung einer η ♦-Schicht 513
wird in die gegenüberliegende Hauptoberfläche 512
beispielsweise Phosphor eindiffundiert. Auf der Schicht 513 wird anschließend eine Oxidschicht 53 aufgebracht.
4'' Anschließend wird eine p-Leitung erzeugende Dotierungssubsianz,
beispielsweise Bor, flach und in hoher Konzentration in die Hauptoberfläche 511 eindiffundiet
t. DiesL· Schicht 54 mit der hohen Störstellcnkonzentration
wird üblicherweise als »Vorauftragsschicht«
5» bezeichnet (Fig. 4b). Nach dem Aufbringen der
Vorauftraßsschicht 54 werden in der Hauptoberfläche 511 die Ringnuten 55 (551 und 552), vorzugsweise durch
selektives Ätzen, ausgebildet. Durch die Nut 551 wird das Halbleitersubstrat gitterartig in mehrere Bereiche
^ unterteil!, von denen jeder mindestens eine Ringnut 552
cinschlieäl. Die Tiefe sowohl der Nut 551 als auch der
Ringnut 552 ist jeweils tiefer als die Tiefe der Vorauf tragschicht.
Anschließend wird das Halbleitersubstrat in einer
w Atmosphäre erhitzt, die keine Bestandteile enthält, die
den l.citfähigkeitstyp des Substrates beeinflussen. Bei dieser Wärmbehandlung diffundieren die Dotierungsatome der Vorauftragsschicht tiefer in das Substrat ein.
Die Diffusion wird dabei so gesteuert, daß die
b5 Diffusions.fronten tiefer in das Substrat einwandern als
die tiefeste Stelle der Nuten 55. Auf diese Weise werden ein Diffusionsbereich, der im wesentlichen die Diodenfunktion
ausübt, und ein Diffusionsbereich, der den
25 OO 775
ίο
Diodenbereich umschließt und als Feldabschirmungsring dient, in dem durch die Nut 551 abgegrenzten
Bereich ausgebildet (Fig. 4d). Diejenigen Bereiche der Oxidschicht 59, die während der Wärmebehandlung zur
Ausweitung der Diffusionsbereiche entsteht und die Oberflächen der Nuten 551 und 552 bedeckt, werden
entfernt. Gleichzeitig wird die Sohle der Nut 551 so weit vertieft, daß sie ''cfer als die Sohle des den
Feldabsehirmungsrir.g bildenden Diffusionsbereiches abgesenkt wird (Fig.4e). Alle Nuten werden elektrophoretisch
mit Glaspulver gefüllt. Durch Sintern wird anschließend eine Glasschicht 56 hergestellt, die als
Oberflächenpassivierungsschicht dient (Fig. 4f). Anschließend
werden eine Anode 57 und eine Kathode 58 auf die entsprechenden Bereiche der Hauptoberflächen
des Halbleitersubstrats aufgebracht (Fig. 4g). Anschließend wird das Halbleiterscheibchen entlang den in
Fig. 4g unterbrochen gezeichneten Linien geschnitten,
wobei die in F i g. 4h gezeigte hochspannungsfeste Diode erhalten wird.
Durch das zuvor beschriebene Verfahren, nach dem zunächst die Nuten gebildet und dann die Diffusions-Vorauftragsschicht
expandiert wird, wird vor allem der Vorteil bewirkt, daß die Stufe der selektiven Diffusion
und die damit verbundene Stufe der Herstellung einer Maske für die selektive Diffusion entfallen können, die
stets dann erforderlich sind, wenn Nuten nach der Herstellung planarer Übergänge durch vorangehende
selektive Diffusion erzeugt werden müssen.
Überraschend und zunächst völlig unerwartet ist die Tatsache, daß die Abstände zwischen dem Haupt-pn-Übergang
und dem Feldabschirrnungsring und zwischen den einzelnen Feldabschirmungsringen im Fall von
mehreren solcher Ri 'ge spürbar verringert werden können. Diese Möglichkeit ist eine der hervorstechendsten
Wirkungen, die darauf zurückzuführen sind, daß der Außenrand des pn-Überganges zwischen dem Substrat
und dem äußersten feldbegrenzenden Ring in Mesastruktur ausgeführt sind.
In den F i g. 5a und 5b sind in graphischer Darstellung
die Meßergebnisse an Planardioden mit drei feldbegrenzenden Ringbereichen dargestellt. In jeder der Figuren
ist auf der Ordinate die Sperrspannung in Volt gegen die Abstände zwischen dem Haupt-pn-Übergang und dem
innersten fcldbegrenzenden Ring und zwischen den feldbegrenzcnden Ringen selbst auf der Abszisse
aufgetragen, und zwar für den Fall, daß der Leekstrom
in Sperrichtung über einem vorbestimmten Wert, nämlich 100 μΑ, liegt. Die beiden Abstände sind
einander gleich und sind von Prüfling zu Prüfling gleichzeitig um denselben Betrag vergrößert. Die in der
K ig. 5a gezeigten Daten sind an einem Bauelement
nach einem Ausführungsbeisprel der Erfindung gemessen, während die in der F i g. 5b gezeigten Daten an
einer vollkommen planar ausgebildeten Struktur nach dem Stand der Technik gemessen sind. Eiin Vergleich
beider Kurven zeigt deutlich, daß die Abmessungen des entsprechenden Bauelementes dem Ausführungsbeispiel
der F.rfindung gegenüber dem Bauelement nach dem Stand der Technik wesentlich verkleinert werden
können. Außerdem weist das Bauelement nach dem Ausführungsbeispiel der Erfindung eine deutlich höhere
maximale Sperrspannung als das Bauelement nach dem Stand der Technik auf.
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Hochspannungsfestes, planares Halbleiterbauelemer.t
aus einem Halbleitersubstrat eines ersten Leitungstyps mit zwei einander gegenüberliegenden
Hauptoberflächen, mit einem ersten, an die erste Hauptoberfläche angrenzenden Bereich eines zweiten
Leitungstyps, der mit dem Substrat einen in die erste Hauptoberfläche mündenden pn-Überzug
bildet, mit einem zweiten ringförmigen Bereich vom zweiten Leitungstyp, der um den ersten Bereich
herum in einer solchen Entfernung von diesem angrenzend an die erste Hauptoberfläche angeordnet
ist, daß der ringförmige Bereich innerhalb des Ausdehnungsbereiches der Raumladungszone des in
Sperrichtung gepolten pn-Überganges zwischen dem ersten Bereich und dem Substrat liegt, mit einer
ersten Hauptelektrode, die mit einem ausgewählten Bereich der ersten Hauptoberfläche einen ohmschen
Kontakt bi.Viet, und mit einer zweiten Hauptelektrode,
die mir der zweiten Hauptoberfläche des Substrats einen ohmschen Kontakt bildet, d a durch
gekennzeichnet, daß eine Ringnut
(17) in der ersten Hauptoberfläche des Substrats (1) zwischen dem ersten Bereich (13) und dem
ringförmigen Bereich (15) vorgesehen ist, deren Sohle weniger tief unterhalb der ersten Hauptoberfläche
als die unteren Grenzflächen des ersten Bereichs (13) und des ringförmigen Bereichs (15)
liegt und so angeordnet ist, daß die Enden des pn-Übergan^es (J3) zwischen dem Substrat (1) und
dem ersten Bereich (13) und ein Ende des pn-Überganges (J3) zwischen dem Substrat (1) und
dem ringförmigen Bereich (15) in der Oberfläche der Ringnut (17) freiliegen, daß eine. lusnehmung (18) im
Außenrand des ringförmigen Bereiches (15) vorgesehen ist, die so geschnitten ist, daß das andere Ende
der dort parallel zur ersten Hauptoberfläche verlaufenden pn-Überganges (fj) zwischen dem
Substrat (1) und dem ringförmigen Bereich (15) in der Oberfläche der Ausnehmung (18) freiliegt, und
daß ein elektrisch isolierendes Material (2, 3) die Oberflächen der Ringnut (17) und der Ausnehmung
(18) bedeckt.
2. Halbleiterbauelement nach Anspruch 1, bei dem mehrere ringförmige Bereiche des zweiten Leitungstyps
vorgesehen sind, die angrenzend an die erste Hauptoberfläche und konzentrisch um den
ersten Bereich herum so angeordnet sind, daß der äußerste ringförmige Bereich innerhalb des Ausdehnungsbereichs
der Raumladungszone des in Sperrrichtung gepolten pn-Überganges zwischen dem Substrat und dem ersten Bereich liegt, dadurch
gekennzeichnet, daß auch zwischen den ringförmigen Bereichen (15,19) Ringnuten (20) so ausgebildet
und angeordnet sind, daß die Sohlen dieser Ringnuten (20) weniger tief unterhalb der ersten
Hauptoberfläche also die unteren Grenzflächen des ersten Bereichs (13) und der ringförmigen Bereiche
(15,19) verlaufen und alle Enden mit Ausnahme des äußersten Endes aller pn-Übergänge (Jj, Ja) zwischen
den ringförmigen Bereichen (15, 19) und dem Substrat (1) in den Oberflächen der Ringnuten (17,
20) freiliegen, daß die Ausnehmung (21) im Außenrand des äußersten der ringförmigen Bereiche
(19) vorgesehen ist und daß das elektrisch isolierende Material (2,3,9) die Oberflächen aller Ringnuten
(17, 20) und die Oberfläche der Ausnehmung (21)
bedeckt (F ig. 3).
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Ende des pn-Überganges
(J\) zwischen dem ersten Bereich (13) und dem Substrat (1) und die Enden aller pn-Übergänge
(Ji. Js. J*) zwischen den ringförmigen Bereichen (15,
19) und dem Substrat (1) mit Ausnahme des äußersten Endes des äußersten ringförmigen Bereiches
(19) in den Sohlen der Ringnuten ΛΊ7, 20)
freiliegen.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das
elektrisch isolierende Material (2,3,9) Glas ist
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die
Ausnehmung (18, 21) eine Nut ist, deren Sohle tiefer unterhalb der ersten Hauptoberfläche des Substrats
(1) als die untere Grenzfläche des ringförmigen Bereichs (15) bzw. der ringförmigen Bereiche (15,19)
Hegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP597874A JPS5631898B2 (de) | 1974-01-11 | 1974-01-11 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2500775A1 DE2500775A1 (de) | 1975-07-17 |
DE2500775B2 DE2500775B2 (de) | 1979-01-25 |
DE2500775C3 true DE2500775C3 (de) | 1979-09-20 |
Family
ID=11625914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2500775A Expired DE2500775C3 (de) | 1974-01-11 | 1975-01-10 | Hochspannungsfestes planeres Halbleiterbauelement |
Country Status (3)
Country | Link |
---|---|
US (1) | US3984859A (de) |
JP (1) | JPS5631898B2 (de) |
DE (1) | DE2500775C3 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2633324C2 (de) * | 1976-07-24 | 1983-09-15 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit |
US4131910A (en) * | 1977-11-09 | 1978-12-26 | Bell Telephone Laboratories, Incorporated | High voltage semiconductor devices |
CH633907A5 (de) * | 1978-10-10 | 1982-12-31 | Bbc Brown Boveri & Cie | Leistungshalbleiterbauelement mit zonen-guard-ringen. |
JPS5936430B2 (ja) * | 1980-01-17 | 1984-09-04 | 株式会社東芝 | 半導体装置 |
JPS57134938A (en) * | 1981-02-13 | 1982-08-20 | Mitsubishi Electric Corp | Semiconductor device |
JPS6353969A (ja) * | 1986-08-22 | 1988-03-08 | Fuji Electric Co Ltd | 半導体素子 |
US5244827A (en) * | 1991-10-31 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method for planarized isolation for cmos devices |
US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
US5430324A (en) * | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
GB2314206A (en) * | 1996-06-13 | 1997-12-17 | Plessey Semiconductors Ltd | Preventing voltage breakdown in semiconductor devices |
JP4043226B2 (ja) * | 2001-03-30 | 2008-02-06 | 三菱電機株式会社 | 半導体装置 |
JP2010062377A (ja) * | 2008-09-04 | 2010-03-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
DE102011112659B4 (de) * | 2011-09-06 | 2022-01-27 | Vishay Semiconductor Gmbh | Oberflächenmontierbares elektronisches Bauelement |
US9048106B2 (en) * | 2012-12-13 | 2015-06-02 | Diodes Incorporated | Semiconductor diode assembly |
GB2532869A (en) * | 2013-08-28 | 2016-06-01 | Qubeicon Ltd | Semiconductor die and package jigsaw submount |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1294558B (de) * | 1961-06-07 | 1969-05-08 | Westinghouse Electric Corp | Hochspannungsgleichrichter und Verfahren zum Herstellen |
GB1078273A (en) * | 1964-10-19 | 1967-08-09 | Sony Corp | Semiconductor device |
DE1439737B2 (de) * | 1964-10-31 | 1970-05-06 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zum Herstellen einer Halblei teranordnung |
US3391287A (en) * | 1965-07-30 | 1968-07-02 | Westinghouse Electric Corp | Guard junctions for p-nu junction semiconductor devices |
GB1140822A (en) * | 1967-01-26 | 1969-01-22 | Westinghouse Brake & Signal | Semi-conductor elements |
US3506502A (en) * | 1967-06-05 | 1970-04-14 | Sony Corp | Method of making a glass passivated mesa semiconductor device |
US3535774A (en) * | 1968-07-09 | 1970-10-27 | Rca Corp | Method of fabricating semiconductor devices |
US3608186A (en) * | 1969-10-30 | 1971-09-28 | Jearld L Hutson | Semiconductor device manufacture with junction passivation |
US3821782A (en) * | 1971-01-14 | 1974-06-28 | J Hutson | High voltage semiconductor device with plural grooves |
US3751722A (en) * | 1971-04-30 | 1973-08-07 | Standard Microsyst Smc | Mos integrated circuit with substrate containing selectively formed resistivity regions |
US3832246A (en) * | 1972-05-22 | 1974-08-27 | Bell Telephone Labor Inc | Methods for making avalanche diodes |
JPS5132543B2 (de) * | 1973-09-25 | 1976-09-13 | ||
JPS5242634A (en) * | 1975-10-01 | 1977-04-02 | Yasutsune Ikenaga | Wave eliminating block |
-
1974
- 1974-01-11 JP JP597874A patent/JPS5631898B2/ja not_active Expired
-
1975
- 1975-01-03 US US05/538,315 patent/US3984859A/en not_active Expired - Lifetime
- 1975-01-10 DE DE2500775A patent/DE2500775C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2500775B2 (de) | 1979-01-25 |
DE2500775A1 (de) | 1975-07-17 |
JPS50106565A (de) | 1975-08-22 |
US3984859A (en) | 1976-10-05 |
JPS5631898B2 (de) | 1981-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19954351B4 (de) | Halbleiterbauelement | |
DE3145231C3 (de) | Halbleiterbauelement | |
DE19824514B4 (de) | Diode | |
DE2500775C3 (de) | Hochspannungsfestes planeres Halbleiterbauelement | |
DE19701189B4 (de) | Halbleiterbauteil | |
DE2160427C3 (de) | ||
DE3131727A1 (de) | "mos-feldeffekttransistor und verfahren zu seiner hestellung" | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE2241600A1 (de) | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung | |
DE2712114C2 (de) | Schaltbare Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE112011103230T5 (de) | Non-Punch-Through-Bipolarleistungshalbleiterbauelement | |
DE2357376A1 (de) | Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren | |
DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE69531783T2 (de) | Herstellungsverfahren für Leistungsanordnung mit Schutzring | |
DE2341374A1 (de) | Verfahren zur herstellung eines halbleiterbauelements in mesastruktur | |
DE2953394C2 (de) | ||
EP0164645A2 (de) | Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes | |
DE3010986A1 (de) | Integrierte halbleiterschaltung | |
DE1639177C3 (de) | Monolithisch integrierte Gleichrichterschaltung | |
DE2745300C2 (de) | Mesa-Halbleiterbauelement | |
DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
DE1489193B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2607194A1 (de) | Halbleiteranordnung | |
DE3029836C2 (de) | Thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |