DE1439737B2 - Verfahren zum Herstellen einer Halblei teranordnung - Google Patents
Verfahren zum Herstellen einer Halblei teranordnungInfo
- Publication number
- DE1439737B2 DE1439737B2 DE19641439737 DE1439737A DE1439737B2 DE 1439737 B2 DE1439737 B2 DE 1439737B2 DE 19641439737 DE19641439737 DE 19641439737 DE 1439737 A DE1439737 A DE 1439737A DE 1439737 B2 DE1439737 B2 DE 1439737B2
- Authority
- DE
- Germany
- Prior art keywords
- mesa
- mountain
- semiconductor
- zone
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000002679 ablation Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/921—Nonselective diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Thyristors (AREA)
Description
Bei Halbleiteranordnungen mit Planarstruktur
werden die Sperrschichten bekanntlich durch Eindiffundieren von Störstellen in den Halbleiterkörper
durch das Diffusionsfenster einer auf dem Halbleiterkörper befindlichen Oxydmaskierung hergestellt. Der
dabei entstehende pn-übergang zeigt jedoch an den Stellen, an denen er in Richtung zur Oberfläche hin
abbiegt, einen stark gekrümmten Verlauf. Diese Krümmung hat zur Folge, daß dort hohe Feldstärken
auftreten, die kleine Durchbruchsspannungen bewirken. Wegen der bei Planaranordnungen auftretenden
Krümmung im Sperrschichtenverlauf ist es außerordentlich schwierig, mit Hilfe der Planartechnik
Transistoren herzustellen, die hohe Sperrspannungen und gleichzeitig auch ein gutes Frequenzverhalten
aufweisen. Das gleiche gilt auch für hochsperrende Dioden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, bei dem diese Nachteile
nicht auftreten. Zur Lösung der gestellten Aufgabe wird ein Verfahren zum Herstellen einer Halbleiteranordnung
vorgeschlagen, bei dem der Halbleiterkörper mit einem Mesaberg versehen wird und bei
dem gemäß der Erfindung die seitliche Begrenzung des Mesaberges mit einer Diffusionsmaske bedeckt
wird und bei dem in den nichtmaskierten, tafelförmigen Bereich der Halbleiteroberfläche eine Halbleiterzone
eindiffundiert wird.
Die Diffusionsmaske besteht beispielsweise aus einer dünnen Oxydschicht. Gute Ergebnisse werden
beispielsweise durch eine Schicht Siliziumoxyd erzielt. Gemäß einer Weiterbildung der Erfindung wird
die gesamte Oberfläche des durch die Abtragung entstandenen Mesaberges oxydiert und anschließend die
Oxydschicht von dem tafelförmigen Bereich des Mesaberges wieder entfernt, in dem die Diffusion in
den Halbleiterkörper vorgesehen ist. Das Entfernen eines Teils einer Oxydschicht erfolgt beispielsweise
durch Abätzen unter Verwendung der Photoätztechnik oder durch Abschleifen.
Die Diffusionsmaske kann beispielsweise auch dadurch hergestellt werden, daß die bei der Herstellung
der Mesastruktur entstehende Vertiefung durch ein Isoliermaterial ausgefüllt wird. Gemäß einer Weiterbildung
der Erfindung wird vorgeschlagen, auf den durch die Abtragung entstandenen vertieften Bereich
des Halbleiterkörpers einen isolierenden Stoff derart aufzubringen, daß die Abtragung durch den isolierenden
Stoff wieder kompensiert wird und somit wieder eine plane Oberfläche wie vor der Abtragung entsteht.
Dabei wird also ebenfalls die durch die Mesaätzung entstandene Vertiefung ausgefüllt. Eine solche
Ausbildung des Halbleiterkörpers hat den Vorteil, daß bei Verwendung von Leitungsbahnen zur Kontaktierung
der Halbleiterelektroden eine plane Auflagefläche für die Leitungsbahnen entsteht. Auf diese
Weise werden Absätze vermieden, die wegen ihrer relativ scharfen Kanten die Leitbahnen erheblich beanspruchen.
Die auf den nicht abgetragenen Teil der Halbleiteroberfläche aufgebrachte Isolierschicht kann
zudem auch relativ dick hergestellt werden, so daß die auf dieser Isolierschicht verlaufenden Stromzuführungen
kapazitätsarm sind. Diese Stromzuführungen können bei Verwendung in einer Mikrominiaturschaltung
auch als Widerstand ausgebildet werden.
Das Ausfüllen der durch die Abtragung entstandenen Vertiefung kann entweder vor oder nach dem
Diffusionsprozeß erfolgen, und zwar z. B. mittels Isoliermaterial oder Halbleitermaterial.
Zur Herstellung einer Halbleiterdiode nach der Erfindung wird beispielsweise ein Halbleiterkörper
vom bestimmten Leitungstyp zunächst mit einer Mesastruktur versehen, dann die seitliche Begrenzung
des dabei entstehenden Mesaberges mit einer Oxydschicht bedeckt und schließlich in den nichtmaskierten
Teil des Mesaberges eine Halbleiterzone vom entgegengesetzten Leitungstyp eindiffundiert.
Die Herstellung eines Transistors nach der Erfindung erfolgt beispielsweise dadurch, daß ein Halbleiterkörper
vom Leitungstyp der Kollektorzone mit einer Mesastruktur versehen, dann der seitliche Teil
des Mesaberges mit einer Oxydschicht bedeckt und in den nichtmaskierten Teil des Mesaberges die Basiszone
eindiffundiert wird. Zur Fertigstellung des Transistors wird schließlich noch die Emitterzone durch
Legieren oder Diffundieren in die Basiszone eingebracht.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel
in Verbindung mit den F i g. 1 bis 3 näher erläutert. -
Die F i g. 1 betrifft zunächst die Herstellung einer Halbleiterdiode nach dem erfindungsgemäßen Verfahren.
Zur Herstellung einer Halbleiterdiode nach der Erfindung wird gemäß Fig. 1 der aus Silizium
bestehende Halbleiterkörper 1 auf der einen Oberflächenseite so abgetragen, daß eine von Mesadioden
oder Mesatransistoren her bekannte Struktur entsteht. Das Abtragen des Halbleiterkörpers erfolgt vorzugsweise
durch Ätzen. Der geätzte Teil des Halbleiterkörpers wird anschließend nach bekannten Verfahren
oxydiert, wobei die Siliziumdioxydschicht 2 entsteht.
Beim Abtragen der Oxydschicht zur Herstellung des Diffusionsfensters 3 durch Ätzen empfiehlt sich
die Anwendung der sogenannten Photoätztechnik. Das Abtragen der Oxydschicht kann aber auch
durch Abschleifen erfolgen.
Bei der Diffusion entsteht im Halbleiterkörper 1 nach F i g. 2 eine Diffusionszone 4, deren Leitungstyp dem des Halbleitergrundkörpers entgegengesetzt
ist. In einem p-leitenden Halbleiterkörper wird somit beispielsweise eine η-leitende Halbleiterzone eindiffundiert.
Der durch die Eindiffusion der Zone entgegengesetzten Leitungstyps entstehende pn-übergang
hat einen geraden Verlauf, da die Diffusionsfront 5 eben ist und keinen Knick aufweist, sondern
an den Seitenflächen 6 des mesaförmig ausgebildeten Bereichs 7 der Halbleiteroberfläche endet.
Die Herstellung eines Transistors nach der Erfindung erfolgt nach den gleichen Verfahrensschritten,
wie sie in Verbindung mit den Fig. 1 und 2 beschrieben
sind. Während der Ausgangshalbleiterkörper 1 bei der Herstellung eines Transistors den Leitungstyp
der Kollektorzone aufweist, findet die in den Halbleiterkörper diffundierte Zone 4 vom entgegengesetzten
Leitungstyp als Basiszone Verwendung. Die bei einem Transistor darüber hinaus noch erforderliche
Emitterzone 8 wird beispielsweise durch Legieren oder durch Diffusion in die Basiszone 4 eingebracht.
Auf den durch Mesaätzung entstehenden Absatz 9 wird bei einer speziellen Ausführungsform der Erfindung
gemäß F i g. 4 ein isolierender Stoff 10 aufgebracht, der beispielsweise aus Quarzglas bestehen
kann. Diese Schicht wird vorzugsweise so gewählt, daß sich die aufgebrachte Schicht bis zum tafelför-
migen Teil 11 des Mesaberges erstreckt, d. h., die durch die Abtragung entstandene Vertiefung wird
nachträglich wieder mit Isoliermaterial oder Halbleitermaterial ausgefüllt. Dies hat den Vorteil, daß
die aufgebrachte Schicht und der nach der Abtragung verbleibende tafelförmige Teil des Mesaberges in
einer ebenen Oberfläche liegen, so daß die Leitbahnen 12, die zur Kontaktierung der Halbleiterelektroden
vorgesehen sind, eine ebene Auflagefläche haben. Dadurch wird bei Leitbahnen der bei Planartransistören
der bisher üblichen Bauart vorhandene Knick vermieden.
Claims (11)
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei dem der Halbleiterkörper mit
einem Mesaberg versehen wird, dadurch gekennzeichnet, daß die seitliche Begrenzung
des Mesaberges mit einer Diffusionsmaske bedeckt wird und daß in den nichtmaskierten, tafelförmigen
Bereich der Halbleiteroberfläche eine Halbleiterzone eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Diffusionsmaske durch Erzeugen
einer dünnen Oxydschicht auf der seitliehen Begrenzung des Mesaberges gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Diffusionsmaske dadurch
hergestellt wird, daß der abgetragene Teil des Halbleiterkörpers durch ein Isoliermaterial ersetzt
wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der abgetragene Teil des Halbleiterkörpers
entweder vor oder nach dem Diffusionsprozeß durch Isoliermaterial ersetzt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die gesamte
Oberfläche des Mesaberges oxydiert und anschließend die Oxydschicht von dem tafelförmigen
Bereich des Mesaberges wieder entfernt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Entfernen eines Teils der
Oxydschicht durch Abätzen unter Verwendung der Photoätztechnik erfolgt.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Entfernen eines Teils der
Oxydschicht durch Abschleifen erfolgt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Diffusionsmaske
aus Siliziumdioxyd besteht.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Leitungstyp der in den Halbleiterkörper eindiffundierten
Zone dem Leitungstyp des Halbleiterkörpers entgegengesetzt ist.
10. Verfahren zur Herstellung einer Halbleiterdiode nach einem der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß ein Halbleiterkörper vom bestimmten Leitungstyp zunächst mit einer Mesastruktur
versehen wird, daß dann die seitliche Begrenzung des Mesaberges mit einer Oxydschicht
versehen wird und daß schließlich in den nichtmaskierten Teil des Mesaberges eine Halbleiterzone
vom entgegengesetzten Leitungstyp eindiffundiert wird.
11. Verfahren zur Herstellung eines Transistors nach einem der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß ein Halbleiterkörper vom Leitungstyp der Kollektorzone zunächst mit einer
Mesastruktur versehen wird, daß dann die seitliche Begrenzung des Mesaberges mit einer Oxydschicht
versehen wird, daß dann in den nichtmaskierten Teil des Mesaberges die Basiszone
eindiffundiert wird und daß schließlich die Emitterzone durch Legieren oder Diffundieren in die
Basiszone eingebracht wird.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DET0027337 | 1964-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1439737A1 DE1439737A1 (de) | 1969-06-26 |
| DE1439737B2 true DE1439737B2 (de) | 1970-05-06 |
Family
ID=25999956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19641439737 Withdrawn DE1439737B2 (de) | 1964-10-31 | 1964-10-31 | Verfahren zum Herstellen einer Halblei teranordnung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3445303A (de) |
| JP (1) | JPS4917914B1 (de) |
| DE (1) | DE1439737B2 (de) |
| FR (1) | FR1451676A (de) |
| GB (1) | GB1081376A (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL153374B (nl) * | 1966-10-05 | 1977-05-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
| USRE28653E (en) * | 1968-04-23 | 1975-12-16 | Method of fabricating semiconductor devices | |
| FR2156420A2 (en) * | 1971-04-08 | 1973-06-01 | Thomson Csf | Beam-lead mesa diode prodn - for high reliability |
| IT963303B (it) * | 1971-07-29 | 1974-01-10 | Licentia Gmbh | Laser a semiconduttore |
| US3912556A (en) * | 1971-10-27 | 1975-10-14 | Motorola Inc | Method of fabricating a scannable light emitting diode array |
| US3878553A (en) * | 1972-12-26 | 1975-04-15 | Texas Instruments Inc | Interdigitated mesa beam lead diode and series array thereof |
| JPS5631898B2 (de) * | 1974-01-11 | 1981-07-24 | ||
| GB1531238A (en) * | 1975-01-09 | 1978-11-08 | Standard Telephones Cables Ltd | Injection lasers |
| FR2328286A1 (fr) * | 1975-10-14 | 1977-05-13 | Thomson Csf | Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede |
| US4199384A (en) * | 1979-01-29 | 1980-04-22 | Rca Corporation | Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands |
| JPH02125906A (ja) * | 1988-11-01 | 1990-05-14 | Yoshiaki Tsunoda | 内燃機関に於る排気ガス流の加速装置 |
| JPH06252400A (ja) * | 1992-12-28 | 1994-09-09 | Sony Corp | 横型絶縁ゲート型電界効果トランジスタの製法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL240883A (de) * | 1958-07-17 | |||
| US3040218A (en) * | 1959-03-10 | 1962-06-19 | Hoffman Electronics Corp | Constant current devices |
| US3194699A (en) * | 1961-11-13 | 1965-07-13 | Transitron Electronic Corp | Method of making semiconductive devices |
| US3294600A (en) * | 1962-11-26 | 1966-12-27 | Nippon Electric Co | Method of manufacture of semiconductor elements |
-
1964
- 1964-10-31 DE DE19641439737 patent/DE1439737B2/de not_active Withdrawn
-
1965
- 1965-10-18 FR FR35270A patent/FR1451676A/fr not_active Expired
- 1965-10-24 US US504685A patent/US3445303A/en not_active Expired - Lifetime
- 1965-10-27 GB GB45469/65A patent/GB1081376A/en not_active Expired
- 1965-11-01 JP JP40066865A patent/JPS4917914B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE1439737A1 (de) | 1969-06-26 |
| JPS4917914B1 (de) | 1974-05-04 |
| GB1081376A (en) | 1967-08-31 |
| US3445303A (en) | 1969-05-20 |
| FR1451676A (fr) | 1966-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
| DE2719314A1 (de) | Isolierschicht-feldeffekttransistor | |
| DE1439737B2 (de) | Verfahren zum Herstellen einer Halblei teranordnung | |
| DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
| DE1764155B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper | |
| DE2351437B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material | |
| DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
| DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3022122C2 (de) | ||
| DE2147447B2 (de) | Halbleiterbauelement | |
| DE1614827C2 (de) | Verfahren zum Herstellen eines Transistors | |
| DE1644028A1 (de) | Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers | |
| DE1439737C (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2737503A1 (de) | Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung | |
| DE1464226B2 (de) | Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen | |
| DE2851375A1 (de) | Verfahren zum kerben und passivieren von halbleiter-plaettchen sowie derartig gekerbte und passivierte halbleiter-plaettchen | |
| DE1514939C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE1464226C (de) | Verfahren zum Herstellen von elektrisch unsymmetrisch leitenden Halbleiteranordnungen | |
| DE1439739B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2145887A1 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
| DE3110000C2 (de) | Halbleiterbauelement hoher Sperrfähigkeit | |
| DE2855972A1 (de) | Halbleiteranordnung | |
| DE1514853C3 (de) | Hochfrequenztransistor und Verfahren zu seiner Herstellung | |
| DE1514875C3 (de) | Transistor und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
| E771 | Valid patent as to the heymanns-index 1977, willingness to grant licences | ||
| EHJ | Ceased/non-payment of the annual fee |