DE1644028A1 - Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers - Google Patents

Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers

Info

Publication number
DE1644028A1
DE1644028A1 DE19671644028 DE1644028A DE1644028A1 DE 1644028 A1 DE1644028 A1 DE 1644028A1 DE 19671644028 DE19671644028 DE 19671644028 DE 1644028 A DE1644028 A DE 1644028A DE 1644028 A1 DE1644028 A1 DE 1644028A1
Authority
DE
Germany
Prior art keywords
diffusion
semiconductor body
intermediate layer
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671644028
Other languages
English (en)
Inventor
Monika Batz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1644028A1 publication Critical patent/DE1644028A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Description

T e 1 € f unk e n PatentVerwertungsgesellschaft
m.b.H.
Ulm/Donau, Elisabethenstr. 3
Heilbronn, den 29-5·1967 FE/PT-La/N - Hn 17/67
"Vei fuhren zum Eimiiffundieren von Störst ο 11 en in einen begrenzten Bereich eines Halbleiterkörpers"
Die Erfindung betrifft ein Verfahren zum Eindiffundieren von Störstellen in einen begrenzten Bereich eines Halbleiterkörpers, bei dem die Diffusion durch eine Öffnung in einer auf der Überfläche des Halbleiterkörpers befindlichen maskierenden Schicht erfolgt. Die Erfindung besteht bei einem solchen Verfahren darin, daß zwischen der maskierenden Schicht und dem Halbleiterkörper eine Zwischenschicht eingefügt wird, die für das üi/'fusionsmaterial eine größere Dif f us ionskoris tant e besitzt als der Halbleiterkörper. Die- ^
se Bedingung für die Zwischenschicht erfüllt bei den Elementen der ill. (irujj« de« periodischen Systems beispielsweise Si 1 ι/,iumdi oxyd , während Siliziumnitrid bei diesen Elementen und insbesondere bei Aluminium, Gallium und Indium dl.'i maskierende; Schicht verwendet wurden kann. Natürlich können auch mehrere Zwischenschichten eingefügt werden.
BAD 10981 3/ 1652
16U028
Die Erfindung hat den Vorteil, daß bei einem durch Diffusion hergestellten pn-übergang dessen Durchbruchsspannung durch die Erfindung erhöht wird. Die Erhöhung der Durchbruchsspannung ist darauf zurückzuführen, daß der üblichen Diffusion duch das Diffusionsfenster eine Diffusion aus der Zwischenschicht überlagert wird, da das Diffusionsmaterial auch seitlich in die Zwischenschicht eindringt. Durch die Diffusion aus der Zwischenschicht wird nämlich eine Knickbildung in demjenigen Bereich des pn-tiberganges vermieden, in dem dieser bei den üblichen Diffusionen zur Halbleiteroberfläche hin abbiegt.
Durcheine strukturierte Aufbringung der Zwischenschicht in begrenzten Dereichen der Halbleiteroberfläche kann der Verlauf des pn-Überganges weiter beeinflußt werden, was später anhand der Figuren noch näher erläutert wird. Eine strukturierte Aufbringung der Zwischenschicht nach der Erfindung kann darüber hinaus bei der Herstellung einer diffundierten Anordnung sogar ein Diffusionsfenster ersetzten, wenn die Abmessungen der strukturierten Schicht den Abmessungen derjenigen Zone entsprechen, die durch Diffusion durch die strukturierte Zwischenschicht hergestellt wird, und wenn die Diffusion dabei so geführt wird, daß die Diffusion au« der gesamten Zwischenschicht heraus in den HaLb Le i t tsrkör per erfo Igt.
109813/1652
Im allgemeinen wird man jedoch die Zwischenschicht auf die gesamte Oberflächenseite des Halbleiterkörpers aufbringen und dort belassen. In diesem Falle befindet sich die Zwischenschicht also auch im Bereich des Diffusionsfensters auf der Halbleiteroberfläche während der Diffusion. Durch entsprechende Bemessung der Dicke der Zwischenschicht kann dabei die Störstellenkonzentration der eindiffundierten Halbleiterzone gesteuert werden. Bei Aluminium, Gallium und Indium verhindert eine entsprechend gewählte Zwischen- ' schicht wie z.B. eine Siliziumdioxydschicht ein Legieren des Diffusionsmaterials mit dem Halbleiterkörper.
Die Erfindung wird im folgenden an Ausführungsbeispielen erläutert.
Das erste Ausführungsbeispiel der Erfindung befaßt sich gemäß den Figuren 1 bis 3 mit der Herstellung eines pn-Überganges in einem Germaniumkörper 1 vom n-Leitungstyp, bei Λ
dem die Zivischenschicht 2, die wie die maskierende Schicht eine isolierende Schicht ist, auf die gesamte eine Oberflächenseite des Halbleiterkörpers aufgebracht und auf dieser auch belassen wird. Auf die Zwischenschicht 2 aus Siliziumdioxyd wird nach der Figur 1 eine maskierende Schicht 3 aufgebracht, din aus Siliziumnitrid besteht. In die maskierende
109813/1652
Schicht 3 wird anschließend nach Figur 2 ein Diffusionsfenster 4 eingebracht, durch das gemäß Figur 3 eine p-Zone in den Halbleiterkörper 1 eindiffundiert wird. Dabei entsteht der pn-übergang 6.
Wie die Figur 3 erkennen läßt, hat jedoch der pn-übergang 6 im Bereich 7 keinen so scharfen Knick, wie es sonst bei diffundierten pn-Übergängen üblich ist, da sich der üblichen Diffusion durch das Diffusionsfenster 4 eine Diffusion aus den Bereichen 8 der Siliziumdioxydschicht 2 überlagert. Die diese Diffusion verursachenden Störstellen dringen von außen durch das Diffusionsfenster 4 seitlich in die Siliziumdioxydschicht 2 ein. Die dadurch bedingte Beseitigung eines scharfen Knickes im Verlauf des pn-Überganges hat eine Erhöhung der Sperrspannung des pn-Überganges zur Folge. Ein weiterer Vorteil der Erfindung besteht darin, daß die Zwischenschicht aus Siliziumdioxyd z.B. bei Aluminium, Gallium und Indium ein Legieren dieser Materialien mit dem Halbleitermaterial verhindert.
Die Figur 4 zeigt ein Ausführungsbeispiel, bei dem die Zwischenschicht 2 strukturiert nur auf einen begrenzten Bereich der Halbleiteroberfläche aufgebracht ist. Da sich die Zwischenschicht 2 in Figur 4 wesentlich weniger seitlich unter die maskierende Schicht 3 erstreckt als bei der Anordnung der Figur 3,
10 9 813/1652
verläuft der pn-übergang 6 bei der Anordnung der Figur 4 nicht soweit nach außen wie bei der Anordnung der Figur 3« Dadurch kommt sogar eine gewisse Abrundung des pn-Ubergang-Verlaufes zustande.
Bei der Anordnung der Figur 5 ist in die eindiffundierte p-Zone 5 zur Herstellung einer Halbleiteranordnung mit zwei pn-iibergängen noch eine n-Zone 8 eindiffundiert, für die ebenfalls das Fenster k als Diffusionsfenster dient. Das Fenster k ist jedoch in diesem Falle bis zur Halbleiteroberfläche durchgeätzt. Da die Zwischenschicht 2 aus Siliziumdioxyd bei Störstellen der V.ten Gruppe des periodischen •Systems jedoch maskierend wirkt und für solche Stoffe somit nicht durchlässig ist, wird bei der Diffusion der n-Zone 8 der Diffusion durch das Diffusionsfenster k keine Diffusion aus der Zwischenschicht 2 überlagert. Während die Anordnung der Figur k als Diode verwendet werden kann, kann die An-Ordnung der I'igur 5 als Transistor Verwendung finden. Der Grundkörper 1 wird in diesem Fall als die Kollektorzone, die p-Zone 5 als Basiszone und die n-Zono 8 als Emitterzone des Transistors verwendet.
Wird die Si 1 iv.iiinmitridachicht als maskierende Schicht nicht zu dick und beispielsweise nur 5oo Ang.ström dick bemessen, so
3ÄD ORfGfNM. 109813/11,52
16UQ28
genügt eine gewöhnliche Photolackmaske als Ätzmaske bei der Herstellung des Diffusionsfensters. Bei dickeren Siliziumnitridschichten muß dagegen eine Siliziumdioxydschicht als Ätzmaske verwendet werden, die auf der fertigen Anordnung belassen werden kann. Als Ätzlösung eignet sich in diesem Falle eine heiße Phosphorsäurelösung anstelle einer gepufferten Flußsäurelösung, die bei Lackmasken üblich ist.
Die Figuren 6 und 7 zeigen schließlich noch ein Ausführungsbeispiel der Erfindung, bei dem die Kollektorzone eines pnp-Transistors elektrisch gegenüber dem Grundmaterial isoliert ist. Eine solche elektrische Isolierung gegenüber dem Grund^ körper ist beispielsweise bei integrierten Schaltungen erforderlich.
Zur Herstellung des oben erwähnten Transistors wird z.B. auf einen Germaniumkörper 1 vom n-Leitungstyp eine strukturierte Zwischenschicht 2 aus Siliziumdioxyd aufgebracht, deren Fläch« dem Querschnitt der Kollektorzone entspricht. Auf die Zwischenschicht 2 wird eine maskierende Schicht 3 aua Siliziumnitrid aufgebracht, die mit einem Emitterdiffusionsfeneter k versehen wird.
1 0 9 8 1 3 / 1 6 G 2
Durch das Emitterfenster k und durch die Zwischenschicht 2 wird zur Herstellung der Kollektorzone 9 Indium in den Halbleiterkörper 1 eindiffundiert. Der Halbleiterkörper 1 besteht beispielsweise aus 3 Ohmcm-Grundmaterial vom n-Leitungstyp. Erfolgt die Indiumdiffusion mit einer Kon-
15 3
zentration von z.B. 5.1o Störstellen pro cm , so entsteht in dem Halbleiterkörper 1 mit der Leitfähigkeit 3 Ohmcm eine p-Zone 9 als KoIlektorzone, deren Leitfähigkeit etwa 1 Ohmcm beträgt.
Nach der Herstellung der Kollektorzone 9 wird zur Herstellung der Emitterzone 8 Gallium ebenfalls durch das Emitterdiffusionsfenster 4 in den Halbleiterkörper eindiffundiert. Die Galliumdiffusion, die flacher als die Indiumdiffusion ist,
2o erfolgt mit hoher Konzentration von z.B. i.lo Störstellen pro cm .
Im Anschluß an die Emitterdiffusion wird gemäß Figur 7 ein f
Basisfenster Io in die Siliziumnitridschicht 3 sowie in die Siliziumdioxydschicht 2 eingeätzt, durch das die Basiszone 5 in den Halbleiterkörper eindiffundiert wird. Die Basisdiffusion, die mit Hilfe von Störstellen der V.ten Gruppe des periodischen Systems durchgeführt wird, erfolgt bei dem pnp-Tran-
109813/1652
164402
sistor der Figur 7 > der sich besonders gut für die Herstellung von monolithischen integrierten Schaltkreisen eignet, somit erst nach der Emitterdiffusion.
109813/1652

Claims (1)

16AA028
Patentansprüche
1) Verfahren zum Eindiffundieren von Störstellen in einen begrenzten Bereich eines Halbleiterkörpers, bei dem die Diffusion durch eine Öffnung in einer auf der Oberfläche des Halbleiterkörpers befindlichen maskierenden Schicht erfolgt, dadurch gekennzeichnet, daß zwischen der maskierenden Schicht und dem Halbleiterkörper eine Zwischenschicht eingefügt wird, die für das Diffusionsmaterial eine größere Diffusionskonstahte besitzt als der Halbleiterkörper.
2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht auf die gesamte Oberflächenseite des Halbleiterkörpers aufgebracht und auch im Bereich des Diffusionsfensters auf dem Halbleiterkörper belassen wird.
3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zwischenschicht strukturiert auf einen begrenzten Bereich der Halbleiteroberfläche aufgebracht wird.
k) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Zwischenschicht strukturiert im Bereich des Diffusionsfeneters und in inem daran angrenzenden Bereich unter der maskierenden Schicht auf die Halbleiteroberfläche aufgebracht wird.
1098 Ί3/1652
16U028
- Io -
5) Anwendung des Verfahrens nach einem der vorhergehenden Ansprüche bei der Eindiffusion, von Elementen der III. Gruppe des periodischen Systems in einen Halbleiterkörper.
6) Verfahren nach Anspruch 5» dadurch gekennzeichnet, daß die maskierende Schicht aus Siliziumnitrid und die Zwischenschicht aus Siliziumdioxyd bestehen.
109813/1652
DE19671644028 1967-06-01 1967-06-01 Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers Pending DE1644028A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0034003 1967-06-01

Publications (1)

Publication Number Publication Date
DE1644028A1 true DE1644028A1 (de) 1971-03-25

Family

ID=7558186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671644028 Pending DE1644028A1 (de) 1967-06-01 1967-06-01 Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers

Country Status (5)

Country Link
US (1) US3615936A (de)
JP (1) JPS5011230B1 (de)
DE (1) DE1644028A1 (de)
FR (1) FR1566101A (de)
GB (1) GB1221882A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798081A (en) * 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
JPS50127575A (de) * 1974-03-12 1975-10-07
DE2454412A1 (de) * 1974-11-16 1976-05-26 Licentia Gmbh Verfahren zum dotieren eines halbleiterkoerpers durch diffusion aus der gasphase
JPS5311572A (en) * 1976-07-19 1978-02-02 Handotai Kenkyu Shinkokai Method of making semiconductor device
US4050967A (en) * 1976-12-09 1977-09-27 Rca Corporation Method of selective aluminum diffusion
JPS5431273A (en) * 1977-08-15 1979-03-08 Hitachi Ltd Manufacture of semiconductor device
US4297783A (en) * 1979-01-30 1981-11-03 Bell Telephone Laboratories, Incorporated Method of fabricating GaAs devices utilizing a semi-insulating layer of AlGaAs in combination with an overlying masking layer
JPS61144833U (de) * 1985-03-01 1986-09-06
JP3970682B2 (ja) * 2002-05-17 2007-09-05 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
GB1221882A (en) 1971-02-10
JPS5011230B1 (de) 1975-04-28
FR1566101A (de) 1969-05-02
US3615936A (en) 1971-10-26

Similar Documents

Publication Publication Date Title
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2133978B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2512737A1 (de) Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
CH495633A (de) Halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1644028A1 (de) Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2162445A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung
DE2364752A1 (de) Halbleitervorrichtung
DE1439737A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE1964837B2 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2361171A1 (de) halbleitervorrichtung
DE6802215U (de) Halbleiterbauelement.
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE7137775U (de) Halbleiteranordnung