DE2162445A1 - Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung - Google Patents
Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte AnordnungInfo
- Publication number
- DE2162445A1 DE2162445A1 DE19712162445 DE2162445A DE2162445A1 DE 2162445 A1 DE2162445 A1 DE 2162445A1 DE 19712162445 DE19712162445 DE 19712162445 DE 2162445 A DE2162445 A DE 2162445A DE 2162445 A1 DE2162445 A1 DE 2162445A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- getter
- glass
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000463 material Substances 0.000 claims description 34
- 238000005247 gettering Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 15
- 239000005360 phosphosilicate glass Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000011282 treatment Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 sodium Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Formation Of Insulating Films (AREA)
Description
PXN' 5357.
GÜNTHER M. DAVID
Anmelder: IW. f !!!LIPS' GLOÜILAMPENFABRIEKEN
Aule: PHN- 5357
Anmeldung vomi 13· DeZ. 1971
Anmeldung vomi 13· DeZ. 1971
Verfahren zur Herstellung einer Halbleiteranordnung und
darcn dieses Verfahren hergestellte Anordnung.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper,
von dem eine Oberfläche wenigstens teilweise mit einer Isolierschicht überzogen ist, wobei nach dem Anbringen
der Isolierschicht auf der ganzen Halbleiteroberfläche und auf der Isolierschicht eine Schicht aus einem Gettermaterial
angebracht wird, wonach eine Wärmebehandlung zur Entfernung unerwünschter Verunreinigungen aus dem Halbleiterkörper und
aus der Isolierschicht durchgeführt wird.
Die Erfindung bezieht sich weiterhin auf eine durch dieses Verfahren hergestellte Halbleiteranordnung.
Verfahren der obenbeschriebenen Art zum Entfernen
- 2 - PHN.53 57.
von Verunreinigungen, manchmal auch als "Getterverfahren"
bezeichnet, sind bekannt und werden in der Halbleitertechnik häufig zur Verbesserung der elektrischen Eigenschaften der
Anordnung verwendet. Die Verbesserung dieser Eigenschaften kann dabei verschiedenartig sein; insbesondere wird durch
Anwendung eines derartigen Getterverfahrens eine Verbesserung der Strom-Spannungs-Kennlinie (hohe Durchschlagspannung,
"harte" Kennlinie, niedriger Leckstrom) der vorhandenen
pn-Uebergänge und oft auch eine Verlängerung der Lebensdauer
von Minoritätsladungsträgern in dem Halbleiterkörper oder
in Teilen desselben erreicht.
Die zu entfernenden Verunreinigungen sind dabei im wesentlichen Atome oder Ionen von Metallen, insbesondere
von Schwermetallen (Au, Cu) in dem Halbleiterkörper, sowie Ionen von Alkalimetallen, wie Natrium, die in der Isolierschicht, z.B, in Siliciumoxyd, UnStabilitäten herbeiführen.
Bei einem Verfahren der obenbeschriebenen Art, bei dem da· Gettematerial auf de* ganzen Halbleiterkörper und
auf der Isolierschicht angebracht wird, wird oft eine Glas
schicht verwendet, die während und auch nach der Durchführung
des Getterschrittes sowohl auf dem Körper als auch auf der
Isolierschicht vorhanden bleibt. Eine derartig· Schicht, z.B. au* Phosphorsilikatglaa, auf der Isolierschicht ist
in vielen Fällen, z.B. in monolithischen bipolaren Schaltungen, nicht nachteilig und kann sogar als eine auf der Isolierschicht liegende passivierende Schicht einen günstigen
stabilisierenden Einfluss ausüben.
209830/0962
- 3 - PHN.5357.
2162U5
kann ein derartiges Verfahren aber keine Anwendung finden.
Dies ist insbesondere der Fall bei der Herste]lung von Anordnungen, bei denen wenigstens ein Teil der Isolierschicht
äusserst dünn sein muss, wie z.B. die unterhalb der Torelektrode liegende Isolierschicht von Feldeffekttransistoren mit
isolierter Torelektrode. Durch das Vorhandensein einer verhältnismässig
dicken Getterschicht auf dieser Isolierschicht können die Schwellwertspannung, die Stabilität und die Steilheit
des Feldeffekttransistors beeinträchtigt werden.
Um bei derartigen Anordnungen die endgültige verlangte Dicke der Isolierschicht zu erreichen, könnte nach
dem Getterschritt die mit Gettermaterial überzogene Isolierschicht
teilweise abgeätzt werden. Es hat sich jedoch als praktisch unmöglich erwiesen, diese Behandlung auf reproduzierbare
Weise durchzuführen.
Ein weiterer Nachteil ist der, dass bei der Getterung mit einer Getterschicht auf der Isolierschicht und bei
dem anschliessenden Wegätzen der Getterschicht in der verbleibenden
Isolierschicht leicht Löcher gebildet werden. Dies ist insbesondere der Fall, wenn die Isolierschicht aus
Siliciumoxyd oder Siliciumnitrid besteht und eine Getterschicht aus Phosphorsilikatglas verwendet wird. Dies ist
wahrscheinlich darauf zurückzuführen, dass während des Gettervorgangs örtlich Gettermaterial in die Isolierschicht
eindringt und dass die auf diese Weise verunreinigten Gebiete der Isolierschicht viel schneller als die übrigen Teile
der Isolierschicht von dem Aetzmittel angegriffen werden.
Die erwähnten Nachteile könnten z.B. dadurch
209830/0952
- h - ^HN.5357.
beseitigt werden, dass das Getterraaterial nicht auf der
Isolierschicht, sondern örtlich auf anderen Teilen des Körpers in Form einer Paste angebracht wird. Derartige
Techniken sind bekannt; sie haben aber den Nachteil, dass sie ziemlich umständlich sind und dass die Gefahr, dass
ein wenig Gettermaterial vor oder während der Durchführung des Gettervorgangs dennoch auf die Isolierschicht gelangt,
ziemlich gross ist.
Die Erfindung bezweckt u.a., ein Verfahren zu
P schaffen, bei dem das Gettermaterial, vorzugsweise aus der
Dampfphase, auf dem ganzen Körper angebracht werden kann, und bei dem dennoch die obenerwähnten Nachteile vermieden
oder wenigstens in erheblichem Masse verringert werden.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass, indem das Gettermaterial bei niedriger Temperatur an
den gewünschten Stellen angebracht und der Gettervorgang erst als letzte Behandlung bei hoher Temperatur durchgeführt
wird, auch bei der Herstellung von Anordnungen mit sehr
^ dünnen Isolierschichten ein effektiver Getterschritt angewandt
werden kann, ohne dass die Reproduzierbarkeit und die Stabilität der Anordnung beeinträchtigt werden.
Ein Verfahren der in der Einleitung beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass das
Gettermaterial bei einer derart niedrigen Temperatur angebracht wird, dass praktisch keine Getterwirkung auftritt;
dass anschliessend das Gettermaterial wenigstens von einem Teil der Isolierschicht entfernt wird, und dass die erwähnten
Verunreinigungen während eines Getterschrittes durch Erhitzung
209830/0952
- 5 - PHN.5357.
2162U5
auf hohe Temperatur in Gegenwart des verbleibenden Gettermaterials entfernt werden, nach welcher Erhitzung nur Behandlungen bei Temperaturen durchgeführt werden, die niedriger sind als die Temperatur, bei der die erwShnte Getterwirkung in merklichem Masse auftritt.
Dadurch, dass das Gettermaterial bei niedriger Temperatur angebracht wird, dringt es praktisch nicht in
die Isolierschicht ein, so dass die obenerwähnten, u.a. infolge von Perforation der Isolierschicht auftretenden
!Instabilitäten vermieden werden. Eine besonders wirkungsvolle
Getterung, auch von Anordnungen mit sehr dünnen Oxydschichten,
ist nun möglich, wobei, gleich wie bei den üblichen Getterverfahren für z.B. bipolare monolithische Schaltungen, der
Getterschritt als die letzte Behandlung bei hoher Temperatur durchgeführt wird, so dass noch folgende Behandlungen
praktisch keine weiteren Verunreinigungen in den Halbleiterkörper einführen·
Ferner kann das Verfahren nach der Erfindung vorteilhaft mit bekannten Verfahren kombiniert werden, nach
denen die Emitterronen in einer monolithischen Schaltung vorhandener Bipolartransistoren zugleich mit dem Getterschritt
angebracht werden· Zu diesem Zweck wird die Getterschicht
nur irön denjenigen Teilen der Isolierschicht entfernt, die
nicht bei hoher Temperatur mit Gettermaterial in Berührung
kommen sollen, z.B. ander Stelle der Torelektroden zu der Schaltung gehöriger Feldeffekttransistoren mit isolierter
Torelektrode, während die Getterschicht an der Stelle der erwähnten zu bildenden Emitterzonen vorhanden bleibt und
209830/0952
- 6 - PHN.5357.
während des Getterschrittes durch Diffusion die Emitter-,
zonen bildet.
Nach einer bevorzugten Ausführungsform der Erfindung
wird als Getterschicht eine Glasschicht mit einer von der Zusammensetzung der Isolierschicht verschiedenen Zusammensetzung
verwendet, welche Glasschicht durch selektives Aetzen von der Isolierschicht entfernt wird. Dies lässt sich vorteilhaft
durch Aetzen mit einem Aetzmittel erzielen, das die
^ Glasschicht viel schneller als die Isolierschicht angreift.
Dabei ist eine bevorzugte Ausführungsform besonders wichtig, bei der auf einer Isolierschicht, die wenigstens an der
Oberfläche aus Siliciumoxyd besteht, eine Getterschicht aus
Phosphorsilikatglas angebracht wird, wobei für die Aetzung eine Lösung verwendet wird, die Fluorwasserstoff enthält.
Ein derartiges Aetzmittel ätzt die Phosphorsilikatglasschicht sehr viel schneller als das Siliciumoxyd, so dass die Getterschicht
auf einfache und reproduzierbare Weise selektiv weggeätzt werden kann·
Beim Verfahren nach der Erfindung lassen sich auch besonders gut die Getterbehandlung und eine Passivierungsbehandlung
der Isolierschicht miteinander kombinieren. So wird nach einer weiteren, bevorzugten Ausführungsform nach Entfernung
des Gettermaterials von der Isolierschicht vor oder wÄhrend der Durchführung des Getterschrittes ein passivierendes
Material (z.B. Siliciumnitrid) auf der Isolierschicht angebracht* Wenn als Gettermaterial ein Phosphorsilikatglas
verwendet wird und die Isolierschicht wenigstens an der Oberfläche aus Siliciumoxyd besteht, kann vorteilhaft vor
209830/0952
7 . PHN.5357.
der Durchführung des Getterschrittes ebenfalls ein PhosphorsilikatglF«!
mit einem niedrigeren Phosphorgehalt als die
Getterschicht als passivierendes Material bei einer Temperatur
angebracht werden, die niedriger ist als die Gettertemperatur. Dadurch gentigt eine einzige Phosphorquelle, die bei verschiedenen
Temperaturen verwendet wird, wahrend die Passivierung zugleich mit dem Getterschritt erfolgt, wodurch Zeit
erspart wird.
Die Erfindung bezieht sich weiterhin auf eine Halbleiteranordnung, die durch das beschriebene Verfahren
hergestellt ist.
Einige Aueführungsformen der Erfindung sind in
der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigent
Fig. 1-9 schematisch Querschnitte durch eine Halbleiteranordnung in aufeinanderfolgenden Stufen der
Herstellung nach dem erfindungegemSasen Verfahren, und
Fig. 10 - 1U echeraatlsch Querschnitte durch
eine andere Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung nach dem erfindungsgemSssen Verfahren.
Die Figuren sind schematisch und nicht mass-
stSblich gezeichnet. Entsprechende Teile sind in den Figuren
im allgemeinen mit dem gleichen Bezugsziffern bezeichnet.
Fig. 1-9 zeigen schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen
der Herstellung nach dem erfindungsgemHssen Verfahren.
Die Halbleiteranordnung besteht in diesem Beispiel (sieh· Fig. 9) aus einem plattenförmigen Halbleiterkörper
209830/0962
- 8 - PHN.5357«
2162U5
aus Silicium, der einen Feldeffekttransistor mit isolierter Torelektrode enthalt. Ausser diesem Feldeffekttransistor kann
die Siliciumplatte 1, von der nur ein Teil im Schnitt dargestellt ist, noch andere Schaltungselemente enthalten, die
zusammen mit dem erwähnten Feldeffekttransistor eine monolithische
integrierte Schaltung bilden können.
Der Feldeffekttransistor enthält ein p-leitendes
Substratgebiet 1 mit einem spezifischen Widerstand von 3,3 n.cra,
in dem η-leitende Quellen- und Senkenzonen h bzw. 5 angebracht
sind. Die Oberfläche 3 der Siliciumplatte ist mit einer Isolierschicht (2, 6) aus Siliciumoxyd überzogen.
Auf dem Teil 6 der Oxydschicht/ der eine Dicke von 0,13/um
aufweist, ist eine aus Aluminium bestehende Torelektrode 12 angebracht. Die Quellen- und Senkenzonen k, 5 sind Ober
Kontaktfenster in der Oxydschicht 2 mit Aluminiumschichten
bzw. 11 verbunden.
Bei dem beschriebenen Feldeffekttransistor können
in die Oxydschicht 6 und/oder in den Halbleiterkörper Verunreinigungen eingeführt werden, und zwar in das Silicium
oft Schwermetallionen, wie Au und Cu, und in die Oxydschicht
z.B. Natriumionen, die sich ausserdem unter der Einwirkung
der im Betriebszustand auftretenden elektrischen Felder verschieben können. Dadurch können die elektrische Stabilität
und andere elektrische Eigenschaften, wie der Leckstrom
(Dunkelstrom) und die Durchschlagspannung zwischen den Quellen- und Senkenzonen h und 5 und dem Substratgebiet 1
beeinträchtigt werden. Unter "Dunkelstrom" ist hier, wie üblich, der eine in der Sperrichtung wirkende Diode durch-
209830/0952
- 9 - PHN.5357.
fliesaende Strom in Abwesenheit auffallender Strahlung zu
verstehen. Infolge der geringen Dicke und anderer an die Oxydschicht 6 zu stellenden Anforderungen kann diese Schicht
zur Entfernung der erwähnten Verunreinigungen nicht einer Getterdiffusion bei hoher Temperatur ausgesetzt werden, wie
sie z.B. bei Bipolartransistorstrukturen vorteilhaft Anwendung findet.
Die Anordnung nach Fig. 9 wird daher nach der Erfindung auf folgende Weise hergestellt. Es wird (siehe
Fig. 1) von einer p-leitenden Siliciumplatte 1 mit einer
(100)-Orientation und einem spezifischen Widerstand von
3,3 ii.cm, mit einer Dicke von 200/Um ausgegangen, von der
eine Oberfläche 3 auf übliche Weise durch Aetzen und Polieren
vorbereitet worden ist, während die gegenüberliegende Oberfläche der Platte abgescheuert worden ist. Durch thermische
Oxydation bei 1000°C in feuchtem Sauerstoff während k5 Minuten
wird auf der ganzen Oberfläche der Platte 1 eine Siliciumoxydschicht 2 angebracht (siehe Fig. 1). Auf der Seite der
Oberfläche 3 werden in der Oxydschicht 2 an der Stelle der anzubringenden Quellen- und Senkenzonen durch bekannte
photolithographische Aetztechniken Oeffnungen angebracht (siehe Fig, 2),
Dann wird auf übliche Weise über diese Oeffnungen
Phosphor mit einer Oberflächenkonzentration von 10 Atomen/cm
hineindiffundiert, wobei als Diffusionsquelle POCl verwendet wird« Dabei werden die n-leitenden Quellen- und
Senkenzonen h und 5 gebildet (siehe Fig. 3).
209830/0952
- 10 - PitX.3357.
2162U5
Anschliessend wird (siehe Fig. k) durch Maskierung
und Aetzung die Oxydschicht 2 an der Stelle der zu bildenden
Torelektrode entfernt und wird durch thermische Oxydation bei 10000C während 20 Minuten in feuchtem Stickstoff eine
Oxydschicht 6 mit einer Dicke von 0,2 ,um erhalten (siehe
Fig. 5)· Diese Dicke ist etwas grBsser als die endgültig
verlangte Dicke (0t13/um) des Oxyds unterhalb der Torelektrode.
Dann wird das Oxyd 2 auf der Unterseite der Siliciumplatte entfernt. Nach der Erfindung wird nun ein Getter-Ψ material in Form einer Phosphorsilikatglasschicht 7 auf
dem ganzen Halbleiterkörper und auf der Oxydschicht dadurch
angebracht, dass eine Phosphordiffusion mit einer hohen
21 3
12 Minuten durchgeführt wird (siehe Fig. 6)» wobei sich in
der Unterseite der Platte durch Diffusion eine dünne n-leitende Schicht 9 bildet. Bei dieser niedrigen Temperatur tritt
praktisch keine Getterwirkung auf.
k der angewandten Temperatur etwa 0,07/um tief In die Oxydschicht 6 eingedrungen ist, wird nun von der phosphorfreien
Oxydschicht (2,6) entfernt (aiehe Fig. 7), indem etwa
10 Sekunden lang bei Zimmertemperatur in einer LBsung von
10 cm3 HF 50£, 15 cm3 HNO3 65#, und 300 cm3 H3O geätzt wird.
VKhrend dieser Aet«behändlung wird die Unterseite der
Siliciumplatte maskiert.
Dl· erwähnte Aetzflüssigkeit Rtzt das Phosphorsilikatglas erheblich schneller (0,03/um/sec) als das
darunter liegende phosphorfreie Oxyd (2,6). Infolgedessen
209830/0952
- 11 - PHN. 53*57.
ist die Aetzzeit nicht besonders kritisch, weil beim Erreichen des phosphorfreien Oxyds die Aetzgeschwindigkeit auf
einen sehr niedrigen Wert (3 - 6 . 10 /Uin/sec) herabsinkt.
So kann die verlangte Dicke der Oxydschicht 6 mit grosser Reproduzierbarkeit bestimmt werden.
Anschliessend wird zur elektrischen Stabilisierung der Oxydschicht 6 unterhalb der Torelektrode eine Phosphordiffusion
mit einer niedrigen OberflSchenkonzentration
18 "λ
(1O Atome/cm ) bei einer Temperatur von 9750C während 10 Minuten in N2 + O2 + POCl- durchgeführt. Dann wird zum Envi'oinan dar obenerwähnten Verunreinigungen als letzte Behandlung bei hoher Temperatur ein Getterschritt durchgeführt, indem die Siliciumplatte wShrend 10 Minuten auf 10500C erhitzt wird. Während der Durchführung dieses Getterschrittes diffundiert ausserdem der mit niedriger Konzentration und bei niedriger Temperatur angebrachte Phosphor 8 zur Stabilisierung der Oxydschicht 6 in diese Oxydschicht ein, während aus der getternden Phosphorsilikatglasschicht 7 auf der Unterseite der Platte durch Diffusion eine η-leitende Schicht in der Platte gebildet wird. (Diese Schicht muss entfernt werden, wenn das p-leitende Gebiet 1 auf der Unterseite kontaktiert werden soll).
(1O Atome/cm ) bei einer Temperatur von 9750C während 10 Minuten in N2 + O2 + POCl- durchgeführt. Dann wird zum Envi'oinan dar obenerwähnten Verunreinigungen als letzte Behandlung bei hoher Temperatur ein Getterschritt durchgeführt, indem die Siliciumplatte wShrend 10 Minuten auf 10500C erhitzt wird. Während der Durchführung dieses Getterschrittes diffundiert ausserdem der mit niedriger Konzentration und bei niedriger Temperatur angebrachte Phosphor 8 zur Stabilisierung der Oxydschicht 6 in diese Oxydschicht ein, während aus der getternden Phosphorsilikatglasschicht 7 auf der Unterseite der Platte durch Diffusion eine η-leitende Schicht in der Platte gebildet wird. (Diese Schicht muss entfernt werden, wenn das p-leitende Gebiet 1 auf der Unterseite kontaktiert werden soll).
Schliesslich werden auf übliche Weise Fenster in
die Oxydschicht (2,6) geätzt und werden die Torelektrode 12 und die Quellen- und Senkenkontaktschichten 10 und 11 durch
bekannte Aufdampf- und Maskierungstechniken angebracht.
Auf die beschriebene Weise kann ein Feldeffekttransistor mit isolierter Torelektrode erhalten werden, dessen
209830/0952
- 12 - PHN.5357.
2162U5
Eigenschaften durch einen Getterschritt ergeblich verbessert sind, trotz der Tatsache, dass die dünne, unterhalb der Torelektrode
vorhandene Isolierschicht die Anwendung des bei anderen Strukturen üblichen Getterschrittes mit einer auf
dem ganzen Körper vorhandenen Getterschicht unmöglich macht. Zur Veranschaulichung der erhaltenen Verbesserung
der Eigenschaften in bezug auf MOS-Transistoren, bei denen kein Aetzschritt durchgeführt wurde, sei noch erwähnt, dass
für einen npn-Transistor der obenbeschriebenen Art bei einer
" Quellen- und Torspannung gleich 0 und einer Senkenspannung
—9 —8 2 von +10V ein Leckstrom von 10-10 A/cm zwischen Quelle
und Senke gemessen wurde. Bei einem identischen Transistor, bei dem kein Getterschritt durchgeführt wurde, betrug unter
—7 2 den gleichen Bedingungen der Leckstrom mehr als 10 A/cm .
Für einen pnp-Transistor, also mit einer der des
beschriebenen Transistors entgegengesetzten Polarität, aber mit den gleichen Abmessungen und mit der gleichen Toroxyddicke, betrug ohne Getterschritt bei einer Senkenspannung
—& 2 k von ^1OV der Leckstrom mehr als 10 A/cm und bei Anwendung
des beschriebenen Getterschrittes 10 - 10~ A/cm .
Das Verfahren nach der Erfindung beschrankt sich naturgemäss nicht auf die Anwendung von Phosphorsilikatglas
als Gettermaterial, So können auch Borsilikatglas oder andere Materialien Anwendung finden. Ferner kann die Isolierschicht
statt aus Siliciumoxyd auch aus anderen Materialien,
z.B. Siliciumnitrid oder Aluminiumoxyd, bestehen. Auch kann die Isolierschicht aus aufeinander liegenden Schichten verschiedener
Materialien zusammengesetzt sein und kann der
209830/0952
- 13 - -PHX.5357
Halbleiterkörper statt aus Silicium aus anderen Halbleiter-
III V materialien, z.B. aus Germanium oder aus A B -Verbindungen bestehen. Ferner kann ausser Phosphor als Passivierungsmaterial
auch ein anderes Material, z.B. Siliciumnitrid, verwendet werden, das erwünschtenfalIs vor, während oder
nach Durchführung des Getterschrittes angebracht werden kann.
Zur Illustrierung der Tatsache, dass sich das Verfahren nach der vorliegenden Erfindung nicht auf die
Herstellung von Anordnungen mit einem Feldeffekttransxstor mit isolierter Torelektrode beschränkt, sondern auch vorteilhaft
bei anderen Halbleiteranordnung»! angewandt werden kann, wird nachstehend ein Anwendungsbeispiel der Erfindung
bei der Herstellung einer Auftreffplatte einer Bildaufnahmeröhre zur Umwandlung elektromagnetischer Bildsignale in
elektrische Signale beschrieben. Eine derartige Auftreffplatte besteht z.B, (siehe Fig. 14) aus einer η-leitenden Siliciumplatte
21, in der eine Anzahl p-leitender Zonen 22 angebracht
sind, die mit dem n-leitenden Material 21 pn-Uebergänge
bilden. Auf der Seite der Dioden 21/22 ist die Platte mit einer Isolierschicht 23 aus z.B. Siliciumoxyd überzogen,
in der an der Stelle der Zonen 22 Oeffnungen 26 angebracht sind. Venn auf die Unterseite der Platte, die mit einem
ohmschen Kontakt 25 versehen ist, längs der Pfeile Zh Licht
einfällt, werden die Dioden 21/22 von den erzeugten Ladungsträgern bis zu einem Pegel aufgeladen, der durch die örtliche
Strahlungsintensität bestimmt wird, wonach die andere Seite der Platte von einem Elektronenstrahl abgetastet wird,
der die Dioden 22 neutralisiert· Der Elektronenstrom des
209830/0952
- lh - PHiSf.5357.
Strahles, der über den Kontakt 25 abgeführt wird, ist von dem
Mass abhängig, in dem die betreffende Diode aufgeladen war, so dass Aenderungen der Strahlungsintensität in Stromänderungen
des Elektronenstrahls umgewandelt werden.
Bei der Herstellung einer derartigen Auftreffplatte ist es besonders günstig, einen Gettervorgang durchzuführen,
um Dioden mit einem möglichst niedrigen Leckstrom (Dunkelstrom) zu erhalten.
Die übliche Getterung mit einer dicken Phosphorsilikatglasschicht
bereitet hier aber auch Schwierigkeiten. Das Vorhandensein einer derartigen dicken Glasschicht auf
der Oxydschicht 23 macht die Anwendung einer Aetzmaske zum Aetzen der Oeffnungen 26 notwendig, während, wie bereits
erwähnt wurde, ausserdem die Gefahr gross ist, dass bei Anwendung eines derartigen Getterverfahrens Löcher in der
Oxydschicht entstehen.
Die Auftreffplatte nach Fig. 14 wird daher nach
der Erfindung auf folgende Weise hergestellt. Auf einer (111)-orientierten Platte 21 aus η-leitendem Silicium mit
einer Dicke von 200/um und einem spezifischen Widerstand
von 5 ii.cm wird auf übliche Weise thermisch eine Oxydschicht
23 angebracht, in die Oeffnungen geätzt werden. Durch diese Oeffnungen wird Bor zur Bildung der p-leitenden
Zonen 22 eindiffundiert, wonach das Oxyd auf der Unterseite entfernt wird, so dass die Struktur nach Fig. 10 erhalten
wird. Dann wird auf gleiche Weise wie im vorhergehenden Beispiel auf dem ganzen Körper eine Phosphorsilikatglasschicht
27 bei einer Temperatur von 9750C und mit einer
209830/0952
- 15 - PHN.5357.
Oberflfichenkonzentration von 10 Atomen/cm angebracht.
Dabei bildet sich auf der Unterseite der Platte eine dünne, hochdotierte η-leitende Schicht 28 (siehe Fig. 11).
Die Getterschicht 27 wird nun von der Oberseite der Platte auf die bereits im vorhergehenden Beispiel beschriebene Weise entfernt (siehe Fig. 12), Anschliessend
wird (siehe Fig. 13) die Platte einer Getterbehandlung bei hoher Temperatur (1O5O°C) unterworfen, wobei der Phosphor
aus der Schicht 27 eindiffundiert und eine Getterwirkung
ausübt, wodurch die Dioden 21/22 eine reproduzierbare hohe
Durchschlagspannung und einen sehr niedrigen Leckstrom aufweisen. Die Dicke der Schicht 28 nimmt bei dieser Diffusion weiter zu*
Das Anbringen der Fenster 26 (siehe Fig. Ak) erfordert nun keine zusätzliche Maske. Die dünne, auf den
Zonen 22 vorhandene Oxydschicht wird durch eine kurzzeitige Aetzung in einer gepufferten HF-LCsung entfernt, wobei
zwischen den Dioden 21/22 eine Oxydschicht genügender Dicke
zurückbleibt.
Schliesslich wird die Platte auf der Unterseite
auf «ine Geaamtdicke von 30/um abgaltst, so dass praktisch
alle von der Strahlung 2k erzeugten Ladungsträger die Dioden 21/22 erreichen können. Nach dem Anbringen eines
Kontakts 25, der vorzugsweise in Form eines ringförmigen Kontakts an dem Rande der Platte entlang angebracht wird,
kann die Auftreffplatte in einer Aufnahmeröhre montiert werden.
209830/0952
- 16 - γττχ.5357.
können die Materialien der Isolierschicht 23, der Getterschicht 27 und des Halbleiterkörpers nach Wahl des Fachmanns
geändert werden, wie bei dem vorhergehenden Beispiel beschrieben wurde. Bei Anwendung eines Abtaststrahls mit
positiven Ladungsträgern statt des erwähnten Elektronen-Strahls
können die Zonen 22 auch η-leitend sein, während die Platte 21 dann p-leitend ist. Ferner ist es einleuchtend,
dass das Verfahren nach der Erfindung erwünschtenfalls bei
der Herstellung vieler anderer Halbleiteranordnungen angewandt werden kajin.
Es wird weiter einleuchten, dass für den Fachmann im Rahmen der Erfindung viele Abänderungen möglich sind.
So kann insbesondere die Getterschicht vor der Durchführung des Getterverfahrens in den beschriebenen Beispielen statt
über die ganze obere Oberfläche (3) der Halbleiterplatte über nur einen Teil dieser Oberfläche von der untenliegenden
Isolierschicht entfernt werden, z.B. bei der Herstellung eines MOS-Transistors .bloss vom Torelektrodenoxyd.
209830/0952
Claims (1)
- - 17 - pip;. "53*7.PATENTANSPRÜCHE;f 1.) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, von dem eine Oberfläche wenigstens teilweise mit einer Isolierschicht überzogen ist, wobei nach dem Anbringen der Isolierschicht auf der ganzen Halbleiteroberfläche und auf der Isolierschicht eine Schicht aus einem Gettermaterial angebracht wird, wonach eine Wärmebehandlung zum Entfernen unerwünschter Verunreinigungen aus dem Halbleiterkörper und aus der Isolierschicht durchgeführt wird, dadurch gekennzeichnet, dass das Gettermaterial bei einer derart niedrigen Temperatur angebracht wird, dass praktisch keine Getterwirkung auftritt; dass anschliessend das Gettermaterial wenigstens von einem Teil der Isolierschicht entfernt wird, und dass die erwähnten Verunreinigungen während eines Getterschrittes durch Erhitzung auf hohe Temperatur in Gegenwart des verbleibenden Gettermaterials entfernt werden, nach welcher Erhitzung nur Behandlungen bei Temperaturen durchgeführt werden, die niedriger sind als die Temperatur, bei der die erwähnte Getterwirkung in merklichem Masse auftritt,2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Getterschicht eine Glasschicht mit einer von der Zusammensetzung der Isolierschicht verschiedenen Zusammensetzung verwendet wird, welche Glasschicht durch selektives Aetzen von der Isolierschicht entfernt wird.3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Glasechicht selektiv entfernt wird, indem mit209830/0952- 18 - pit:.5357.einem Aetzmittel geätzt wird, das die Glasschicht viel schneller als die Isolierschicht angreift.4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass auf einer Isolierschicht, die wenigstens an der Oberfläche aus Siliciumoxyd besteht, eine Getterschicht aus Phosphorsilikatglas angebracht wird, und dass for die Aetzung eine fluorwasserstoffhaltige Lösung angewandt wird. 5« Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach Entfernung des" Gettermaterials von der Isolierschicht vor oder während der Durchführung des Getterschrittes ein passivierendes Material auf der Isolierschicht angebracht wird.6. Verfahren nach Anspruch 5t bei dem als Gettermaterial ein Phosphorsilikatglas angewandt wird, und bei dem die Isolierschicht wenigstens an der Oberfläche aus Siliciumoxyd besteht,dadurch gekennzeichnet, dass vor der Durchführung des Getterschrittes als passivierendes Material ein Phosphorsilikatglas mit einem niedrigeren Phosphorgehalt als die Getterschicht bei einer Temperatur niedriger als die Gettertemperatur angebracht wird, 7· Verfahren nach einem oder mehreren der vorangehenden Ansprüche zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Torelektrode, dadurch gekennzeichnet, dass nach dem Anbringen der Getterschicht bei niedriger Temperatur die Getterschicht von wenigstens der an Stelle der anzubringenden Torelektrode anwesenden Isolierschicht entfernt wird.8. . Durch das Verfahren nach einem oder mehreren der vorangehenden Ansprüche hergestellte Halbleiteranordnung.209830/0952
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7100275A NL7100275A (de) | 1971-01-08 | 1971-01-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2162445A1 true DE2162445A1 (de) | 1972-07-20 |
| DE2162445B2 DE2162445B2 (de) | 1980-08-28 |
| DE2162445C3 DE2162445C3 (de) | 1981-04-16 |
Family
ID=19812221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2162445A Expired DE2162445C3 (de) | 1971-01-08 | 1971-12-16 | Verfahren zur Herstellung einer Halbleiteranordnung |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3811975A (de) |
| JP (1) | JPS5340077B1 (de) |
| AU (1) | AU3742871A (de) |
| CA (1) | CA937496A (de) |
| DE (1) | DE2162445C3 (de) |
| FR (1) | FR2121664B1 (de) |
| GB (1) | GB1366991A (de) |
| NL (1) | NL7100275A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3037316A1 (de) * | 1979-10-03 | 1981-04-23 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Verfahren zur herstellung von leistungs-schaltvorrichtungen |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010572A (de) * | 1973-05-25 | 1975-02-03 | ||
| US3923567A (en) * | 1974-08-09 | 1975-12-02 | Silicon Materials Inc | Method of reclaiming a semiconductor wafer |
| JPS51102556A (de) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | |
| US4040893A (en) * | 1976-04-12 | 1977-08-09 | General Electric Company | Method of selective etching of materials utilizing masks of binary silicate glasses |
| US4125427A (en) * | 1976-08-27 | 1978-11-14 | Ncr Corporation | Method of processing a semiconductor |
| US4388147A (en) * | 1982-08-16 | 1983-06-14 | Intel Corporation | Method for steam leaching phosphorus from phosphosilicate glass during semiconductor fabrication |
| US4525239A (en) * | 1984-04-23 | 1985-06-25 | Hewlett-Packard Company | Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits |
| JPS6124240A (ja) * | 1984-07-13 | 1986-02-01 | Toshiba Corp | 半導体基板 |
| US4589928A (en) * | 1984-08-21 | 1986-05-20 | At&T Bell Laboratories | Method of making semiconductor integrated circuits having backside gettered with phosphorus |
| JPH1140498A (ja) | 1997-07-22 | 1999-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7410901B2 (en) * | 2006-04-27 | 2008-08-12 | Honeywell International, Inc. | Submicron device fabrication |
| US10276362B2 (en) * | 2016-04-29 | 2019-04-30 | Infineon Technologies Ag | Method for processing a semiconductor region and an electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1209914A (en) * | 1967-03-29 | 1970-10-21 | Marconi Co Ltd | Improvements in or relating to semi-conductor devices |
-
1971
- 1971-01-08 NL NL7100275A patent/NL7100275A/xx unknown
- 1971-12-16 DE DE2162445A patent/DE2162445C3/de not_active Expired
- 1971-12-16 US US00208706A patent/US3811975A/en not_active Expired - Lifetime
- 1971-12-30 AU AU37428/71A patent/AU3742871A/en not_active Expired
-
1972
- 1972-01-05 CA CA131699A patent/CA937496A/en not_active Expired
- 1972-01-05 GB GB50972A patent/GB1366991A/en not_active Expired
- 1972-01-05 JP JP5772A patent/JPS5340077B1/ja active Pending
- 1972-01-07 FR FR7200450A patent/FR2121664B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1209914A (en) * | 1967-03-29 | 1970-10-21 | Marconi Co Ltd | Improvements in or relating to semi-conductor devices |
Non-Patent Citations (1)
| Title |
|---|
| Journal of the Electrochemical Society, Vol. 110, Nr. 6, Juni 1963, S. 533-537 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3037316A1 (de) * | 1979-10-03 | 1981-04-23 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Verfahren zur herstellung von leistungs-schaltvorrichtungen |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2121664A1 (de) | 1972-08-25 |
| JPS4713870A (de) | 1972-07-21 |
| DE2162445B2 (de) | 1980-08-28 |
| JPS5340077B1 (de) | 1978-10-25 |
| US3811975A (en) | 1974-05-21 |
| NL7100275A (de) | 1972-07-11 |
| CA937496A (en) | 1973-11-27 |
| AU3742871A (en) | 1973-07-05 |
| GB1366991A (en) | 1974-09-18 |
| DE2162445C3 (de) | 1981-04-16 |
| FR2121664B1 (de) | 1977-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2133978C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2546564A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
| DE1614356A1 (de) | Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren | |
| DE2253702A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
| DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
| DE2162445A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung | |
| DE2707693A1 (de) | Verfahren zum herstellen von dotierten zonen mittels ionenimplantation | |
| DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE2103468A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1803024C3 (de) | Verfahren zum Herstellen von Feldeffekttransistorbauelementen | |
| DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| CH495633A (de) | Halbleiteranordnung | |
| DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
| DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
| DE1514359B1 (de) | Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1514017A1 (de) | Halbleiteranordnung | |
| DE2318179C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
| DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
| DE1644028A1 (de) | Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers | |
| DE3015101C2 (de) | ||
| DE1564406C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |