DE2133978C3 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2133978C3
DE2133978C3 DE2133978A DE2133978A DE2133978C3 DE 2133978 C3 DE2133978 C3 DE 2133978C3 DE 2133978 A DE2133978 A DE 2133978A DE 2133978 A DE2133978 A DE 2133978A DE 2133978 C3 DE2133978 C3 DE 2133978C3
Authority
DE
Germany
Prior art keywords
mask
layer
recess
doping
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2133978A
Other languages
English (en)
Other versions
DE2133978B2 (de
DE2133978A1 (de
Inventor
Johannes Arnoldus Eindhoven Appels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2133978A1 publication Critical patent/DE2133978A1/de
Publication of DE2133978B2 publication Critical patent/DE2133978B2/de
Application granted granted Critical
Publication of DE2133978C3 publication Critical patent/DE2133978C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Ein Verfahren dieser Art ist aus IBM-Technical Disclosure Bulletin Vol. 8 (1965) Nr. 4 S. 659-660 bekannt
Unter Aktivatoren sind in dieser Anmeldung nicht nur Donatoren und Akzeptoren, sondern auch Materialien zu verstehen, die andere elektrische Eigenschaften des Halbleitermaterials, ζ. B. die Lebensdauer der Minoritätsladungsträger, bestimmen.
Verfahren, bei denen örtliche Oxydation einer Halbleiteroberfläche ein wenigstens teilweise in den Halbleiterkörper versenktes Oxydmuster angebracht wird, sind bekannt z. B. aus der DE-OS 19 18 845 und werden in der Halbleitertechnik für unterschiedliche Zwecke angewendet Auch ist es bekannt dabei die von dem Oxydmuster abgedeckte Halbleiteroberfläche mit Donatoren oder Akzeptoren z. B. durch Diffusion zu dotieren.
Das lokalisierte Dotieren von Halbleiterkörpern mit Hilfe von Masken ist allgemein, z. B. aus der FR-PS 15 73 306 bekannt
Die Anwendung von Oxydmustern, bei denen die ganze angrenzende Halbleiteroberfläche durch Einbau von Donator- oder Akzeptorelementen dotiert ist, bereitet in der Praxis aber häufig Schwierigkeiten. Die dotierte Oberflächenzone kann sich z. B. bis zu einer anderen hochdotierten Schicht der Anordnung crstrekken und dadurch z. B. die Durchschlagspannung eines pn-Überganges herabsetzen. Auch kann diese Oberflächenzone örtlich die Bildung eines unerwünschten gut leitenden Stromweges veranlassen, der Kurzschluß oder andere unerwünschte Erscheinungen in der Halbleiteranordnung herbeiführen kann.
Unter anderem aus diesem Grunde ist es in der Praxis oft erwünscht daß die von einem versenkten Oxydmuster abgedeckte Halbleiteroberfläche nicht völlig, sondern nur örtlich mit einem Aktivator einer bestimmten Art dotiert wird. Dadurch bilden sich Strukturen, die, wie nachstehend näher erläutert wird, die Möglichkeit vieler interessanter und wichtiger Anwendungen in der Halbleiteriechnologie bieten.
Da im allgemeinen eine derartige Struktur nicht ohne zusätzliche Bearbeitungsschritte, wie zusätzliche Maskierungs- und Ausrichtschritte, erzielt werden kann, ergibt die Anwendung dieser Strukturen bei der Herstellung von Halbleiteranordnungen, gegebenenfalls in Form von integrierten Schaltungen, häufig große ■\ Schwierigkeiten. Wie bekannt wird durch zusätzliche Maskierungsvorgänge die Ausbeute verringert und werden die Kosten erhöht so daß solche zusätzlichen Vorgänge wenn möglich vermieden werden sollen.
Der Erfindung liegt die Aufgabe zügrunde, das ίο Verfahren nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß eine Struktur mit einem versenkten Oxidmuster, das von wenigstens einer nur örtlich durch Einbau von Aktivatoren dotierten Oberflächenzone begrenzt wird, erhalten werden kann, ohne daß für die r> örtliche Dotierung zusätzliche Ausrichtschritte erforderlich sind.
Dabei liegt der Erfindung u.a. die Erkenntnis zugrunde, daß diese örtliche Dotierung ohne einen zusätzlichen Ausrichtschritt erhalten werden kann, 2(i wenn auf zweckmäßige Weise das Vorhandensein eines bereits bei einer vorhergehenden Bearbeitung erhaltenen frei hervorragenden Randes einer Maske benutzt wird.
Diese Aufgabe wird erfindungsgemäß durch die im ?, kennzeichnenden Teil des Anspruchs 1 genannten Merkmale gelöst
Die mit dem erfindungsgemäßen Verfahren erzielten Vorteile bestehen insbesondere darin, daß durch Anwendung der nach der Materialentfernung erhaite-JIi nen frei hervorragenden Randteile der Maske die gewünschte örtliche Dotierung erzielt wird, ohne daß ein zusätzlicher Ausrichtschritt erforderlich ist
Dabei kann die Maskierung durch den frei hervorragenden Maskenrand auf verschiedene Weise benutzt r. werden.
An erster Stelle kann dieser frei hervorragende Rand unmittelbar als Maskierung gegen Aktivatoren verwendet werden, z. B. beim Anbringen dieser Aktivatoren durch Ionenbeschuß oder durch Aufdampfen und im 'tu allgemeinen bei allen Dotierungsverfahren, bei denen die Aktivatoren gemäß einem praktisch quer zu der Maske gerichteten Strom oder Strahl zugeführt werden.
Die maskierende Wirkung des frei hervorragenden Maskenrandes kann auch auf indirektem Wege zum
■r. Anbringen einer örtlichen Dotierung benutzt werden, und zwar dadurch, daß zunächst unter Verwendung dieser Maskierung eine zweite Maske, z.B. eine
Oxydmaske, angebracht wird, die gegen Aktivatoren
maskiert wonach zum Erhalten der örtlichen Dotierung
-«ι diese zweite Maske benutzt wird.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher « beschrieben. Es zeigt
F i g. 1 schematisch eine Draufsicht auf einen Teil einer ersten Halbleiteranordnung, die durch ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellt ist;
mi Fig.2 schematisch einen Querschnitt durch diese Anordnung längs der Linie H-II der F i g. 1;
F i g. 3—8 schematisch Querschnitte durch die Anordnung nach den F i g. 1 und 2 in aufeinander folgenden Herstellungsstufen;
tv-. F i g. 9 schematisch eine Draufsicht auf Halbleiteranordnung die durch ein zweites Ausführungsbeispiel des eriindungsgemäßen Verfahrens hergestellt ist;
Fig. 10 schematiscli einen Querschnitt durch diese Anordnung längs der Linie X-Xder F i g. 9;
Fig. II —16 schematisch Querschnitte durch die Anordnung nach den Fig.9 und 10 in aufeinander folgenden Herstellungsstufen;
Fig. 17 schematisch einen Querschnitt durch eine ·. Halbleiteranordnung, die durch ein drittes Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellt ist;
Fig. 18—22 schematisch Querschnitte durch die Anordnung nach Fig. 17 in aufeinander folgenden ι ο Herstellungsstufen;
Fig.23 schematisch einen Querschnitt durch eine Halbleiteranordnung die durch ein viertes Ausführungsbeispiel der Erfindung hergestellt ist.
Fig. 24—28 schematisch Querschnitte durch die r, Anordnung nach F i g. 23 in aufeinander folgenden Herstellungsstufen, und
Fig.29—31 schematisch Querschnitte durch weitere durch Ausführungsbeispiele des erfindungsgemäßen Verfahrens hergestellte Anordnungen. tu
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind in den Figuren mit den gleichen Bezugsziffern bezeichnet
F i g. 1 ist eine Draufsicht auf und F i g. 2 schematisch einen Querschnitt längs der Lin<e II-II der Fi g. 1 durch _>, eine Auftreffplatte zur Umwandlung elektromagnetischer Strahlung in elektrische Signale zur Anwendung in Aufnahmeröhren von z. B. Fernsehkameras. Diese Auftreffplatte (siehe Fig. 1 und 2) besteht aus einem Gebiet 1 aus n-Ieitendem Silicium in Form einer Platte κι mit einem spezifischen Widerstand von 8 Ω · cm, die auf einer Seite mit strahlungsempfindlichen MESA-Diodenstrukturen mit pn-Übergängen 2 versehen ist die zwischen der Platte 1 und einer in diese Platte eindiffundierten p-leitenden Oberflächenschicht 3 lie- ι; gen. Die Nuten 4 zwischen den Mesas sind mit einer Siliciumoxydschicht 5 überzogen, die unten in den Nuten an eine Dotierungszone 6 aus η-leitendem Silicium mit einer höheren Dotierung als das Gebiet 1 grenzt Infolgedessen wird die Möglichkeit, daß sich die m Erschöpfungsschichten benachbarter Dioden berühren, in erheblichem Maße beschränkt und auch die Bildung einer Inversionsschicht die eine unerwünschte elektrische Verbindung zwischen benachbarten Dioden zur Folge hat verhindert. Ferner tritt infolge des Unter- ι. sehiedes in der Dotierungskonzentration /wischen der Dotierungs/.one f> und dem Gebiet I ein Driflfeld auf, wodurch verhindert wird, daß örtlich unter der Einwirkung auffallender Strahlung erzeugte Ladungsträger sich zu einer anderen als der nächstliegenden v> Diode bewegen. Die n-Ieitende Dotierungszone 6 grenzt nicht an die p-leitende Oberflächenschicht 3, sondern ist von dieser Schicht durch das n-leitende Gebiet 1 getrennt
Diese Auftreffplatte kann auf übliche Weise in einer Aufnahmeröhre montiert werden. Dabei fällt z. B. die Strahlung auf die von der Schicht 3 abgekehrte Seite der Platte in Richtung der Pfeile in F i g. 2 ein, während die Platte auf der Seite der Oberflächenschicht 3 von einem Elektronenstrahl abgetastet wird, wobei ein Teil der wi Oberfläche, auf die die Strahlung einfällt mit einem Anschlußkontakt 17 versehen ist, der sich vorzugsweise an dem ganzen Rand der Platte entlang erstreckt
Durch das Vorhandensein der hochdotierten n-leitenden Dotierungszone 6 werden unerwünschte elektrische tr, Verbindungen zwischen den Dioden vermieden. Dies würde auch erreich 1 werden, wenn sich die n-leitcndc Duticrungxzonc 6 Ober die ganze Oberfläche der Vertiefung bis zu der p-leitcnden Oberflächenschicht 3 erstrecken würde. Die Anordnung nach F i g. 2 ergibt jedoch in diesem Zusammenhang den wesentlichen Vorteil, daß die Durchschlagspannung der Dioden erheblich höher und die Diodenkapazität erheblich niedriger ist.
Die beschriebene Anordnung läßt sich nach der Erfindung auf einfache Vv eise wie folgt herstellen (siehe F ig. 3-8).
Es wird von einem einkristallinen, in der 111 -Richtung orientierten Gebiet 1 aus η-leitendem Silicium mit einem spezifischen Widerstand von 8 Ω · cm, in Form einer Platte mit einem Durchmesser von 25 mm und einer Dicke von 250 μηι ausgegangen.
Von dieser Platte wird eine Oberfläche 7 flach poliert, wonach in diese Oberfläche Bor eindiffundiert wird. Dabei bildet sich eine p-leitende Oberflächenschicht 3 mit einer Dicke von 0,5 μΐπ mit einer Oberflächenkonzentration von 1019 Akzeptoratomen/cm3 (siehe F i g. 3).
Dann wird auf der Oberfläche auf bekannte Weise zur Bildung der ersten Maske eine Siliciumnitridschicht 8 mit einer Dicke von 0,15 μίτι durch Erhitzung in einer SiH4 und NH3 enthaltenden Atmosphäre bei einer Temperatur von etwa 1000°C angebracht Auf dieser Siliciumnitridschicht 8 wird anschließend ebenfalls zur Bildung der ersten Maske eine Siliciumoxidschicht 9 mit einer Dicke von 0,8 μηι durch Erhitzung in einer SiH«, CO2 und H2 enthaltenden Atmosphäre angebracht.
Unter Verwendung von in der Halbleitertechnik allgemein üblichen Photomaskierungsverfahren wird aus dieser Doppelschicht aus Siliciumnitrid und Siliciumoxyd die erste Maske 10 gebildet, die aus quadratischen Inseln von 17x17 μπι2 mit einer Teilung von 22 μπι besteht Dadurch wird die Struktur nach F i g. 5 erhalten.
Mit einer Ätzflüssigkeit, die aus 170 cm3 60%igem HNO3, 280 cm3 rauchendem HNO3. 110 cm3 4O°/oigem HF und 440 cm3 Eisessig besteht, wird die Platte nun an der Oberfläche 7 bei 20C während 1 Minute geätzt, wobei die andere Oberfläche der Platte mit einem ätzbeständigen Lack abgedeckt wird. Dadurch wird in den nicht mit der ersten Maske 10 abgedeckten Teil der Oberfläche 7 eine Vertiefung geätzt die aus Nuten 4 (siehe Fig. 6) mit einer Tiefe von etwa 5μπι besteht Dabei wird auch unterhalb des Randes der ersten Maske 10 Material entfernt, so daß der Randteil 11 der ersten Maske 10 über eine Breite von etwa 3 μπι frei hervorragt (siehe F i g. 6).
Dann wird unter Verwendung einer durch diese frei, hervorragenden Randteile 11 der ersten Maske 10 erhaltenen Maskierung örtlich eine ar. die Oberfläche 12 der Nuten 4 grenzende Dotierungszone 6 durch Ionenbeschuß mit Phosphor dotiert (siehe F i g. 7). Die Platte wird zu diesem Zweck in einen Ionenbeschußapparat gesetzt und einem Strom von Phosphorionen ausgesetzt, die längs der Pfeile nach Fig.7 praktisch quer auf die Maske einfallen, wobei die unterhalb des hervorragenden Randteils U der ersten Maske 10 liegenden Teile der Oberfläche 12 gegen Dotierung maskiert werden. Die Energie der einfallenden Phosphorionen beträgt 2-10* eV; die Dichte der implantierten Phosphorionen beträgt 1014 Ionen/cm2.
Die zu der ersten Maske 10 gehörige dicke Siliciumoxidschicht 9 wird nun auf übliche Weise durch Ätzen in einer Pufferlösung mit NH«F entfernt wonach die Platte 4 Stunden lang bei 10000C in bei 95° C gesättigtem Wasserdampf oxydiert wird. Während dieser Oxydation werden die Nuten 4 teilweise mit
einem Oxidmuster S aus Siliciumoxid ausgefüllt. Die Siliciumnitridschicht 8 maskiert dabei das unterhalb dieser Maske liegende Silicium gegen Oxydation, so daß sich das Oxidmuster 5 nur in den Nuten 4 bildet. Die n-leitende Dotierungszone 6 diffundiert dabei weiter bis zu einer Tiefe von etwa 1,5 μιτι unterhalb des Oxidmusters 5 in das Silicium ein. Dadurch wird die Struktur nach F i g. 8 erhalten.
Die Siliciumnitridschicht 8, die bei dieser Behandlung oberflächlich oxydiert worden ist, wird dann mit Hilfe von Phosphorsäure bei 1800C entfernt Anschließend wird die Platte auf eine geringe Dicke (eine Gesamtdikke von etwa 30 μπι) geätzt und auf der Seite der Dioden gegebenenfalls noch mit weiteren Schichten zur Verbesserung der Wirkung der A.uftreffplatte verseher.. Ferner wird sie auf übliche Weise mit einem Kontakt 17 versehen (siehe Fig.2) und in einer Aufnahmeröhre montiert
Die beschriebene Struktur und die Herstellung derselben können auf verschiedene Weise abgeändert werden. So kann z.B. auch die Oxydation so weit fortgesetzt werden, daß das Oxidmuster 5 die Nuten 4 völlig ausfüllt, so daß eine flachere Oberfläche erhalten wird. Auch kann die Dotierung der Dotierungszone 6 statt durch Ionenimplantation z. B. durch Aufdampfen von Donatoren längs der Pfeile nach F i g. 7 erfolgen. Weiter kann die Siliciumoxidschicht 9, die zur Verbesserung der Maskierung gegen Ionenimplantation dient, durch eine andere Schicht z. B. durch eine Metallschicht, ersetzt werden.
Fig.9 ist eine Draufsicht auf und Fig. 10 ein Querschnitt längs der Linie X-X der F i g. 9 durch einen Feldeffekttransistor mit isolierter Gateelektrode (in diesem Falle einen MOS-Transistor), der durch ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellt ist Die Anordnung (siehe Fig. 10) enthält eine p-leitende, 111 -orientierte Siliciumplatte 21 mit einem spezifischen Widerstand von 1 Ω · cm, η-leitende Source und Drainzonen 22 und 23 mit sich daran anschließenden Metallschichten 24 und 25 und eine Gateelektrode in Form einer Metallschicht 26, die durch eine Oxidschicht 27 aus Siliciumoxid von der p-leitenden Siliciumplatte 21 getrennt ist Die Anordnung enthält außerdem eine p-leitende Dotierungszone 28 mit einer derart hohen Dotierung, daß in dieser Zone im normalen Betriebszustand keine Inversionsschicht gebildet werden kann. Diese Dotierungszone 28 grenzt an ein Oxidmuster 29 aus Siliciumoxyd, das in das Silicium versenkt ist
Durch das Vorhandensein der Dotierungszone 28, deren Grenzen in Fig.9 gestrichelt angedeutet sind, wird die Bildung unerwünschter elektrischer Verbindungen zwischen der (den) Source und/oder Drainzone(n) und anderen Teilen der Halbleiterplatte, in der gegebenenfalls weitere Schaltungselemente angebracht sein können, vermieden.
Die Anordnung wird nach einem Ausführungsbeispiel der Erfindung auf folgende Weise hergestellt (siehe Fig. 11 —16). Es wird von einer 111-orientierten p-leitenden Siliciumplatte 21 mit einem spezifischen Widerstand von 1 Ω · cm ausgegangen. Auf dieser Platte werden, wie im vorangehenden Beispiel, zur Herstellung der ersten Maske eine Siliciumnitridschicht 30 mit einer Dicke von 0,15 um und eine Siliciumoxidschicht 31 mit einer Dicke von 0,8 um angebracht welche Doppelschicht durch bekannte Photomaskierungstechniken in die Form eines Rechtecks von 100 χ 200 um2 gebracht wird. Dadurch wird im Querschnitt die Struktur nach Fig. 11 erhalten. Dieses aus der Siliciumnitridschicht 30 und der Siliciumoxidschicht 31 bestehende Rechteck bildet die erste Maske. Dann werden die nicht mit der ersten Maske abgedeckten '■> Siliciumgebiete geätzt, bis eine Vertiefung mit einer Tiefe von etwa 2 μη> und ein frei hervorragender Randteil 32 (siehe Fig. 12) mit einer Breite von 1 μπι erhalten sind, welche Atzbehandlung z. B. in einer mit Isopropanol gesättigten Lösung aus 850 cm3 H2O und
ίο 250 g KOH bei 85°C durchgeführt wird. Durch Implantation von Borionen längs der Pfeile nach Fig. 12 bei 2 ■ 10«eV und mit einer Dichte von 10>< Ionen/cm2 (gleich wie im vorangehenden Beispiel) wird eine p-leitende Dotierungszone 28 in den nicht
ι ■> unterhalb der erster». Maske 30,31 liegenden Süiciumgebieten erhalten (siehe F i g. 12).
Die Siliciumoxidschicht 31 wird dann mit einer wäßrigen H F-Lösung entfernt, wobei durch Erhitzung auf 10000C während 10 Minuten in trockenem Sauerstoff, während 1 Stunde in trockenem Stickstoff und während 16 Stunden in bei 95° C gesättigtem Wasserdampf die durch die Ätzbehandlung erhaltene Vertiefung in der Siliciumplatte praktisch völlig mit einem Oxidmuster 29 ausgefüllt wird (siehe Fig. 13);
?<■, dabei erhält die Dotierungszone 28 durch Diffusion eine Gesamtdicke von 1,2 μπι.
Die Siliciumnitridschicht 30 wird nun unter Zuhilfenahme eines Photomaskierungsschrittes teilweise weggeätzt wonach ein Streifen 33 mit Abmessungen von
jo 10 χ 200μπι2 übrig bleibt (siehe Fig. 14). Dieser Streifen 13 wird nun als Diffusionsmaske für eine Arsendiffusion verwendet der eine Oxydationsbehandlung bei 1000° C in bei 95° C gesättigtem Wasserdampf folgt wonach die Struktur nach Fig. 15 mit eindiffun-
r. dierten η-leitenden Source und Drainzonen 22 und 23, die mit einer sich an das versenkte Oxidmuster 29 anschließenden Oxidschicht 34 überzogen sind, erhalten wird.
Die Siliciumnitridschicht 33 wird nun mit Phosphor-
säure bei 180° C entfernt während durch eine anschließende Oxidationsbehandlung bei 1000° C eine Oxidschicht 27 mit einer Dicke von 0,2 μπι auf dem zwischen den Source und Drainzonen 22 und 23 liegenden Silicium angebracht wird (siehe Fig. 16).
Dann werden Kontaktfenster und werden durch allgemein übliche Techniken die Metallschichten 24,25 und 26 angebracht Die Metallschicht 26 der Gateelektrode erstreckt sich dabei zu beiden Seiten bis oberhalb der Dotierungszone 28. Dadurch ist die obenbeschriebe-
Ή) ne Struktur nach den F i g. 9 und 10 erhalten.
Eine dritte Anordnung, die gemäß einem weiteren Ausführungsbeispiel des erfindungsgemäßen Verfahrens vorteilhaft unter Verwendung einer möglichst geringen Anzahl von Maskierungs- und Ausrichtschrit-
v-, ten hergestellt werden kann, ist in Fig. 17 im Querschnitt dargestellt Dabei ist ein ringförmiges versenktes Oxydmuster 43 aus Siliciumoxid angebracht das ein inselförmiges Gebiet 42 einer n-leitenden epitaktischen Siliciumschicht die auf einem p-leitenden
mi Substrat 41 angebracht ist völlig umgibt An das Oxidmuster 43 grenzt eine ρ+-leitende Dotierungszone 44, die sich bis in dem Substrat 41 erstreckt In dem inselförmigen Gebiet 42 ist ein Transistor mit einer p-leitenden Basiszone 45, einer η-leitenden Emitterzone
bs 46 und einer η-leitenden Kollektorkontaktdiffusionszone 47 angebracht Diese Zonen werden durch Metallschichten 48, 49 und 50 über Kontaktfenster in einer Siliciumoxidschicht 51 kontaktiert
Das ringförmige Oxydmuster 43 mit den p-leitenden Dotierungszonen 44 ersetzt in diesem Beispiel die in monolitischen integrierten Schaltungen übliche, sich durch die ganze Dicke der das inselförmige Gebiet 42 enthaltenden epitaktischen Schicht hindurch erstrekkende Trenndiffusion zur gegenseitigen elektrischen Isolierung der Teile der Schaltungsanordnung. Ein wesentlicher Vorteil besteht dabei darin, daß eine oder mehrere zu den Schaltungselementen gehörige Zonen, wie z. B. die Basiszone 45 des Transistors nach F i g. 17, auf das Oxidmuster 43 gelegt werden können, wodurch der benötigte Raum stark herabgesetzt wird. Bei der üblichen Isolierung durch Trenndiffusion ist dies nicht möglich. Auch sind die Streukapazitäten zwischen den Metallschichten 49 und 50 und dem darunterliegenden Halbleitermaterial durch das Vorhandensein des Oxidmusters 43 wesentlich niedriger als bei Anwendung üblicher Trenndiffusionen.
Die Struktur nach Fig. 17 kann gemäß einem weiteren Ausführungsbeispiel des Verfahrens nach der Erfindung auf folgende Weise hergestellt werden (siehe Fig. 18—22). Es wird von einem 111-orientierten, p-Ieitenden Substrat 41 in Form einer SüiciumplaUe mit einem spezifischen Widerstand von 5 Ω - cm ausgegangen. Auf diesem Substrat wird durch in der Halbleitertechnik allgemein übliche Verfahren eine n-leitende epitaktische Schicht 42 mit einem spezifischen Widerstand von 1 Ω · cm und einer Dicke von 3 μΐη epitaktisch angewachsen. Auf die in den vorangehenden Beispielen beschriebene Weise wird nun auf dieser epitaktischen Schicht 42 zur Herstellung der ersten Maske eine Siliciumnitridschicht 52 (siehe Fig. 18) mit einer Dicke von 0,15 μπι angebracht. Auf diese Siüciumniiridschicht 52 wird nun aber nicht eine Oxidschicht, sondern eine Chromschicht 53 mit einer Dicke von 0,4 μπι aufgedampft, wonach durch Ätzen eine ringförmige öffnung in dieser Nitrid-Chromschicht angebracht wird. Das Chrom kann dabei mit einer Lösung von 40%-igem HCl und Wasser in einem Volumenverhältnis von 1 :1 und die Siliciumnitridschicht mit Phosphorsäure bei 180° C geätzt werden. Das unmaskierte Silicium in der ringförmigen öffnung wird nun geätzt, bis durch Unterätzung ein hervorragender Randteil 54 (siehe Fig. 18) der Nitrid-Chrommaske, d h. der ersten Maske, mit einer Breite von 1 μπι erhalten ist In der durch die Ätzbehandlung gebildeten Nut 55 wird anschließend durch Erhitzung in einer SiH4 und Wasserdampf enthaltenden Atmosphäre bei 400° C eine Oxydschicht 56 mit einer Dicke von 0,2 μπι auf der ganzen geätzten Oberfläche angebracht, wodurch die Struktur nach F i g, !8 erhalten, wird. Dabei "A'ird sich auch auf der ersten Maske 52,53 Oxyd bilden, das aber in den Figuren der Deutlichkeit halber nicht dargestellt ist und bei der Herstellung weiter nicht von Bedeutung ist
Diese Oxydschicht 56 dient in diesem Beispiel als zweite Maskierungsschicht zum Erhalten der dotierten p-leitenden Dotierungszonen 44 (siehe F i g. 17).
Auf der ganzen Oberfläche der Platte wird nun (siehe Fig. 19) eine Photolackschicht 57 eines positiven Photolacks angebracht Unter einem positiven Photolack ist, wie üblich, ein ätzbeständiger photoempfindlicher Lack zu verstehen, der durch Belichtung in einer zu diesem Lack gehörigen Entwicklungsflüssigkeit löslich wird und in dieser Flüssigkeit in unbelichteten! Zustand unlöslich ist Ein negativer Photolack ist in einer zugehörigen Entwicklungsflüssigkeit in unbelichtetem Zustand löslich und wird nach Belichtung in dieser
Flüssigkeit unlöslich.
Der positive Photolack wird nun längs der Pfeile nach F i g. 19 belichtet. Dabei wird die maskierende Wirkung des hervorragenden Randteils 54 benutzt, der durch das Vorhandensein der Chromschicht 53 gegen die Belichtung maskiert Nach Entwicklung verbleibt die Photolackschicht 57 also nur unterhalb dieses Randteils 54. Durch Ätzen mit einer mit NH4F gepufferten Lösung von HF wird die Oxydschicht 56 von den nicht unterhalb
lu des Randteils 54 liegenden Gebieten entfernt so daß die Struktur nach F i g. 20 erhalten ist
Die Photolackschicht 57 und die Chromschicht 53 werden nun auf chernii Aftern Wege mit bekannten Mitteln entfernt (siehe Fig.21). Nun ist die zweite Maske 56' entstanden, derer. Umfang innerhalb der Nut 55 in Projektion praktisch mit dem Umfang der ersten Maske zusammenfällt
Anschließend wird 10 Minuten lang bei 9500C Bor eindiffundiert, so daß p+-leitende Dotierungszonen 44 erhalten werden (Fig.21), wonach 1 Stunde lang auf 1000° C in Stickstoff und 16 Stunden lang in bei 95° C gesättigtem Wasserdampf erhitzt wird. So wird die Struktur nach F i g. 22 erhalten, bsi der die durch das Ätzen des Siliciums erhaltene Nut 55 vöiiig mit dem Oxydmuster 43 ausgefüllt ist Nun ist ein inseiförm>c η-leitendes Gebiet 42' erhalten, das durch das Oxydmuster 43 und den im Betriebszustand gesperrten pn-Ubergang zwischen dem inselförmigen Gebiet 42' einerseits und dem Substrat 41 und der Dotierungszone 44 andererseits elektrisch gegen den übrigen Teil des Halbleiterkörpers isoliert ist In dieses inselförmige Gebiet 42 können anschließend nach dem Wegätzen der Silicium-Nitridschicht 52 auf bei der Herstellung monolithischer integrierter Schaltungen übliche Weise
/5 p- und η-leitende Zonen zur Bildung eines oder mehrerer Schaltungselemente eindiffundiert werden, wie oben an Hand der F i g. 17 beschrieben wurde.
F i g. 23 zeigt schematisch im Querschnitt eine vierte Halbleiteranordnung, die in technologischer Hinsicht von besonderer Bedeutung ist und sich vorteilhaft durch ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens herstellen läßt Diese Anordnung enthält ein tOO-orientiertes p-leitendes Siliciumsubstrat 61, auf dem epitaktisch eine p-Ieitende Schicht 62 mit einer Dicke von 3 μίτι und einem spezifischen Widerstand von 1 Ω ■ cm angebracht ist Zwischen der epitaktischen Schicht 62 und dem Siliciumsubstrat 61 befinden sich η-leitende vergrabene Schichten 63, an die sich diffundierte η-leitende Dotierungszonen 64 anschließen,
M) die ein inselförmiges Gebiet 62' der epitaktischen Schicht 62 umgeben und von einem in das Silicium versenkten Oxidmuster 65 aus Siliciumoxid begrenzt werden. Innerhalb des Gebietes 62 befindet sich eine an die Oberfläche grenzende η-leitende Emitterzone 66, die mit dem Gebiet 62' als Basiszone und der Zone 63 sowie der Dotierungszone 64 als Kollektorzone einen Transistor bildet Dieser Transistor (66, 62, 63, 64) ist von dem übrigen TeU des Siliciumkörpers und von gegebenenfalls darin angebrachten weiteren Schaltungselementen durch den im Betriebszustand gesperrten pn-Ubergang zwischen der η-leitenden Zone 63 und der η-leitenden Dotierungszone 64 einerseits und dem p-leitenden Siliciumsubstrat 61 andererseits elektrisch getrennt
Die Struktur nach Fig.23 hat den Vorteil einer angemessenen Raumersparung, weil das Oxidmuster 65 und die angrenzenden Dotierungszonen 64 weniger Raum beanspruchen als zwei nebeneinander liegende
Trenndiffusionen, die zur Herstellung der Struktur bisher erforderlich waren, um gesonderte Transistoren elektrisch voneinander zu trennen. Außerdem werden die Kollektor/Substratkapazität und die Kapazität zwischen der Verdrahtung 67, 68, 69 und dem ■> darunterliegenden Halbleitermaterial durch das verhältnismäßig dicke Oxydmuster 65 herabgesetzt
Die Struktur nach Fig.23 läßt sich auf folgende Weise herstellen (siehe F i g. 24—28). Es wird von einem 100-orientierten, p-leitenden, plattenförmigen Siliciumsubstrat 61 mit einem spezifischen Widerstand von 1 Ω · cm ausgegangen. Dann werden unter Verwendung allgemein üblicher Diffusionstechniken und epitaktischer Anwachsvorgänge örtlich vergrabene Schichten 63 mit einer Dicke von 2 μη?, und einer n Arsenkonzentration von etwa 1019 Atomen/cm3 angebracht. Darauf wird eine p-leitende epitaktische Schicht 62 mit einem spezifischen Widerstand 1 Ω · cm angewachsen, wonach auf der Oberfläche eine Siliciumnitridschicht 70 mit einer Dicke von 0,15 μιη angebracht wird. In diese Siliciumnitridschicht 70 wird zur Herstellung der ersten Maske eine ringförmige öffnung 71 unii:- Verwendung eines üblichen Photomaskierungsverfahrens geätzt Dadurch ist die Struktur nach F i g. 24 erhalten. 2r>
Anschließend wird die Oberfläche, auf der die Siliciumnitridschicht 70 angebracht ist, mit einem Ätzmittel geätzt, das das Silicium wohl, aber das Siliciumnitrid praktisch nicht angreift, z.B. einem Gemisch von HF, HNO3 und Essigsäure.
Das Silicium wird geätzt, bis eine derartige Unterätzung aufgetreten ist, daß die Randteile 72 der Siüciumnitridschicht etwa 1 μιη frei hervorragen, wonach zur Herstellung einer zweiten Maske mit Hilfe einer Oxidation bei 10000C in bei 950C gesättigtem j5 Wasserdampf auf der Oberfläche 73 der durch die Ätzbehandlung erhaltenen Vertiefung 74 eine zweite Maskierungsschicht 75 aus Oxid mit einer Dicke von 0,4 μιη gebildet wird, wobei das mit dem Nitrid bedeckte Silicium gegen Oxidation maskiert wird. Die erhaltene Struktur ist in F i g. 25 dargestellt.
Nun wird zur weiteren Herstellung der zweiten Maske in einer Richtung quer iu der Nitridmaske 72 eine dritte, gegen Ätzung maskierende Schicht in Form einer Chromschicht 76 mit einer Dicke von 0,15 μιη aufgedampft Infolge der maskierenden Wirkung der Randteile 72 der ersten Maske bleiben die unterhalb
: dieser Ränder liegenden Teile der zweiten Maskierungsschicht 75 von der Chromschicht frei. Dann wird das nicht mit der Chromschicht bedeckte Oxyd weggeätzt, wonach der frei gelegte Teil der Siiiciümoberfläche 73 über eine Tiefe von etwa 1 μιη weggeätzt wird, wobei die Hohlräume 77 gebildet werden (siehe Fig. 27). Das Ätzen der Hohlräume 77 soll sicherstellen, daß die nachstehend zu beschreibende Phosphordiffusion möglichst nahe bei der vergrabenen Schicht 63 durchgeführt werden kann; diese Atzbehandlung kann erwünschtenfalls, je nach der Tiefe dieser Phosphordiffusion, fortgelassen werden.
Dann wird die Chromschicht 76 z. B. durch Erhitzung «) in einer Lösung verdünnter Schwefelsäure entfernt wonach Phosphor eindiffundiert wird, so daß an der Stelle der unmaskierten Hohlräume 77 n-leitende Dotierungszonen 64 gebildet werden. Anschließend wird, wie in den vorangehenden Beispielen, eine Oxidationsbehandlung durchgeführt, bis die ringförmige Nut 74 völlig mit dem Oxydmuster ausgefüllt ist : während welcher Behandlung die Dotierungszone 64 so weit in das Silicium hineindiffundiert, daß sie sich der vergrabenen Schicht 63 anschließt (siehe F i g. 28). Nach Entfernung der Nitridschicht 70 und nach Anbringung einer weiteren Oxidschicht 78 (siehe F i g. 23) werden auf übliche Weise die η-leitende Emitterzone 66 und die η-leitende Kollektorkontaktzonc 79 gleichzeitig eindiffundiert und die Anschlußleiter 67, 68 und 69 in Form aufgedampfter Aluminiumschichten angebracht.
Im obenstehenden Ausführungsbeispiel kann, nach einer anderen Abwandlung, nach dem Ätzen der Vertiefung 74 die Diffusionsmaske z. B. durch das Aufdampfen von SiO auch direkt angebracht werden, wobei unterhalb des Randteiles 72 der als erste Maske dienenden Siliciumnitridschicht 70 kein SiO niedergeschlagen wird.
Außer zur Herstellung der Anordnung nach F i g. 23 läßt sich das Verfahren nach der Erfindung, bei dem ein versenktes Oxydmuster nur mit dem Rand an die dotierte Zone grenzt noch vorteilhaft zur Herstellung vieler anderer Strukturen anwenden. Als Beispiel wird in Fig.29 im Querschnitt eine Schottky-Diode mit Schutzring gezeigt, bei der eine Platinschicht 92 auf einer η-leitenden Siliciumplatte 91 angebracht ist und mit dieser Platte einen gleichrichtenden Metall/Halbleiterübergang bildet. Ein versenktes Oxydmuster 94 mit eindiffundierter p-leitender Zone 93 ist durch eines der obenbeschriebenen Verfahren angebracht, wobei die Zone 93 einen Schutzring sehr geringer Kapazität bildet
Ein weiteres Beispiel ist in Fig.30 im Querschnitt dargestellt; aus dieser Figur ist ersichtlich, daß ein Transistor mit einer η-leitenden Kollektorzone 101, einer p-leitenden Basiszone 102 und einer n-leitenden Emitterzone 103, der besonders wenig Raum beansprucht dadurch hergestellt werden kann, daß sowohl der Emitter-Basis-Übergang als auch der Kollektor-Basis-Übergang auf das Oxydmuster 105 gelegt werden. Dabei liegen diese beiden Übergänge in der Trennfläche 106 zwischen dem Oxyd 105 und dem Silicium — dank dem Vorhandensein einer diffundierten p-leitenden Zone 104 — in einem derart großen Abstand voneinander, daß an der Trennfläche 106 keine Gefahr eines Kurzschlusses zwischen diesen Übergängen besteht während in dem wirksamen Gebiet des Transistors die Basisdicke dennoch besonders gering sein kann.
Schließlich kann auch durch Kombination zweier komplementärer Maskierungsverfahren eine Struktur der in F i g. 31 dargestellten Art erhalten -werden, bei der ein z.B. in eine η-leitende Halbleiterschicht 110 vcfsenkics Oxydmuster ίίί von einer p-ieitenden Oberflächenzone 112 und einer η-leitenden Oberflächenzone 113 begrenzt wird, die zusammen die ganze Oberfläche 114 in Anspruch nehmen.
Statt Silicium können auch andere Halbleitermaterialien, die durch Oxydation ein brauchbares Oxydmuster bilden können, wie z.B. Siliciumcarbid, verwendet werdea Statt Siliciumnitrid oder kombinierter Siliciumnitrid-Siliciumoxidschichten können unter Umständen auch andere gegen Oxidation maskierende Schichten verwendet werden. Weiter können bei Anwendung von Ionenimplantation (siehe F i g. 7 und 12) die Oxydschichten 9 bzw. 31 mit einer leitenden Schicht z.B. einer Metallschicht überzogen werden, um das Aufladen des Oxyds zu verhindern, und/oder um Ionen mit höherer Energie zum Erhalten implantierter Zonen größerer Dicke anwenden zu können. In den Ausführungsbeispielen nach Fig. 10, 17, 23, 27 und 30 brauchen die
13 14 I
Oxydmuster 29,43,65,94 und 105 die Vertiefungen, in denen sie angebracht sind, nicht völlig auszufallen. Ferner können die in den F i g. 23,29 und 30 erhaltenen Kombinationen von mit Oxydmustern bedeckten dotierten Zonen z. B. auch dadurch erhalten werden, ί daB nach dem Ätzen der Vertiefung und nach dem Oberziehen der Oberfläche dieser Vertiefung mit einer Oxydschicht die bereits an Hand der Fig. 19—21 beschriebene Behandlung durchgeführt wird, wobei nun aber statt eines positiven Photolacks ein negativer Photolack benutzt wird. Auch kann die Dotierung der verschiedenen Zonen, statt durch Diffusion in anderer Weise durchgeführt werden, wie durch Ionenimplantation, oder die Diffusion kann durchgeführt werden ausgehend von einer dotierten Oxydsehicht als Diffu- is sionsquelle.
Hierzu 9 Blatt Zeichnungen
20
40
55
*■>

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Halbleiterschaltungselement, bei dem auf einer Oberfläche des Halbieiterkörpers eine erste Maske angebracht und in dem von der ersten Maske nicht abgedeckten Halbleiteroberflächenteil durch Materialentfernung eine Vertiefung gebildet wird, deren Oberfläche mindestens teilweise an eine mit einem Aktivator dotierte Dotierungszone grenzt, und bei dem die Dotierungszone durch Oxidation mit einem Oxidmuster bedeckt wird, welches wenigstens teilweise die Vertiefung ausfüllt, dadurch gekennzeichnet, daß die erste Maske gegen die Oxidation maskiert, daß bei der Niaterialentfernung auch unterhalb des Randes der ersten Maske (8,9; 30,31; 52,53; 70) Material entfernt wird, so daß der Rand der ersten Maske frei hervorragt, und daß vor der Oxidation unter Verwendung einer durch die frei hervorragenden Randteile (11; 32; 54; 72) der ersten Maske erhaltenen Maskierung die Dotierungszone (6; 28; 44; 64) hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vertiefung praktisch völlig mit dem Oxidmuster (29; 43; 65) ausgefüllt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberfläche der Vertiefung örtlich mit einem Strom quer zu der ersten Maske einfallender Aktivatoren dotiert wird, wobei die unterhalb der frei hervorragenden Randteile der ersten Maske liegenden Teile der Oberfläche gegen Dotierung maskiert werden.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf der Oberfläche der Vertiefung unter Verwendung einer durch die frei hervorragenden Randteile (54; 72) der ersten Maske (52, 53; 72) erhaltenen Maskierung eine gegen Aktivatoren maskierende zweite Maske (56; 75, 76) angebracht wird, deren Umfang innerhalb der Vertiefung in Projektion praktisch mit dem Umfang der ersten Maske zusammenfällt, wonach die unmaskierten Teile der Oberfläche der Vertiefung mit Aktivatoren dotiert werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Maske (56') auf den unterhalb der frei hervorragenden Randteile (54) der ersten Maske (52, 53) liegenden Oberflächenteilen der Vertiefung angebracht wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Maske (75, 76) auf der Oberfläche der Vertiefung angebracht wird, ausgenommen auf denjenigen Oberflächenteilen, die unterhalb der frei hervorragenden Randteile (72) der ersten Maske (75,76) liegen.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste Maske (52, 53) derart ausgebildet v/ird, daß sie gegen Strahlung maskiert, für die ein Photolack empfindlich ist, daß nach der Materialentfernung zur Bildung der zweiten Maske (56') wenigstens auf der ganzen Oberfläche der Vertiefung eine zweite Maskierungsschicht (56) angebracht und wenigstens die zweite Maskierungsschicht (56) völlig mit dem Photolack (57) überzogen wird, daß der Photolack über die erste Maske (52,53) belichtet wird, wodurch infolge der Maskierung durch den frei hervorragenden Randteil (54) der ersten Maske (52, 53) nach der Belichtung ein Teil des Photolacks in einer Entwicklungsflüssigkeit löslich und ein anderer Teil in dieser Flüssigkeit unlöslich ist, wonach der lösliche Teil des Photolacks entfernt wird und die zweite Maskieningsschicht r> (56) an den vom Photolack nicht überzogenen Stellen weggeätzt wird, und daß dann der verbleibende Photolack entfernt wird, wobei die verbleibenden Teile der zweiten Maskierungsschicht (56) die zweite Maske (56') bilden.
κι
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß auf der ganzen Oberfläche der Vertiefung eine zweite Maskierungsschicht (75) angebracht wird; daß anschließend aus einer Richtung quer zur ersten Maske (72) eine dritte
<> gegen Atzung maskierende Schicht (76) auf den nicht von den frei hervorragenden Randteilen (72) der ersten Maske (70) maskierten Teilen der zweiten Maskieningsschicht (75) niedergeschlagen wird, wonach durch Ätzen die nicht mit der dritten Schicht
(76) bedeckten Teile wenigstens der zweiten Maskierungsschicht entfernt werden.
9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß nach der Anbringung der zweiten Maske und vor der Durchführung der
?> Dotierung die nicht mit der zweiten Maske bedeckten Teile der Halbleiteranordnung noch einer weiteren Ätzbehandlung unterworfen werden.
20. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Materialentfer-
!(> nung durchgeführt wird, indem die nicht mit der ersten Maske bedeckte Oberfläche des Halbleiterkörpers geätzt wird.
11. Verfahren nach einem der Ansprüche 1,2 oder 10, dadurch gekennzeichnet, daß die Dotierung
r. durch Ionenimplantation erfolgt
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die erste Maske gegen Dotierung maskiert und vor der Durchführung der Dotbrung mit einer Metallschicht (53; 76) versehen
ι» wird.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Vertiefung ringförmig angebracht wird und ein inselförmiges Gebiet des Halbleiterkörpers völlig umgibt, in dem mindest-
■r> ens ein Halbleiterschaltungselement völlig oder teilweise angebracht wird.
14. Verfahren nach einem der vorangehenden Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Dotierungszone (6) mit einem Aktivator vom
>» gleichen Leitfähigkeitsiyp wie das angrenzende Gebiet des Halbleiterkörpers (1) dotiert wird.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Vertiefung in einer auf einem Substrat (41) befindlichen epitaktischen Schicht (42) angebracht wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Dotierungszone (44) mit einem Aktivator dotiert wird, dessen Leitfähigkeitstyp dem der epitaktischen Schicht (42) entgegengeht) setzt ist
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die epitaktische Schicht (42) mit einem ersten Leitfähigkeitstyp und das Substrat mit einem zweiten Leitfähigkeitstyp gewählt wird, und
ι/, daß die Dotierungszone (44) über eine derart große Tiefe angeordnet wird, daß sie sich dem Substrat (41) anschließt.
18. Verfahren nach den Ansprüchen 6, 13 und 16,
dadurch gekennzeichnet tiaß die Vertiefung in einer epitaktischen Schicht (62) vom ersten Leitfähigkeitstyp angebracht wird, die auf einem Substrat (61) vom ersten Leitfähigkeitstyp angewachsen ist, wobei sich zwischen der epitaktischen Schicht (62) und dem Substrat (61) eine vergrabene Schicht (63) vom zweiten Leitfähigkeitstyp befindet, die sich wenigstens unterhalb des inselförmigen Gebietes erstreckt, und daß die Dotierungszone (64) über eine derart große Tiefe angebracht wird, daß sie sich der vergrabenen Schicht (63) anschließt
19. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß ein Halbleiterschaltungselement mit wenigstens einem sich praktisch parallel zu der außerhalb der Vertiefung liegenden Halbleiteroberfläche erstreckenden PN-Übergang angebracht wird, und daß das Oxidmuster wenigstens an der Schnittlinie dieses PN-Obergangs mit der Oberfläche der Vertiefung angebracht wird.
DE2133978A 1970-07-10 1971-07-08 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2133978C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7010206,A NL170348C (nl) 1970-07-10 1970-07-10 Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.

Publications (3)

Publication Number Publication Date
DE2133978A1 DE2133978A1 (de) 1972-01-13
DE2133978B2 DE2133978B2 (de) 1979-09-06
DE2133978C3 true DE2133978C3 (de) 1985-06-27

Family

ID=19810546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2133978A Expired DE2133978C3 (de) 1970-07-10 1971-07-08 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (13)

Country Link
US (1) US3755001A (de)
JP (1) JPS509390B1 (de)
AT (1) AT344245B (de)
BE (1) BE769731A (de)
BR (1) BR7104397D0 (de)
CA (1) CA925226A (de)
CH (1) CH531254A (de)
DE (1) DE2133978C3 (de)
ES (1) ES393037A1 (de)
FR (1) FR2098321B1 (de)
GB (1) GB1353489A (de)
NL (1) NL170348C (de)
SE (1) SE361779B (de)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US6979877B1 (en) * 1965-09-28 2005-12-27 Li Chou H Solid-state device
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
JPS5312158B1 (de) * 1971-06-05 1978-04-27
NL7113561A (de) * 1971-10-02 1973-04-04
US3968562A (en) * 1971-11-25 1976-07-13 U.S. Philips Corporation Method of manufacturing a semiconductor device
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
US3810796A (en) * 1972-08-31 1974-05-14 Texas Instruments Inc Method of forming dielectrically isolated silicon diode array vidicon target
JPS5228550B2 (de) * 1972-10-04 1977-07-27
DE2251823A1 (de) * 1972-10-21 1974-05-02 Itt Ind Gmbh Deutsche Halbleiterelement und herstellungsverfahren
US3945030A (en) * 1973-01-15 1976-03-16 Signetics Corporation Semiconductor structure having contact openings with sloped side walls
JPS5317390B2 (de) * 1973-03-23 1978-06-08 Mitsubishi Electric Corp
US3956527A (en) * 1973-04-16 1976-05-11 Ibm Corporation Dielectrically isolated Schottky Barrier structure and method of forming the same
JPS5918867B2 (ja) * 1973-08-15 1984-05-01 日本電気株式会社 半導体装置
JPS5242634B2 (de) * 1973-09-03 1977-10-25
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
JPS604590B2 (ja) * 1973-10-30 1985-02-05 三菱電機株式会社 半導体装置の製造方法
US3886000A (en) * 1973-11-05 1975-05-27 Ibm Method for controlling dielectric isolation of a semiconductor device
US4047195A (en) * 1973-11-12 1977-09-06 Scientific Micro Systems, Inc. Semiconductor structure
US3920482A (en) * 1974-03-13 1975-11-18 Signetics Corp Method for forming a semiconductor structure having islands isolated by adjacent moats
JPS50131490A (de) * 1974-04-03 1975-10-17
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
US3945857A (en) * 1974-07-01 1976-03-23 Fairchild Camera And Instrument Corporation Method for fabricating double-diffused, lateral transistors
DE2438256A1 (de) * 1974-08-08 1976-02-19 Siemens Ag Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung
DE2445480A1 (de) * 1974-09-24 1976-04-01 Ibm Deutschland Verfahren zur herstellung eines leistungstransistors
US4046595A (en) * 1974-10-18 1977-09-06 Matsushita Electronics Corporation Method for forming semiconductor devices
US4023195A (en) * 1974-10-23 1977-05-10 Smc Microsystems Corporation MOS field-effect transistor structure with mesa-like contact and gate areas and selectively deeper junctions
JPS5171677A (en) * 1974-12-18 1976-06-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS51113471A (en) * 1975-03-31 1976-10-06 Nec Corp The manufacturing method of flat-shaped field-effect transistor
US4044454A (en) * 1975-04-16 1977-08-30 Ibm Corporation Method for forming integrated circuit regions defined by recessed dielectric isolation
JPS51129181A (en) * 1975-05-02 1976-11-10 Toshiba Corp Method of semiconductor device
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
JPS5253679A (en) * 1975-10-29 1977-04-30 Hitachi Ltd Productin of semiconductor device
JPS5272189A (en) * 1975-12-12 1977-06-16 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
JPS52130572A (en) * 1976-04-26 1977-11-01 Nippon Telegr & Teleph Corp <Ntt> Preparation of mis type semiconductor circuit device
JPS6041470B2 (ja) * 1976-06-15 1985-09-17 松下電器産業株式会社 半導体装置の製造方法
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors
US4149177A (en) * 1976-09-03 1979-04-10 Fairchild Camera And Instrument Corporation Method of fabricating conductive buried regions in integrated circuits and the resulting structures
US4219369A (en) * 1977-09-30 1980-08-26 Hitachi, Ltd. Method of making semiconductor integrated circuit device
FR2422257A1 (fr) * 1977-11-28 1979-11-02 Silicium Semiconducteur Ssc Procede de sillonnage et de glassiviation et nouvelle structure de sillon
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4170492A (en) * 1978-04-18 1979-10-09 Texas Instruments Incorporated Method of selective oxidation in manufacture of semiconductor devices
JPS5512743A (en) * 1978-07-12 1980-01-29 Nec Corp Semiconductor integrated circuit manufacturing method
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4289550A (en) * 1979-05-25 1981-09-15 Raytheon Company Method of forming closely spaced device regions utilizing selective etching and diffusion
US4677456A (en) * 1979-05-25 1987-06-30 Raytheon Company Semiconductor structure and manufacturing method
FR2480502A1 (fr) * 1980-04-14 1981-10-16 Thomson Csf Dispositif semi-conducteur a grille profonde, son application a une diode blocable, et procede de fabrication
DE3023410A1 (de) * 1980-06-23 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von mos-strukturen
US4295266A (en) * 1980-06-30 1981-10-20 Rca Corporation Method of manufacturing bulk CMOS integrated circuits
JPS5773956A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Glass coated semiconductor device
US4404579A (en) * 1980-10-28 1983-09-13 Inc. Motorola Semiconductor device having reduced capacitance and method of fabrication thereof
NL186886C (nl) * 1980-11-28 1992-03-16 Philips Nv Halfgeleiderinrichting.
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4403396A (en) * 1981-12-24 1983-09-13 Gte Laboratories Incorporated Semiconductor device design and process
JPS58132946A (ja) * 1982-02-03 1983-08-08 Toshiba Corp 半導体装置の製造方法
DE3322669C2 (de) * 1982-07-08 1986-04-24 General Electric Co., Schenectady, N.Y. Verfahren zum Herstellen einer Halbleitervorrichtung mit isolierten Gateelektroden
US4591890A (en) * 1982-12-20 1986-05-27 Motorola Inc. Radiation hard MOS devices and methods for the manufacture thereof
FR2598557B1 (fr) * 1986-05-09 1990-03-30 Seiko Epson Corp Procede de fabrication d'une region d'isolation d'element d'un dispositif a semi-conducteurs
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
JPH039367U (de) * 1989-06-15 1991-01-29
JPH0770629B2 (ja) * 1990-03-20 1995-07-31 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR0138234B1 (ko) * 1994-02-24 1998-04-28 김광호 고전압 모오스 트랜지스터의 구조
US5656510A (en) 1994-11-22 1997-08-12 Lucent Technologies Inc. Method for manufacturing gate oxide capacitors including wafer backside dielectric and implantation electron flood gun current control
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
US6699775B2 (en) * 2000-02-22 2004-03-02 International Rectifier Corporation Manufacturing process for fast recovery diode
US9105790B2 (en) * 2009-11-05 2015-08-11 The Boeing Company Detector for plastic optical fiber networks
CN102637766B (zh) * 2011-02-15 2014-04-30 上海凯世通半导体有限公司 太阳能晶片掺杂方法、掺杂晶片、太阳能电池及制作方法
CN102637767B (zh) * 2011-02-15 2015-03-18 上海凯世通半导体有限公司 太阳能电池的制作方法以及太阳能电池
CN102569492B (zh) * 2010-12-17 2014-11-05 上海凯世通半导体有限公司 太阳能晶片的掺杂方法以及掺杂晶片
CN102569491B (zh) * 2010-12-17 2014-07-23 上海凯世通半导体有限公司 太阳能晶片的掺杂方法以及掺杂晶片
CN103208557A (zh) * 2012-01-13 2013-07-17 上海凯世通半导体有限公司 太阳能电池的制作方法及太阳能电池
CN105225933B (zh) * 2014-05-28 2018-06-26 上海凯世通半导体股份有限公司 掺杂方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA826343A (en) * 1969-10-28 Kooi Else Methods of producing a semiconductor device and a semiconductor device produced by said method
US3376172A (en) * 1963-05-28 1968-04-02 Globe Union Inc Method of forming a semiconductor device with a depletion area
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
GB1224562A (en) * 1967-05-16 1971-03-10 Texas Instruments Inc An etching process
GB1228754A (de) * 1967-05-26 1971-04-21
NL152707B (nl) * 1967-06-08 1977-03-15 Philips Nv Halfgeleiderinrichting bevattende een veldeffecttransistor van het type met geisoleerde poortelektrode en werkwijze ter vervaardiging daarvan.
US3649386A (en) * 1968-04-23 1972-03-14 Bell Telephone Labor Inc Method of fabricating semiconductor devices

Also Published As

Publication number Publication date
JPS472519A (de) 1972-02-07
JPS509390B1 (de) 1975-04-12
BE769731A (fr) 1972-01-10
US3755001A (en) 1973-08-28
NL170348C (nl) 1982-10-18
ATA593971A (de) 1977-11-15
DE2133978B2 (de) 1979-09-06
BR7104397D0 (pt) 1973-04-05
NL170348B (nl) 1982-05-17
DE2133978A1 (de) 1972-01-13
SE361779B (de) 1973-11-12
ES393037A1 (es) 1973-08-16
FR2098321B1 (de) 1976-05-28
CH531254A (de) 1972-11-30
CA925226A (en) 1973-04-24
AT344245B (de) 1978-07-10
NL7010206A (de) 1972-01-12
FR2098321A1 (de) 1972-03-10
GB1353489A (en) 1974-05-15

Similar Documents

Publication Publication Date Title
DE2133978C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE2745857C2 (de)
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2631873A1 (de) Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung
DE2928923C2 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2707693A1 (de) Verfahren zum herstellen von dotierten zonen mittels ionenimplantation
DE1810447A1 (de) Halbleiterplaettchen und Verfahren zu deren Herstellung
DE2718449C2 (de)
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2162445A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: KOOI, ELSE APPELS, JOHANNES ARNOLDUS, EINDHOVEN, NL

C3 Grant after two publication steps (3rd publication)