DE2352762A1 - Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren - Google Patents

Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren

Info

Publication number
DE2352762A1
DE2352762A1 DE19732352762 DE2352762A DE2352762A1 DE 2352762 A1 DE2352762 A1 DE 2352762A1 DE 19732352762 DE19732352762 DE 19732352762 DE 2352762 A DE2352762 A DE 2352762A DE 2352762 A1 DE2352762 A1 DE 2352762A1
Authority
DE
Germany
Prior art keywords
layer
silicon
gate electrodes
channel transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732352762
Other languages
English (en)
Other versions
DE2352762C2 (de
Inventor
Chi Shih Chang
Teh-Sen Jen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2352762A1 publication Critical patent/DE2352762A1/de
Application granted granted Critical
Publication of DE2352762C2 publication Critical patent/DE2352762C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Aktenzeichen der Anmelderin; FI 9 72 024
Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Feldeffekt-Transistoren
Die Erfindung betrifft ein Verfahren sur Herstellung einer Halbleiteranordnung mit komplementären Feldeffekt-Transistoren, die Gate-Elektroden aus dotiertem Silizium aufweisen»
Wie die Entwicklung der letzten Jahre gezeigt hat, benötigen Schaltungen mit komplementären Feldeffekt-Transistoren erheblich weniger elektrische Energie als herkömmliche Feldeffekt-Transistorschaltungen. Der Feldeffekt-Transistor mit Silizium-Gate-Elektrode anstelle einer Metall-Elektrode stellt in dieser Schaltung einen guten Kompromiß zwischen Schaltgeschwindigkeit und Leistungsverbrauch dar. Komplementäre Silizium-Gate-Feldeffekt-Transistoren benötigen Ruheströme in der Größen, .Ordnung
von Nanowatt und arbeiten mit kleinen Betriebsspannungen.
In dem Artikel "Silicon Gate Technology", Solid State Electronics 1970, Seiten 1125-1144, sind die Vorteile von Gate-Elektroden aus polykristallinem Silizium, besonders die kleine Ansprech- bzw. Schwellwertspannung und kleine Kapazität, dargelegt. Die Austrittsarbeit des polykristallinen Siliziums kann derjenigen der Kanal-Inversionsschicht wesentlich besser ange-
A0 9820/0739
■" 2* —
nähert werden als die eines normalen Metalles, weshalb die Ansprechspannungen kleiner sind. Zusätzlich kann das Silizium-Gate als selbstregistrierende Maske für die· Source- und Drain-Diffusion benützt werden, wodurch eine geringe Überlappung des Gates mit Source oder Drain und somit eine geringe Kapazität ermöglicht wird. Ein Verfahren zur Herstellung dieser Art von Transistor ist schon in der deutschen Aus le ge schrift 2 058 660 beschrieben. Die Benutzung des Silizium-Gates hat noch andere Vorteile. Beispielsweise kann das P-dotierte polykristalline Silizium im Gegensatz zu Feldeffekt-Transistoren mit Aluminium-Gates auch für die Zwischenverbindungen in integrierten Schaltungen benützt werden, was zu einer Steigerung der Schaltungsdichte führt.
Nachdem die Vorteile symmetrischer komplementärer Feldeffekt-Transistoren erkannt waren,'wurde vor allem versucht, diese Elemente in auf geringen Energieverbrauch ausgelegten Schaltungen zu verwenden. Diese Entwicklung wurde behindert durch die Schwierigkeit, bei abnehmenden Signal- und Stromversorgungspegeln einen genügenden Geräuschabstand einzuhalten. Der Geräuschabstand ist insbesondere bedingt durch die Größe der Schwellwertspannung V_, deren Absolutwert für den P-Kanal- und den N-Kanal-Transistor möglichst gleich sein sollte. Das bedeutet, daß, wenn das V des N-Kanal~Transistors z.B. +1 Volt beträgt, das V^ des P-Kanal-Transistors so genau wie möglich -1 Volt betragen sollte.
Dazu kommt, daß, wie gezeigt werden kann, die Signalverzögerung durch den Transistor, die so klein wie möglich sein sollte, zur Differenz zwischen Versorgungsspannung und Schwellwertspannung des Transistors proportional ist. Mit anderen Worten, desto kleiner die Schwellwertspannung ist, desto kürzer wird die Verzögerung.
Nun gilt bei der Herstellung dieser Transistoren als sehr schwierig, die Schwellwertspannung auf einen bestimmten Wert festzu-
972 024 409820/0739
legen, denn sie ist von vielen Parametern des Transistors abhängig» In der Literatur ist die Schwellwertspannung verschiedentlich angegeben als:
VT ■
wobei das Pluszeichen für den N-Kanal- und das Minuszeichen für den P-Kanal-Transistor gilt sowie
N, = die Dotierung des Substrats,
Q -f = die äquivalente Oxyd-Silizium-übergangsladung,
<f> = das Fermi-Potential des Substrats,
C = die Kapazität pro Flächeneinheit des Gates,
φ = φ - ψ = die Äustritts-arbeitspotentialdifferenz
zwischen Gate-Elektrode und Substrat,
Κε = Die Dielektrizitätskonstante des Gate-Oxyds und q = die Elektronenladung ist. Vergleiche z.B. A.S. Grove,
"Physics and Technology of Semiconductor Devices", 1967, Seiten 281 und 333.
Die Substratdotierung N. und die Oxydladung Q _f stellen in dieser Gleichung diejenigen Parameter dar, die am schwierigsten einzuhalten sind. Besteht die Gate-Elektrode aus Silizium, so wird die Schwellwertspannung zusätzlich von der Austrittsarbeit φ beeinflußt,
ms
Wie bisherige Untersuchungen ergeben haben, ist es praktisch unmöglich, die Größe der Schwellwertspannungen in komplementären Feldeffekt-Transistoren durch Steuerung der Substratdotierung gleichzuhalten. Dazu müßte die Dotierungskonzentration in der P-Zone etwa eine Größenordnung höher liegen als für das N-Substrat erforderlich ist, wenn Aluminium oder N-dotiertes Silizium als Gate-Elektrode benützt wird. Diese Dotierung verschlechtert die Schwellwertempfindlichkeit der Vorrichtung, und die Schältge-
FI 972 024 AO 98 20/07 39
schwind!gkelt wird verkleinert, weil die durch den Diffusionsübergang gebildete Kapazität/ d.h. die Kapazität zwischen Substrat und Source sowie Drain vergrößert wird.
Später wurde vorgesehen, die Schwellwertspannung symmetrischer komplementärer Feldeffekt-Transistoren durch Dotierung der polykristallinen Elektrode zu beeinflussen. Der Leitfähigkeitstyp des polykristallinen Gates ist jedoch dem des darunterliegenden Halbleitermaterials entgegengesetzt. D.h. über einem N-leitenden Substrat liegt ein P-leitendes Gate und über einem P-Substrat liegt ein N-Gate. Außerdem benötigt eine Vorrichtung, in der diese beiden Transistoren integriert werden, einen zusätzlichen Kontakt für die Sillzium-Gate-Elektroden, um zu diesen einen PN-Übergang zu vermeiden.
Es ist Aufgabe dieser Erfindung, die Eigenschaften von komplementären symmetrischen Peldeffekt-Transistorschaltungen zu verbessern, und insbesondere deren Schwellwertspannungen möglichst aneinander anzugleichen. Dabei soll das übergeordnete Ziel einer möglichst hohen Packungsdichte bei integrierter Ausführung solcher Schaltungen Berücksichtigung finden. Zur Lösung dieser Aufgabe sieht die Erfindung die im Patentanspruch 1 angegebenen Maßnahmen vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Zusammengefaßt sieht die vorliegende Erfindung vor, die Silizium-Gate-Elektroden der N- und P-Kanal-Transistoren gleich zu dotieren, d.h. beide Gate-Elektrodenarten einem P-Dotierungsschritt zu unterziehen. Dieser P-Dotierungsschritt für alle Silizium-Gates wird vorzugsweise gleichzeitig mit der Dotierung der P-leitfähigen Source- und Drainzonen des P-Kanal-Transistors und der P-Grunddotierung des N-Kanal-Transistors vorgenommen. Bevorzugt wird polykristallines Silizium für die Gate-Elektroden Verwendung finden können; es kann aber auch amorphes Silizium genommen werden. Die P-Dotierungskonzentration wird so gewählt, daß ein Schichtwiderstand von 30 bis 100 Ω pro Flächeneinheit
Fi 972 Ο24 409820/0739
zustandekommt. Zwischen 35 bis 50 Ω/σ liegt dabei der bevorzugte Bereich. Dazu wird vorzugsweise eine Bor-Diffusion mit einer Oberfl
führt.
19 3
Oberflächenkonzentration von etwa 5 · 10 Atomen/em durchge-
Die Erfindung wird nachfolgend anhand von Zeichnungen im einzelnen erläutert. In den Zeichnungen zeigen:
Fig. 1 Querschnitte durch Teile einer Vorrichtung mit
komplementären Feldeffekt-Transistoren,
Fig. 2 eine weitere Ausführung von komplementären
Feldeffekt-Transistoren,
Fig. 3 die elektrische Schaltung der Vorrichtung gemäß
Fig. 2, und
Fig. 4 die Abhängigkeit der Schwellwertspannung von
der Dotierungsdichte im Halbleitermaterial.
Zunächst wird die Herstellung eines integrierten Schaltkreises beschrieben. Dabei ist im vorliegenden Zusammenhang der wichtigste Schritt die Dotierung der polykristallinen Silizium-Gate-Elektroden. Der Vollständigkeit halber ist es jedoch notwendig, auch auf die Herstellung der Source und Drain Gebietendes Gates, der Isolation des Gates und der notwendigen elektrischen Kontakte einzugehen, wenngleich diese im großen und ganzen bekannt sind.
Fig. la zeigt einen Halbleiterkörper 2 aus N-leitendem Silizium, beispielsweise mit einem spezifischen Widerstand von 10 Ohm * cm. Auf einer Oberfläche des Halbleiterkörpers 2 wird zunächst eine durchgehende Maskierungsschicht 4 angebracht mit einer Öffnung, in welcher die P-Zone einer N-leitenden Vorrichtung hergestellt werden soll. Die Isolationsschicht 4 wird vorzugsweise pyrolytisch aufgebracht und besteht aus einer 1,5 |im dicken Schicht
Fi 972 024 409820/0739 :V \
aus Siliziumdioxyd. Es können aber auch andere bekannte Maskierverfahren benützt werden.
Als nächstes wird eine abschirmende Oxydschicht 6, die vorzugsweise 500-2OOO A* dick ist, hergestellt. Dazu kann der Silizium-Körper 2 in Dampf aufgeheizt werden, bis eine Schicht der gewünschten Dicke entsteht. Anschließend wird eine P-.leitende Zone 8 in der öffnung und unterhalb der Oxydschicht 6 erzeugt. Beispielsweise wird Bor mit einer Dichte von 1,8 · 10 Atomen pro cm durch Ionen-Implantation in das Substrat gebracht. Bei einer Implantations energie von 150 KeV geschieht das mit einer Tiefe IL, von etwa 5000 8. Selbstverständlich kann jede andere bekannte , Methode zur Erzeugung einer Diffusionszone angewendet werden. Mittels Ionenimplantation erreicht man jedoch ein gleichmäßigeres Diffusionsprofil.
Für den nächsten Herste1lungsschritt werden die Oxydschichten 4 und 6 von der Substratoberfläche 2 abgelöst. Darauf wird, wie Fig. Ic zeigt, in einer Oxydation eine durchgehende Oxydschicht 10 von etwa 500 8 Dicke auf der gesamten Oberfläche des Substrats 2 erzeugt. Durch diesen Schritt wird die Dotierung in Zone 8 tiefer eingetrieben. Als nächstes wird in den Flächen 12 und außerhalb der P-Zone 8 eine N-Dotierung eingebracht. Das geschieht am besten durch Aufziehen einer Fotomaskierschicht auf der Zone 8, worauf durch Ionen-Beschuß Phosphor bis zu einer Tiefe von 2500 8 unterhalb der Oxydschicht 10 in den Zonen 12 eingebracht wird. Eine Konzentration von 7 · 10 Atomen pro cm Phosphor kann bei 150 KeV erreicht werden, um sozusagen eine N-leitende Haut 12 zu erzeugen.
Fig. Id zeigt den letzten Schritt der Vorbereitung des Substrates 2. Die P-Zone 8 und die N-Schlcht 12 werden noch tiefer eingetrieben. Das geschieht bekanntermaßen durch eine Wärmebehandlung bei 1150 0C in einer Stickstoff atmosphäre für etwa drei Stunden. Danach hat die N-Schicht 12 eine Dotierungskonzentration von 1 · 10 Atomen pro cm bis zu einer Tiefe von etwa 1,5 pm, und
«972.024- 4 09 8 20/07 39
16 3
die P-Zone 8 hat 4 · 10 Atome pro cm bis zu einer Tiefe von etwa 3 pm.
Die Herstellung des Substrats gemäß Fig. Id kann natürlich auch nach anderen Methoden geschehen. Beispielsweise könnte, wenn dies wünschbar wäre? das N-Substrat auf einen Widerstandswert von etwa 0,5 Ohm·cm dotiert sein. Es wäre damit direkt geeignet für einen P-Kanaltransistor« Die P-Zone wird dann in üblicher Weise hergestellt, und die Eintreibung erstreckt sich nur auf eine P-Zone. Auch eine Ausdiffusion einer P-Zone von einem Substrat in eine N-leitende Epitaxieschicht ist mit anderen Methoden möglich.
In Fig. Ie trägt die Oberfläche des Substrats 2 eine Oxydschicht 14, die mittels thermischer oder pyrolytiseher Oxydation mit einer Dicke von etwa 7000 S aufgebracht ist. In der Oxydschicht wurden durch Ätzung die öffnungen 3 und 7 angebracht, die für Kontakte an die N-Schicht 12 und die P-Zone 8 vorgesehen sind. Die öffnungen 5 und 9 dienen der Herstellung der komplementären P- und N-Transistoren.
In Fig. If wurden die Isolierschienten 16 und 18 sowie eine Schicht 20 aus polykristallinen! Silizium aufgebracht. Die Schicht 16 ist etwa 300 8 dick und besteht aus Siliziumdioxyd, die Schicht 18 ist ebenso dick und besteht aus Siliziumnitrid, während die Schicht 20 aus polykrlstallinem Silizium 5000 - 8000 S dick ist. Zur Aufbringung dieser Schichten stehlen verschiedene bekannte Methoden zur Verfügung. In Fig. Ig wurden die Gate-Kontakte 20' und 20'' über den öffnungen 5 und 9 geformt. Die Flächen 11 und 13 werden in einem späteren Schritt noch benötigt für die Bildung der Source- und Drain-Zonen des P-Kanal-Transistors; die Flächen 15 und 17 sind für Source und Drain des N-Kanal-Transistors vorgesehen. Zur Ausbildung der Gate-Anschlüsse 20' und 20!l wird am besten zunächst die ganze Siliziumschicht 20 oxydiert. Darauf wird eine Maske aus Fotolack aufgelegt und das Oxyd sowie nachfolgend das Silizium weggeätzt bis auf die Gate-Streifen. Das auf den Gate-Streifen stehengebliebene Oxyd wird zum Schluß
4098 20/07 39
FI 972 024
noch durch eine Tauch-Ätzung beseitigt. Die Siliziumnitrid-Schicht 18 schützt die offenliegenden Substratflächen vor der Ätzung.
Fig. lh zeigt den nächsten Schritt in der Herstellung, in welchem eine Oxydschicht 22 pyrolytisch auf die Oberfläche aufgebracht und mittels einer Fotolack-Maskierschicht 24 so geätzt wird, daß die öffnungen 11, 13 und 7 entstehen, in die eine P-Diffusion eingebracht werden soll.
In Fig. Ii wurde die Oxydschicht 22 in den öffnungen 11, 13 und 7 wieder entfernt. Auch die Schicht 24 wurde abgelöst. Die öffnungen 3, 15 und 17 sind weiterhin durch die Oxydschicht 22 geschützt. Die P-Diffusionsöffnungen 11, 13 und 7 sind also noch durch die Nitridschicht 18 und die Oxydschicht 16 bedeckt, die N-Diffusionsöffnungen 3, 15 und 17 sind noch zusätzlich durch die Oxydschicht 22, die etwa 1000 S dick ist, bedeckt.
Nun wird das Substrat in heißer Phosphorsäure geätzt, wodurch das Nitrid 18 entfernt, die Oxydschicht 22 aber nicht angegriffen wird. Eine nachfolgende Ätzung in gepufferter Flußsäure entfernt nun die nicht mehr benötigte Oxydschicht 22 sowie die Flächenteile der Oxydschicht 16, die nicht mehr von der Nitridschicht 18 bedeckt sind. Die Diffusionszonen 3, 15 und 17 sind also, wie Fig. Ij zeigt, nach wie vor durch eine Nitrid- und eine Oxydschicht geschützt, wogegen die öffnungen 11, 13 und 7 für eine Diffusion.bereit sind. Auch die polykristallinen Gatestreifen 20' und 20'' sind offen und unterliegen der Diffusion.
Die Bor-Diffusion, bei der B Br als Donator verwendet wird, bezieht sich auf die Drain- und Source-Zonen 23 und 26 des P-Transistors und die P-Kontaktzone 28. Die Dotierungsdichte sollte
19 3
bei 5 . 10 Atomen pro cm liegen und bis auf eine Tiefe X. von etwa 1,4 Jim reichen. Die polykristallinen Silizium-Gate-Linien 20' und 2O1Vr die ursprünglich intrinsisch waren, werden eben-
972 024 409820/0739
falls stark P leitend. Dieser Schritt ist im vorliegenden Verfahren von besonderer Wichtigkeit. Wie bereits bemerkt, bewirkt die P Dotierung des Gates sowohl des N- als auch des P-Kanal-Transistors, daß die Absolutwerte der Ansprechspannungen beider Transistoren weitgehend gleich werden. Dazu kommt, daß die Dotierung im selben Verfahrensschritt wie die Diffusion der Source- und Drainzonen des P-Kanal-Transistors vorgenommen werden kann, wodurch die Fabrikation vereinfacht wird, weil mehrere Maskier- und Diffusionsschritte wegfallen.
In Fig. Ik und 11 schließlich ist die Bildung der N-Diffusion in öffnungen 15, 17 und 3 dargestellt, die vorgenommen wird, nachdem di-e vorher gebildeten P-Zonen mit einer Oxydschicht 25 überzogen und die Siliziumnitrid-Schicht 18 sowie die Oxydschicht 16 in den öffnungen 3, 15 und 17 weggeätzt wurden. Die Oxydschicht 25 ist etwa 1500 8 dick, also erheblich dicker als die 300 8 dicke Oxydschicht 16. Durch die kurze Eintauch-Ätzung werden die üblichen Fotomaskier-Schritte, das Härten, Ablösen und völlige Wegätzen nach der Diffusion vermieden. Bei der Tauchätzung wird in heißer Phosphorsäure die Nitrid-Schicht 16 und darauf in gepufferter Flußsäure die Oxydschicht 18 weggeätzt. Dabei wird so kurz geätzt, daß von der dicken Oxydschicht 25 genügend stehen bleibt, damit diese noch als Maske für die nachfolgende Phosphor-Diffusion dient.
In Fig. 11 wurden N-Diffusionen 30, 32 und 34 in das Substrat eingebracht. Zur Diffusion wird Phosphor-Oxydchlorid in der Dampfphase benützt. Der Phosphor wird noch nachträglich eingetrieben. Die Vorrichtung .ist hiermit im wesentlichen fertig.
In weiteren Schritten, die nicht mehr dargestellt sind, wird pyrolytisch eine Oxydschicht aufgetragen, werden Kontaktlöcher hergestellt und wird eine Metallschicht aufgedampft, aus welcher die Leitungsverbindungen ausgeätzt werden. Diese Schritte sind wohlbekannt und bedürfen keiner weiteren Erläuterung.
Pi 972 024 409820/0739
Fig. 2a und b sowie Fig. 3 zeigen Schaltungen mit Feldeffekt-Transistoren, die P-dotierter polykristalline Silizium-Gate-Elektroden haben. Fig. 2a zeigt die Aufsicht auf eine Zweiweg NAND Schaltung, die in einem Halbleitersubstrat 102 gebildet ist, das eine P-leitende Zone 103 enthält. In der P-leitenden Zone 103 liegt ein Paar M-Kanal-Feldeffekt-Transistoren. Der erste Transistor 202 besteht aus den N+ Zonen 126 und 12 8 mit dem Silizium-Gate 1201 über den isolationsschichten 118 und 116. Eine hochdotierte P+ Zone 127 dient als Kontakt-für die P-Zone 103. Die Zonen 126 und 127 werden durch die Kontakt-Metallisierung 113, die auf dem Substrat liegt, mit Erdpotential verbunden. Der N-Kanal-Transistor 201 besteht aus den N+ dotierten Zonen 128 und 129 sowie der Gate-Elektrode 12O1'.
Die P-Kanal-Transistoren 203 und 2O4 werden auf ähnliche Art im N-Substrat 102 gebildet. Der Transistor 203 hat die P+ Zonen und 125 als Source und Drain und die polykristalline Siliziumschicht 120' als Gate. Transistor 204 besteht aus der P-Zone 123, der Gate-Elektrode 12O11 und der P-Zone 125. Die Source-Zonen der Transistoren 203 und 204 und die N+ Zonen 122 und 124 werden durch die Metallisierung 111, die durch entsprechende öffnungen in den Isolationsschichten 132 und 134 durchreichen, an eine positive Spannungsquelle 116 angeschlossen. Die Drain-Zonen der Transistoren 203 und 204 und der Drain des N-Kanal-Transistors 2Ol, die durch die Metallisierung 112 miteinander verbunden sind, bilden den Ausgang der Schaltung. Fig. 3 zeigt das Diagramm der integrierten Schaltung. Wenn sie als Doppelweg NAND Gatter benützt wird, bilden die metallisierten Leitungen 114 und 115 die Eingänge und die Leitung 112 den Ausgang. Die Source- und Substratzonen der P-Kanal-Transistoren 203 und 204 werden über die Leitung 111 mit der Spannungsquelle 116 verbunden, die zwei bis zehn Volt liefert. Die Drain-Zonen der P-Kanal-Transistoren und 2O4 lind der Drain des N-Kanal-Transistors 201 sind mit der Ausgangs leitung 112 verbunden. Da es sich um Anreicherungs-Transistoren handelt, sind sie im Normalzustand gesperrt.
FI 972 024 409820/0739
Zunächst sei angenommen, daß die Eingangssignale auf den Leitungen 114 und 115 positiv sind. Die N-Zonen unterhalb des Gates der Transistoren 201 und 2O2 invertieren, und im Kanal zwischen Source und Drain herrschen Minoritatsträger vor. Die Transistoren 201 und 202 sind daher leitend bei niedrigem Eingangspegel. Die Signale auf den Leitungen 1Ϊ4 und 115 halten die P-Kanal-Transistoren 203 und 204 ausgeschaltet, wodurch ein hoher Widerstand zwischen der Stromquelle 116 und dem Ausgang entsteht. Die Ausgangs leitung ist daher auf Erdpötential.
Wenn einer der Eingänge Signal führt der andere dagegen nicht, ist einer der N-Kanal-Transistoren ein- der andere ausgeschaltet, und die Verbindung zwischen Ausgang 112 und Erde 113 ist unterbrochen. Wenn jedoch einer der P*-Kanal-Transistoren 203 oder 204 leitend wird, fließt Strom von der Quelle 116 zum Ausgang. Sind beide Eingänge signalfrei, dann sind beide N-Kanal-Transistoren aus und beide P~Kanal--Transistofen an, und der Ausgang ist ebenfalls signalführend.
Die Schaltung der Fig. 3 ist bekannt und wurde hier lediglich des besseren Verständnisses halber beschrieben. Es kommt darauf an, daß sowohl die P- als auch die N-Kanal-Transistoren eine P-dotierte Gate-Leitung haben, wodurch beide Transistoren dem Absolutwert nach gleiche Ansprechspannungen haben. Die Spannung der Stromversorgung 116 kann daher niedriger gehalten werden als wenn diese Transistoren Verschiedene Ansprechspannungen hätten. Dadurch wird weniger Leistung verbraucht, und die Signalverzögerung in der Schaltung wird geringer als dies bei bekannten Vorrichtungen der Fall war.
In Fig. 4 zeigt sich die Auswirkung der beschriebenen Maßnahmen. Die obere Hälfte der graphischen Darstellung zeigt die Ansprechspahnung V des ^Kanal-Transistors in Abhängigkeit der Dotierungsdichte in der P-Zone. Die untere Hälfte ist eine entsprechende Darstellung des P-Kanal^-Transistors. Wie ersichtlich ist,
M9WO24 40 9 8 20/0.7 39
. ist der absolute Wert der Ansprechspannungen des P- und N-Kanal-Transistors im wesentlichen gleich, wenn die P-Zone des N-Kanal-Transistors eine Dotierungsdichte von 2 bis 4 · 10 Atomen/cm und die N-Zone des P-Kanal-Transistors eine solche von 5 · 10 bis 1 · 10 Atomen/cm aufweist.
Weist dieselbe Schaltung über dem N-Kanal-Transistor eine N-dotiertes Gate anstelle des P-dotierten auf, so muß die Dotierung in der P-Zone bei 7 · 10 Atomen/cm oder höher liegen. Durch diese höhere Dotierung wird aber die Ansprechspannung wieder ungünstig beeinflußt, und außerdem nimmt die Kapazität des P/N Überganges zu, wodurch die Schaltgeschwindigkeit herabgesetzt wird. Ein weiterer Vorteil einer Vorrichtung, in der alle Gates nur P-leitend dotiert sind, liegt darin, daß bei Vorrichtungen, die sowohl P- als auch N-leitende Gates aufweisen, die Verbindungen der Gate-Elektroden auf der integrierten Schaltung Kontaktöffnungen benötigen, da die verschieden leitfähigen Gates durch Metall-Leitungen aus beispielsweise Aluminium verbunden werden müssen. Wird dies nicht getan, so würden bei der Verbindung verschiedener Gates P/N übergänge entstehen. Die Metallverbindungen der Gates werden überflüssig, wenn alle Gates gleich, d.h. P-dotiert sind. Die Gate-Elektroden können direkt miteinander verbunden werden, wodurch Platz eingespart und eine höhere Elementdichte im Substrat erreicht werden kann.
409820/0739
FI 972 024

Claims (1)

  1. PATENTAMS BRÜCHE
    Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Feldeffekt-Transistoren, die Gate-Elektroden aus dotiertem Silizium aufweisen, gekennzeichnet durch Bedecken der für die Transistoren vorgesehenen Flächen mit einer dünnen Schicht Siliziumdioxyd (16) und einer Schicht Siliziumnitrid (18);
    Aufbringen der Gate-Elektroden aus Silizium (20, 20', 20");
    Aufbringen einer zweiten Schicht Siliziumdioxyd (22) und Herstellen von öffnungen für Source und Drain (11, 13) des P-Kanal-Transistors in dieser Schicht; Durchätzen der Siliziumnitrid-Schicht in den öffnungen für Source und Drain des P-Kanal-Transistors; - Wegätzen der zweiten Oxydschicht (22) und der nicht mehr durch Nitrid geschützten Teile der dünnen Oxydschicht (16, Fig. Ii und j);
    Einbringen einer P-Diffusion in Source- und Drainzonen des P-Kanal-Transistors (11, 13) und in die Gate-Elektroden (201, 20");
    Erzeugen einer dicken Oxydschicht auf allen freiliegenden Siliziumflächen;
    Wegätzen der freiliegenden Nitridschicht (15 , 17) und Wegätzen der dabei aufgedeckten dünnen Oxydschicht (16) derart, daß die dicke Oxydschicht (25) im wesentlichen unbeschädigt bleibt und
    Einbringen einer N-Diffusion in Source- und Drainzonen des N-Kanal-Transistors (15,17).
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die P-Dotierung der Gate-Elektroden mit Bor bis zu einer Dicht«
    wird.
    19 3
    Dichte im Silizium von 5 · 10 Atomen/cm vorgenommen
    409820/0739
    FI 972 024
    Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die P-leitende Zone des N-Kanal-Transistors auf 2 bis 4 · 10 Atome/cm und die.N-leitende Zone des P-Kanal-Transistors auf 5 · ΙΟ15 bis 1 · 1O16 Atome/cm3 dotiert wird.
    4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zusammen mit den Gate-Elektroden die Verbindungen der Gate-Elektroden verschiedener Transistoren hergestellt werden.
    5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die selektive Dotierung des Halbleiterkörpers sowie des Gate-Siliziums mittels Ionenimplantation erfolgt.
    6. Nach einem der vorhergehenden Patentansprüche hergestellte Halbleiteranordnung, bei welcher Gate-Elektroden verschiedener Transistoren miteinander elektrisch leitend verbunden sind, dadurch gekennzeichnet, daß die Gate-Verbindungen aus demselben Material bestehen wie die jeweiligen Gate-Elektroden .
    7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Gate-Elektroden der Feldeffekt-Transistoren durch eine Doppelschicht aus Siliziumdioxyd/Siliziumnitrid isoliert sind.
    409820/073
    FI 972 024
    Leerseite
DE2352762A 1972-11-01 1973-10-20 Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren Expired DE2352762C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00302962A US3821781A (en) 1972-11-01 1972-11-01 Complementary field effect transistors having p doped silicon gates

Publications (2)

Publication Number Publication Date
DE2352762A1 true DE2352762A1 (de) 1974-05-16
DE2352762C2 DE2352762C2 (de) 1984-02-16

Family

ID=23169988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2352762A Expired DE2352762C2 (de) 1972-11-01 1973-10-20 Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren

Country Status (14)

Country Link
US (1) US3821781A (de)
JP (2) JPS5513431B2 (de)
BE (1) BE805485A (de)
BR (1) BR7307671D0 (de)
CA (1) CA1061012A (de)
CH (1) CH553482A (de)
DE (1) DE2352762C2 (de)
ES (1) ES419843A1 (de)
FR (1) FR2204896B1 (de)
GB (1) GB1423183A (de)
IL (1) IL43098A (de)
IT (1) IT1001557B (de)
NL (1) NL182604C (de)
SE (1) SE389227B (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2648646A1 (de) * 1975-10-29 1977-05-05 Tokyo Shibaura Electric Co Integrierte halbleiterschaltung
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
DE3324332A1 (de) * 1982-07-12 1984-01-12 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE3334153A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer halbleitereinrichtung
EP0248267A2 (de) * 1986-06-06 1987-12-09 Siemens Aktiengesellschaft Monolithisch integrierte Schaltung mit zueinander parallelen Schaltungszweigen
EP0248266A2 (de) * 1986-06-06 1987-12-09 Siemens Aktiengesellschaft Logikschaltung mit einer Mehrzahl von zueinander komplementären Feldeffekttransistoren

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016016A (en) * 1975-05-22 1977-04-05 Rca Corporation Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices
JPS51147274A (en) * 1975-06-13 1976-12-17 Fujitsu Ltd Manufacturing process of integrated circuit
JPS51147982A (en) * 1975-06-13 1976-12-18 Nec Corp Integrated circuit
JPS5214381A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Mis-type semiconductor device
US4035826A (en) * 1976-02-23 1977-07-12 Rca Corporation Reduction of parasitic bipolar effects in integrated circuits employing insulated gate field effect transistors via the use of low resistance substrate contacts extending through source region
JPS606105B2 (ja) * 1976-03-29 1985-02-15 三菱電機株式会社 絶縁ゲ−ト型電界効果トランジスタの製造方法
US4124807A (en) * 1976-09-14 1978-11-07 Solid State Scientific Inc. Bistable semiconductor flip-flop having a high resistance feedback
US4045259A (en) * 1976-10-26 1977-08-30 Harris Corporation Process for fabricating diffused complementary field effect transistors
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
JPS54110068U (de) * 1978-01-20 1979-08-02
US4559694A (en) * 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
DE3069973D1 (en) * 1979-08-25 1985-02-28 Zaidan Hojin Handotai Kenkyu Insulated-gate field-effect transistor
US4295897B1 (en) * 1979-10-03 1997-09-09 Texas Instruments Inc Method of making cmos integrated circuit device
JPS5661139A (en) * 1979-10-25 1981-05-26 Seiko Epson Corp Manufacture of semiconductor device
JPS5664465A (en) * 1979-10-29 1981-06-01 Seiko Epson Corp C-mos integrated circuit
JPS5663874A (en) * 1979-10-29 1981-05-30 Hitachi Metals Ltd Hard tool material
US4684971A (en) * 1981-03-13 1987-08-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implanted CMOS devices
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
JPH0636425B2 (ja) * 1983-02-23 1994-05-11 テキサス インスツルメンツ インコ−ポレイテツド Ｃｍｏｓ装置の製造方法
JPS6024620U (ja) * 1983-07-27 1985-02-20 トヨタ自動車株式会社 自動車用ドアウエザストリップ
JPS5956758A (ja) * 1983-08-31 1984-04-02 Hitachi Ltd 電界効果半導体装置の製法
US5257095A (en) * 1985-12-04 1993-10-26 Advanced Micro Devices, Inc. Common geometry high voltage tolerant long channel and high speed short channel field effect transistors
US4707455A (en) * 1986-11-26 1987-11-17 General Electric Company Method of fabricating a twin tub CMOS device
US5060037A (en) * 1987-04-03 1991-10-22 Texas Instruments Incorporated Output buffer with enhanced electrostatic discharge protection
JPS63147A (ja) * 1987-06-12 1988-01-05 Seiko Epson Corp 半導体装置
JPS63146A (ja) * 1987-06-12 1988-01-05 Seiko Epson Corp 半導体装置
JPH01164062A (ja) * 1988-11-18 1989-06-28 Hitachi Ltd 半導体装置の製造方法
US5289027A (en) * 1988-12-09 1994-02-22 Hughes Aircraft Company Ultrathin submicron MOSFET with intrinsic channel
JPH02224269A (ja) * 1989-12-29 1990-09-06 Seiko Epson Corp 半導体装置
JP2572653B2 (ja) * 1989-12-29 1997-01-16 セイコーエプソン株式会社 半導体装置の製造方法
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JPH0575042A (ja) * 1992-03-05 1993-03-26 Seiko Epson Corp 半導体装置
KR0131741B1 (ko) * 1993-12-31 1998-04-15 김주용 반도체 기억장치 및 그 제조방법
WO1997032343A1 (en) * 1996-02-28 1997-09-04 Sierra Semiconductor Coporation High-precision, linear mos capacitor
US6172402B1 (en) * 1998-06-04 2001-01-09 Advanced Micro Devices Integrated circuit having transistors that include insulative punchthrough regions and method of formation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646665A (en) * 1970-05-22 1972-03-07 Gen Electric Complementary mis-fet devices and method of fabrication
DE2058660B1 (de) * 1970-11-28 1972-06-08 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer monolithischen Festkoerperschaltung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646665A (en) * 1970-05-22 1972-03-07 Gen Electric Complementary mis-fet devices and method of fabrication
DE2058660B1 (de) * 1970-11-28 1972-06-08 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer monolithischen Festkoerperschaltung

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A.S. Grove:Physics and Technology of Semiconductor Devices, New York 1967, S. 281 und 333 *
GB-Z:Solid-State Electronics, Bd.13, 1970, S. 1125-1144 *
US-Z: IBM Technical Sisclosure Bulletin, Bd. 15, Nr. 5, Oktober 1972, S. 1623, 1624 *
US-Z: IEEE Spectrum, Bd.6, H. 10, Oktober 1969, S. 28-35 *
US-Z: IEEE Transactions on Electron Devices, Bd. ED-19, No. 11, November 1972, S. 1199-1207 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2648646A1 (de) * 1975-10-29 1977-05-05 Tokyo Shibaura Electric Co Integrierte halbleiterschaltung
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
DE3324332A1 (de) * 1982-07-12 1984-01-12 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE3334153A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer halbleitereinrichtung
EP0248267A2 (de) * 1986-06-06 1987-12-09 Siemens Aktiengesellschaft Monolithisch integrierte Schaltung mit zueinander parallelen Schaltungszweigen
EP0248266A2 (de) * 1986-06-06 1987-12-09 Siemens Aktiengesellschaft Logikschaltung mit einer Mehrzahl von zueinander komplementären Feldeffekttransistoren
EP0248266A3 (de) * 1986-06-06 1990-04-25 Siemens Aktiengesellschaft Logikschaltung mit einer Mehrzahl von zueinander komplementären Feldeffekttransistoren
EP0248267A3 (de) * 1986-06-06 1990-04-25 Siemens Aktiengesellschaft Monolithisch integrierte Schaltung mit zueinander parallelen Schaltungszweigen

Also Published As

Publication number Publication date
NL7314732A (de) 1974-05-03
GB1423183A (en) 1976-01-28
JPS5513431B2 (de) 1980-04-09
CH553482A (de) 1974-08-30
NL182604B (nl) 1987-11-02
CA1061012A (en) 1979-08-21
JPS5548460B2 (de) 1980-12-05
SE389227B (sv) 1976-10-25
NL182604C (nl) 1988-04-05
BR7307671D0 (pt) 1974-10-22
JPS5533096A (en) 1980-03-08
BE805485A (fr) 1974-01-16
FR2204896A1 (de) 1974-05-24
IT1001557B (it) 1976-04-30
DE2352762C2 (de) 1984-02-16
IL43098A0 (en) 1973-11-28
IL43098A (en) 1976-04-30
US3821781A (en) 1974-06-28
FR2204896B1 (de) 1978-08-11
ES419843A1 (es) 1976-04-01
JPS4979189A (de) 1974-07-31

Similar Documents

Publication Publication Date Title
DE2352762C2 (de) Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE3011982C2 (de)
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3019850C2 (de)
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE2902368A1 (de) Komplementaer-mos-inverter
DE69231832T2 (de) Halbleiteranordnung ausgerüstet mit einem Hochspannungs-MISFET
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.

Legal Events

Date Code Title Description
8126 Change of the secondary classification

Ipc: H01L 29/78

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee