DE2058660B1 - Verfahren zum Herstellen einer monolithischen Festkoerperschaltung - Google Patents
Verfahren zum Herstellen einer monolithischen FestkoerperschaltungInfo
- Publication number
- DE2058660B1 DE2058660B1 DE19702058660D DE2058660DA DE2058660B1 DE 2058660 B1 DE2058660 B1 DE 2058660B1 DE 19702058660 D DE19702058660 D DE 19702058660D DE 2058660D A DE2058660D A DE 2058660DA DE 2058660 B1 DE2058660 B1 DE 2058660B1
- Authority
- DE
- Germany
- Prior art keywords
- oxide
- silicon
- gate
- source
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000005669 field effect Effects 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims 2
- 241001676573 Minium Species 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000008719 thickening Effects 0.000 claims 1
- 230000008961 swelling Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
3 4
nem Silicium bestehen und mit gegen die Dotierungs- bereits vor der später folgenden Diffusion der Quellmittel
maskierende Schutzschichten abgedeckt sind, und Senkzonen mit Bor dotiert,
als Diffusionsmaskierung eindiffundiert werden. Im Anschluß daran wird eine Siliciumoxidschicht Die Erfindung wird im folgenden an Hand der 19 gemäß der Fig. 10 abgeschieden. Diese wird Zeichnung erläutert, in der die 5 einem Härtungsprozeß, beispielsweise durch Wärme-Fig. 1 bis 6 das oben erwähnte bekannte Ver- behandlung bei 1000° C, unterworfen. Dadurch wird fahren und die die Ätzrate dieser Siliciumoxidschicht 19 wesentlich Fig. 7 bis 18 das Verfahren nach der Erfindung erniedrigt. Dies hat den besonderen Vorteil, daß betreffen. Teile dieser Siliciumoxidschicht 19 bei dem später Zum besseren Verständnis des Wesens und der io erfolgenden Ätzprozeß zur Entfernung der freiliegen-Vorteile der Erfindung wird im folgenden kurz das den Gatteroxidschichten nicht abgedeckt werden bekannte Verfahren zum Herstellen einer mono- brauchen, so daß solche Ätzungen ganzflächig erlithischen Festkörperschaltung mit mindestens zwei folgen können.
als Diffusionsmaskierung eindiffundiert werden. Im Anschluß daran wird eine Siliciumoxidschicht Die Erfindung wird im folgenden an Hand der 19 gemäß der Fig. 10 abgeschieden. Diese wird Zeichnung erläutert, in der die 5 einem Härtungsprozeß, beispielsweise durch Wärme-Fig. 1 bis 6 das oben erwähnte bekannte Ver- behandlung bei 1000° C, unterworfen. Dadurch wird fahren und die die Ätzrate dieser Siliciumoxidschicht 19 wesentlich Fig. 7 bis 18 das Verfahren nach der Erfindung erniedrigt. Dies hat den besonderen Vorteil, daß betreffen. Teile dieser Siliciumoxidschicht 19 bei dem später Zum besseren Verständnis des Wesens und der io erfolgenden Ätzprozeß zur Entfernung der freiliegen-Vorteile der Erfindung wird im folgenden kurz das den Gatteroxidschichten nicht abgedeckt werden bekannte Verfahren zum Herstellen einer mono- brauchen, so daß solche Ätzungen ganzflächig erlithischen Festkörperschaltung mit mindestens zwei folgen können.
komplementären Metall-Oxid-Feldeffekttransistoren Nachdem nunmehr durch Ätzmaskierüngen die
geschildert,' deren Quell- und Senkzonen aus dotier- 15 abgeschiedene Siliciumoxidschicht 19 gemäß der
ten Oxidschichtert im Bereich entgegengesetzten Lei- Fig. 11 und die darunterliegende polykristalline
tungstyps in einen Halbleiterkörper eindiffundiert Siliciumschicht 18 gemäß der Fig. 12 bearbeitet
werden. Bei diesem Verfahren werden die Quell- und wurden, wird ohne Ätzmaskierung die gesamte HaIb-
. Senkzonen durch gleichzeitige Diffusion aus mit Bor leiterfläche mit einem geeigneten und bekannten Ätz-
; bzw. mit Phosphor dotierten Oxidschichten erzeugt. 20 mittel behandelt, wodurch eine Anordnung gemäß
Hierzu wird beispielsweise von einem η-leitenden der Fig. 13 entsteht, bei der die Siliciumgatterelek-
Halbleiterkörper 1 aus Silicium ausgegangen, der mit troden 3 auf den Gatteroxidschichten 2 durch die
einer Oxidmaske gemäß Fig. 1 versehen wird. Oxidschichtteile 13 geschützt bleiben. Im Gegensatz
Durch diese Oxidmaske wird gemäß der Fig. 2 zum bekannten Verfahren sind die Siliciumgatter 3
durch Bordiffusion ein p-leitender Bereich 4 erzeugt. 25 also bei der folgenden Diffusion aus dotierten Oxid-
Danach wird die gesamte Oxidmaskierung, welche schichten maskiert.
durch thermische Oxidation erzeugt werden kann, Diese dotierten Oxidschichten werden nacheinan-
abgeätzt und nacheinander gemäß der Fig. 3 do- der abgeschieden und derartig Ätzmaskierungspro-
tierte Siliciumoxidschichten 5, 6 durch Ätzmaskierun- zessen, beispielsweise unter Anwendung des bekann-
gen derart aufgebracht, daß auf dem durch den 30 ten photolithographischen Verfahrens, ausgesetzt,
Halbleiterkörper 1 gegebenen η-leitenden Bereich daß auf dem η-leitenden Bereich des Halbleiterkör-
eine mit Bor dotierte Oxidschicht 5 und auf dem pers eine mit Bor dotierte Oxidschicht 22 gemäß der
p-leitenden Bereich 4 eine mit Phosphor dotierte Fig. 14 und auf dem auf p-leitenden Bereich 4 eine
Oxidschicht 6 stehen bleiben. Der ganze Halbleiter- mit Phosphor dotierte Oxidschicht 23 gemäß der
körper wird nun mit einer nichtdotierten Silicium- 35 Fig. 15 stehen bleibt.
oxidschicht? gemäß der Fig. 4 bedeckt und dann Im Gegensatz zum bekannten Verfahren ist nun
werden gleichzeitig mittels einer Ätzmaskierung ge- aber keine zweite Ätzung mehr notwendig, da die
maß der Fig. 5 der Halbleiterkörper an der p-Kanal- Gatterzonen 3 bereits durch die polykristallinen SiIizone
8 und der n-Kanalzone 9 freigeätzt. Gemäß der ciumschichten gegeben sind. Dadurch kann die kri-F
i g. 6 werden anschließend in einem einzigen 4° tische Ätzung kleiner Strukturen in dotierten Gläsern
Hochtemperaturprozeß die Quell- und Senkzonen 10 äußerst vorteilhaft umgangen werden,
an der p-Kanalzone 8 und die Quell- und Senkzonen Die in Fig. 15 gezeigte Struktur wird nun einem 11 an der n-Kanalzone 9 sowie das Gatteroxid 12 Hochtemperaturprozeß ausgesetzt, bei dem durch erzeugt. Auf diese Weise können in einem einfachen Diffusion selbstjustierend die Quell- und Senkzonen Verfahren monolithische Festkörperschaltungen mit 45 11 am η-Kanal und die Quell- und Senkzonen 10 komplementären Metall-Oxid-Feldeffekttransistoren am p-Kanal der betreffenden Metall-Oxid-Feldeffekthergestellt werden, die einen sehr geringen statischen transistoren gemäß der Fig. 16 erzeugt werden. An-Verlustleistungsverbrauch aufweisen. schließend werden die dotierten Oxidschichten 22, Das Verfahren der Erfindung geht von der An- 23 und die Schutzschichten 13 durch eine unmaskierte Ordnung gemäß der Fig. 7 aus, d.h. von einem 50 Ätzung gemäß der. Fig. 17 entfernt und auf der Halbleiterkörper, der von Oxidschichten befreite gesamten Halbleiteroberfläche eine undotierte SiIi-Bereiche 15 unterschiedlichen Leitfähigkeitstyp auf- ciumoxidschicht 24 abgeschieden. Die folgende Konweist. Ein derartiger Halbleiterkörper kann in glei- taktfensterätzung durchstößt damit ein Oxid einheitcher Weise hergestellt werden, wie vorstehend beim licher Dicke, denn die Kontaktfenster 26 zu den bekannten Verfahren geschildert. 55 Quell- und Senkzonen 10 des p-Kanals und die Kon-Gemäß der Fig. 8 werden bereits anschließend taktfenster27 zu den Quell- und Senkzonen 11 des die Gatteroxidschichten 16 und 17 der beiden korn- η-Kanals öffnen die gleiche Siliciumoxidschicht wie plementären Metall-Oxid-Feldeffekttransistoren er- die nicht in der betreffenden Fig. 18 gezeichneten zeugt. Danach wird gemäß der F i g. 9 abweichend Kontaktfenster zu den Siliciumgattern 3. Di^ Konvom eingangs erwähnten Silicium-Gatterprozeß bei 60 taktierung der Festkörperschaltung bzw. der FeIdder Abscheidung der polykristallinen Siliciumschicht effekttransistoren kann in üblicher Weise mit 18 Bor als Dotierungsmittel in die Siliciumschicht 18 Aluminium oder mit einem anderen Metall erfoleingebracht. Beim bekannten Verfahren zum Ab- gen.
an der p-Kanalzone 8 und die Quell- und Senkzonen Die in Fig. 15 gezeigte Struktur wird nun einem 11 an der n-Kanalzone 9 sowie das Gatteroxid 12 Hochtemperaturprozeß ausgesetzt, bei dem durch erzeugt. Auf diese Weise können in einem einfachen Diffusion selbstjustierend die Quell- und Senkzonen Verfahren monolithische Festkörperschaltungen mit 45 11 am η-Kanal und die Quell- und Senkzonen 10 komplementären Metall-Oxid-Feldeffekttransistoren am p-Kanal der betreffenden Metall-Oxid-Feldeffekthergestellt werden, die einen sehr geringen statischen transistoren gemäß der Fig. 16 erzeugt werden. An-Verlustleistungsverbrauch aufweisen. schließend werden die dotierten Oxidschichten 22, Das Verfahren der Erfindung geht von der An- 23 und die Schutzschichten 13 durch eine unmaskierte Ordnung gemäß der Fig. 7 aus, d.h. von einem 50 Ätzung gemäß der. Fig. 17 entfernt und auf der Halbleiterkörper, der von Oxidschichten befreite gesamten Halbleiteroberfläche eine undotierte SiIi-Bereiche 15 unterschiedlichen Leitfähigkeitstyp auf- ciumoxidschicht 24 abgeschieden. Die folgende Konweist. Ein derartiger Halbleiterkörper kann in glei- taktfensterätzung durchstößt damit ein Oxid einheitcher Weise hergestellt werden, wie vorstehend beim licher Dicke, denn die Kontaktfenster 26 zu den bekannten Verfahren geschildert. 55 Quell- und Senkzonen 10 des p-Kanals und die Kon-Gemäß der Fig. 8 werden bereits anschließend taktfenster27 zu den Quell- und Senkzonen 11 des die Gatteroxidschichten 16 und 17 der beiden korn- η-Kanals öffnen die gleiche Siliciumoxidschicht wie plementären Metall-Oxid-Feldeffekttransistoren er- die nicht in der betreffenden Fig. 18 gezeichneten zeugt. Danach wird gemäß der F i g. 9 abweichend Kontaktfenster zu den Siliciumgattern 3. Di^ Konvom eingangs erwähnten Silicium-Gatterprozeß bei 60 taktierung der Festkörperschaltung bzw. der FeIdder Abscheidung der polykristallinen Siliciumschicht effekttransistoren kann in üblicher Weise mit 18 Bor als Dotierungsmittel in die Siliciumschicht 18 Aluminium oder mit einem anderen Metall erfoleingebracht. Beim bekannten Verfahren zum Ab- gen.
scheiden von Silicium durch thermische Zersetzung Das Verfahren nach der Erfindung kombiniert
von Silan und Abscheidung auf einen zu beschich- 65 also einfache und unkritische Prozesse, wodurch
tenden Körper kann beispielsweise Diboran dem monolithische Festkörperschaltungen mit komple-
Silan beigemischt werden. Die Gatterzonen 3 mentären Metall-Oxid-Feldeffekttransistoren herge-
(Fig. 12) der beiden Feldeffekttransistoren sind also stellt werden können. Das Verfahren der Erfindung
vereinigt die Vorteile sowohl der Silicium-Gatter-Technik
als auch des bekannten Verfahrens zur Herstellung von monolithischen Festkörperschaltungen
mit komplementären Metall-Oxid-Feldeffekttransistoren.
Als besonders vorteilhaft hat es sich erwiesen, beim Verfahren der Erfindung die Quell- und Senkzonen aus glasigen Oxidschichten zu diffundieren.
Als besonders vorteilhaft hat es sich erwiesen, beim Verfahren der Erfindung die Quell- und Senkzonen aus glasigen Oxidschichten zu diffundieren.
Anstelle von gehärtetem Siliciumoxid als Material
für die Schutzschichten 13 kann auch Siliciumnitrid verwendet werden, welches aus der Gasphase abgeschieden
werden kann.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Verfahren zum Herstellen einer monolith!- 5 oxid und Ätzverfahren mit Ätzmaskierung wird eine
sehen Festkörperschaltung mit mindestens zwei Gatterstruktur hergestellt. Bei einem dann folgenden
komplementären Metall-Oxid-Feldeffekttransisto- unmaskierten Ätzprozeß werden gleichzeitig das freiren,
deren Quell-und Senkzonen unter Verwen- liegende Gatteroxid und das Oxid auf dem polydung
von dotierten Oxidschichten als Diffusions- kristallinen Silicium bis auf das für die Planardiffuquellen
in Bereiche eines Halbleiterkörpers mit io sion erforderliche Oxidmaskenmaterial entfernt,
entgegengesetzten Leitungstypen eindiffundiert Während der nun folgenden Planardiffusion von
werden, dadurch gekennzeichnet, daß p-dotierenden Verunreinigungen, insbesondere von
die Quell- und Senkzonen (10 bzw. 11) der bei- Bor, werden zum einen in selbstjustierender Weise
den Feldeffekttransistoren gleichzeitig unter Ver- die Quell- und Senkzonen erzeugt, zum anderen das
wendung der auf isolierenden Zwischenschicht- 15 undotierte polykristalline Silicium mit Bor dotiert,
ten (2) auf der Halbleiteroberfläche angeordneten Durch Ersteres werden kleine Überlappungskapazi-Gatterelektroden
(3), welche aus bordotiertem täten, durch Letzteres kleine Schwellspannungen erpolykristallinem
Silicium bestehen und mit gegen zielt.
die Dotierungsmittel maskierenden Schutzschicht Die Erfindung beschäftigt sich mit dem Problem
ten (13) abgedeckt sind, als Diffusionsmaskierung ao der Herstellung einer monolithischen Festkörpereindiffundiert
werden. schaltung mit komplementären Metall-Oxid-Feld-
2. Verfahren nach Anspruch 1, dadurch ge- effekttransistoren unter Anwendung des vorstehend
kennzeichnet, daß die Quell- und Senkzonen (10, beschriebenen Verfahrens mit einer selbstjustie-11)
aus glasigen Oxidschichten diffundiert wer- renden Gatterelektrode aus polykristallinem Siden.
35 licium.
3. Verfahren nach Ansprüchen 1 und 2, da- Ein Verfahren zum Herstellen einer monolithidurch
gekennzeichnet, daß die Gatterelektro- sehen Festkörperschaltung mit komplementären
den (3) durch Schutzschichten (13) aus Silicium- Metall-Oxid-Feldeffekttransistoren, bei denen die
oxid abgedeckt werden. Quell- und Senkzonen von komplementären FeId-
4. Verfahren nach Anspruch 3, dadurch ge- 30 effekttransistoren durch gleichzeitige Diffusion aus
kennzeichnet, daß die Schutzschichten (13) durch mit Bor bzw. mit Phosphor dotierten Siliciumoxid-Erhitzen
gehärtet werden. schichten erzeugt werden, war bereits aus der Zeit-
5. Verfahren nach Anspruch 4, dadurch ge- schrift »IEEE Journal of Solid-State Circuits«, Vol.
kennzeichnet, daß die Schutzschichten (13) durch SC-5, Nr. 1 (Februar 1970), Seiten 24 bis 29, be-Erhitzen
bei 1000° C gehärtet werden. 35 kannt. Bei diesem Verfahren wird beispielsweise von
6. Verfahren nach Anspruch 1 oder 2, da- η-leitendem Silicium ausgegangen und durch Planardurch
gekennzeichnet, daß die Gatterelektro- diffusion von Bor ein p-leitender Bereich erzeugt,
den (3) durch Schutzschichten (13) aus Silicium- Die Quell- und Senkzonen der komplementären
nitrid abgedeckt werden. Metall-Oxid-Feldeffekttransistoren werden daraufhin
40 aus den dotierten Oxidschichten in Bereiche entgegengesetzten Leitungstyps in den Halbleiterkörper
eindiffundiert. Dieses Verfahren mächt ebenfalls von
verdickten Oxidschichten zur Verminderung der
Überlappungskapazitäten Gebrauch. Die Planar-
45 diffusionen der Quell- und Senkzonen erfolgen zwar
selbstjustierend in bezug auf die Gatterelektroden.
Diese Gatterelektroden werden jedoch durch mas-
Bei der Herstellung von Metall-Oxid-Feldeffekt- kierte Ätzungen in hochdotierten Oxidschichten
transistoren tritt bekanntlich das Problem der Aus- definiert, was starke Unterätzung und schlechte Rerichtung
der Gatterelektrode auf dem Gatteroxid 50 produzierbarkeit mit sich bringt. Dieser Nachteil
auf. Eine Fehlausrichtung bedeutet nämlich eine soll durch das Verfahren nach der Erfindung beErhöhung
der »Überlappungskapazitäten« zwischen hoben werden, wobei zugleich von dem Vorteil der
der Gatterelektrode und den Quell- und Senk- Silicium-Gatterelektrode hinsichtlich der Schwellzonen
des betreffenden Metall-Oxid-Feldeffekttran- spannung Gebrauch gemacht wird,
sistors. Eine Verminderung dieser Überlappungs- 55 Die Erfindung betrifft somit ein Verfahren zum
kapazitäten bei Fehlausrichtung kann nach dem Ver- Herstellen einer monolithischen Festkörperschaltung
fahren der deutschen Offenlegungsschrift 1 814 747 mit mindestens zwei komplementären Metall-Oxiddurch
eine Verdickung der Oxidschicht neben dem Feldeffekttransistoren, deren Quell- und Senkzonen
Gatteroxid erreicht werden. unter Verwendung von dotierten Oxidschichten als
Eine bessere Lösung dieses Problems gibt die so- 60 Diffusionsquellen in Bereiche eines Halbleiterkörpers
genannte Silicium-Gatter-Technologie (silicon gate mit entgegengesetzten Leitungstypen eindiffundiert
technology), welche in der Zeitschrift »IEEE Spec- werden. Der obengenannte Nachteil des zuletzt betrum«,
Bd. 6 (1969), H. 10, Seiten 28 bis 35, be- schriebenen Verfahrens wird erfindungsgemäß daschrieben
ist. Bei diesem Verfahren wird anstatt einer durch überwunden, daß die Quell- und Senkzonen
metallischen Gatterelektrode, beispielsweise aus Alu- 65 der beiden Feldeffekttransistoren gleichzeitig unter
minium, polykristallines Silicium als Gatter in Verwendung der auf isolierenden Zwischenschichten
Metall-Oxid-Feldeffekttransistoren mit p-Kanaltech- auf der Halbleiteroberfläche angeordneten Gatternik
verwendet. Hierbei wird abweichend von der elektroden, welche aus bordotiertem, polykristalli-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2058660 | 1970-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2058660B1 true DE2058660B1 (de) | 1972-06-08 |
Family
ID=5789394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702058660D Pending DE2058660B1 (de) | 1970-11-28 | 1970-11-28 | Verfahren zum Herstellen einer monolithischen Festkoerperschaltung |
Country Status (5)
| Country | Link |
|---|---|
| CH (1) | CH537643A (de) |
| DE (1) | DE2058660B1 (de) |
| FR (1) | FR2115404B1 (de) |
| GB (1) | GB1308288A (de) |
| IT (1) | IT940667B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2352762A1 (de) * | 1972-11-01 | 1974-05-16 | Ibm | Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren |
-
1970
- 1970-11-28 DE DE19702058660D patent/DE2058660B1/de active Pending
-
1971
- 1971-11-18 IT IT31256/71A patent/IT940667B/it active
- 1971-11-25 FR FR7142266A patent/FR2115404B1/fr not_active Expired
- 1971-11-25 GB GB5478471A patent/GB1308288A/en not_active Expired
- 1971-11-26 CH CH1722071A patent/CH537643A/de not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2352762A1 (de) * | 1972-11-01 | 1974-05-16 | Ibm | Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2115404B1 (de) | 1975-08-29 |
| IT940667B (it) | 1973-02-20 |
| CH537643A (de) | 1973-05-31 |
| GB1308288A (en) | 1973-02-21 |
| FR2115404A1 (de) | 1972-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2125303C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| EP0239652B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2817430C2 (de) | Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode | |
| DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
| DE3150222C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE1764401C3 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| EP0049392A2 (de) | Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik | |
| DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
| DE2352762A1 (de) | Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren | |
| DE2916098A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
| DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
| DE2539073A1 (de) | Feldeffekt-transistor mit isolierter gate-elektrode | |
| DE2920255A1 (de) | Verfahren zur herstellung einer mos- halbleiteranordnung | |
| DE2211972A1 (de) | Verfahren zum Herstellen eines MIS-Feldeffekttransistors | |
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2654979C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE2541651C2 (de) | Verfahren zur Herstellung einer Ladungsübertragungsanordnung | |
| DE2063726C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| EP0133204B1 (de) | Verfahren zum Herstellen eines DMOS-Transistors | |
| DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren |