DE2920255A1 - Verfahren zur herstellung einer mos- halbleiteranordnung - Google Patents

Verfahren zur herstellung einer mos- halbleiteranordnung

Info

Publication number
DE2920255A1
DE2920255A1 DE19792920255 DE2920255A DE2920255A1 DE 2920255 A1 DE2920255 A1 DE 2920255A1 DE 19792920255 DE19792920255 DE 19792920255 DE 2920255 A DE2920255 A DE 2920255A DE 2920255 A1 DE2920255 A1 DE 2920255A1
Authority
DE
Germany
Prior art keywords
wafer
chamber
layer
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792920255
Other languages
English (en)
Inventor
Jerry W Zimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maruman Integrated Circuits Inc
Original Assignee
Maruman Integrated Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maruman Integrated Circuits Inc filed Critical Maruman Integrated Circuits Inc
Publication of DE2920255A1 publication Critical patent/DE2920255A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

HEINZ H. PUSCFfMANN · PATENTANWALT
D 8000 MÜNCHEN 22 · THOMAS-WIAAMEH-RINGH 9Q9D9RR
TFI FFOM 089/9.9.78 R7 £ V ^- U *- V V
Maruman Integrated Circuits München, 18.05.1979
1220 Midas Way P 666/79
Sunnyvale, Pu/rei California 94 086/USA
Verfahren zur Herstellung einer MOS-Halbleiteranordnung
Ö098Ä7/093©
Die Erfindung betrifft allgemein Halbleiteranordnungen und bezieht sich insbesondere auf ein Verfahren zur Herstellung eines Metall-Oxid-Halbleiters (MOS), vor allem eines Feldeffekt-Halbleiters. Genauer gesagt, die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines n-Kanal-MOS-Bauelementes mit selbstausgerichtetem Gate.
Allgemein sind Halbleiter oder Halbleiteranordnungen entweder als bipolare oder als unipolare Bauelemente ausgebildet. In der vorliegenden Beschreibung werden unter solchen Anordnungen sowohl diskrete Bauelemente als auch integrierte Schaltungen verstanden. Unipolare Feldeffekt-Transistoren können entweder als Grenzflächen-Transistoren, die auch als Übergangszonen-Transistoren bezeichnet werden, oder als Motall-Oxid-Halbleiter ausgebildet sein. Derartige Halbleiter werden auch kurz als MOS-HaIbleiter bzw. als MOS-Transistoren bezeichnet. Da die Erfindung sich im wesent lichen auf solche Anordnungen bezieht, dürfte es sich erübrigen, die anderen Typen im einzelnen näher zu beschreiben. Es dürfte genügen, an dieser Stelle zu erwähnen, daß ein MOS-Transistor drei Elektroden aufweist, nämlich eine Source, eine Drain und ein Gate, die elektrisch mit drei Halbleiterbereichen verbunden sind, die auch als Zonen bezeichnet werden, nämlich mit einer ßource-Zone, mit einer Drain-Zone bzw. mit einer Kanal-Zone. Diese Bereiche oder Zonen werden in einem Halbleitermaterialkörper eines ersten Leitfähigkeitstyps angeordnet, indem zwei Seiten eines Bereiches in diesem Körper durch Bereiche oder Zonen eines zweiten Loitfähigkeitstyps begrenzt werd»n. Somit werden die zwei Zonen des zweiten Leitfähigkeitstyps zu Source- und Drain-Zonen, und der Kanal ist diejenige Zone, welche dazwischen angeordnet ist. Die Source und die Drain sind
Ö096A7/0939
ohmisch mit diesen Zonen verbunden. Über der Kanal-Zone ist eine Isolierschicht angeordnet, auf welcher eine leitende Schicht (Metall) aufgebracht wird. Diese leitende Schicht ist kapazitiv mit dem Kanal gekoppelt und dient als Gate-Elektrode .
Leitfähigkeitstypen im Halbleitermaterial werden durch die Verwendung von Donatoren zur Herstellung eines Materials vom N-Typ und von Akzeptoren zur Herstellung eines Materials vom P-Typ erzeugt. Wenn die Source-Zone und die Drain-Zone einer MOS-Anordnung aus einem Material vom P-Typ bestehen, weist der Kanal ein Material vom N-Typ auf. Somit erfolgt der größte Teil der Trägerleitung über den Kanal durch Löcher, und die Anordnung wird dann als P-Kanal- oder PMOS-Anordnung bezeichnet. Wenn andererseits die Leitfähigkeitstypen umgekehrt sind, so daß der größte Teil der Trägerleitung über den Kanal durch Elektronen erfolgt, wird die Anordnung als IT-Kanal- oder als KMOS-Anordnung bezeichnet. Da die Geschwindigkeit der Bewegung im Halbleitermaterial bei Elektronen um ein Vielfaches größer ist als bei Löchern (Elektronen bewegen sich annähernd mit Lichtgeschwindigkeit), schalten n-Kanal-Bauelemente viel schneller als p-Kanal-Bauelemente und werden deshalb aus diesem Grunde stärker bevorzugt·
Ein weiterer Faktor, welcher die Arbeitsgeschwindigkeit beeinträchtigt, ist der Weg, welchen die Träger zurückzulegen haben. Offensichtlich ist die wesentlichste Abmessung in einer MOS-Anordnung im Hinblick auf diesen Faktor die Kanalweite, d„he der Abstand zwischen den am nächsten benachbarten Siilen der Source- und der Drain-Zone» Somit ist es zweckmäßig, die Kanalbreite so klein wie möglich zu halten« Eine" Verminderung der Kanalbreite ist im allgemeinen erwünscht und zweckmäßigj weil dadurch die Größe der Anordnung vermin-
009847/0930
dert wird und somit die Packungsdichte, d.h. die Anzahl von Bauelementen pro Flächeneinheit, erhöht wird.
Ein weiterer Faktor, welcher die Arbeitsgeschwindigkeit beeinflußt, ist die Kapazität. Gemäß den obigen Erläuterungen ist die Gate-Elektrode einer MOS-Anordnung kapazitiv mit dem Kanal gekoppelt. Damit eine Anordnung betriebsfähig ist, ist es offensichtlich erforderlich, daß eine notwendige Hinimalkapazität immer vorhanden sein muß. Eine verminderte Kanalbreite führt Jedoch zu einer verminderten Bauelementenfläche und zu einer verminderten Kapazität. Auch eine Beseitigung einer unnötigen Überlappung zwischen der Source- und der Drain-Zone sowie der Gate-Elektrode dient zur Verminderung der Kapazität auf ein Minimum. Somit ist ein Verfahren erwünscht, welches zu einer selbstausgerichteten Struktur führt.
Da die Schaltgeschwindigkeit einer MOS-Anordnung durch die Spannungsanstiegszeit beeinflußt wird, ist es erwünscht, daß eine niedrige Spannung verwendet wird, so daß deshalb die Dicke der Gate-Oxidschicht gering sein sollte. Jedoch kann die Dicke des Gate-Oxids nicht so gering sein, daß der Leiter durchschlägt, so daß ein ohmischer Kontakt mit der Kanal-Zone gebildet wfirde. Die Dicke des Gate-Oxids wird somit ein Kompromiß sein müssen, und zwar zwischen der gewünschten Minimaldicke einerseits und einer solchen Dicke andererseits, welche verwirklicht werden kann, ohne daß ein Durchschlag entsteht.
Bei einer integrierten MOS-Schaltungsanordnung müssen Leitungen vorhanden sein, um die einzelnen Transistorstrukturen und die Außenwelt miteinander zu verbinden, und es sinö solche Anschlußleitungen meistens am Rand eines Plättchens angeordnet» Deshalb muß die Isolierschichtanordnung, welche
909847/0930
- f-
unter den Leitungsanschlussen angeordnet ist, eine ausreichende Dicke haben, um die Kapazität im Bereich der Schaltung auf einen Minimum au halten.
Die Meisten der oben genannten wünschenswerten Eigenschaften werden durch ein Verfahren erreicht, bei welchen eine insgesamt verhältnismäßig dicke Schicht aus Siliziumdioxid thermisch auf einem Siliziumplättchen aufwächst. Durch Maskierung und Ätzung werden Fenster in dem thermischen Oxid gebildet, und es wird weiterhin eine dünne Oxidschicht in den Fenstern ausgebildet. Die Isolationseigenschaften der Gateieolation (welche später zu dem Gate umgebildet wird) wird durch die Ablagerung einer Schicht aus Siliciumnitrid über dem Oxid gefördert. Eine Schicht aus polykristallinem Silicium wird dann darüber abgelagert. Die Schichten aus polykristallinem Silicium, Siliciumnitrid und Siliciumdioxid werden selektiv und sequenziell geätzt, um das Basissilicium am Grund der ursprünglichen Fenster auf jeder Seite der pdykristallinen Silicium-, Siliciumnitrid- und Siliciumdioxid-Schichten freizulegen. Es werden dann diffundierte Bereiche oder Zonen von entgegengesetzter Leitfähigkeit zu derjenigen dee ursprünglichen Substrats ausgebildet, um die Source- und die Drain-Zonen zu erzeugen. Während diese Diffusionsvorgänge durchgeführt werden, wird das polykristalline Silicium durch dasselbe Dotiermittel stärker leitend, welches hier eindiffundiert. Durch geeigmmte Metallisierung können leitende Verbindungen zu der Source- und der Drain-Zone sowie zu der polykristallinen Silicium-Zone hergestellt werden, um Source-, Drain- und Gate-Elektroden zu erzeugen. Diese Metallisierung liegt nur über dickelw.Oxid in solchen Bereichen, welche mit den gewünschten Bereichen oder Zonen nicht im ohmischen Kontakt sind.
909847/0939
-F-
Einer der Hauptgründe für die Verwendung der ßiliciumnitridschicht bei dem oben geschilderten Vorgang ist die erkennbar fehlerhafte Struktur der dünnen thermischen Oxidschicht. Der Begriff "fehlerhaft" wird in dem Sinne verwendet, daß ein solches Oxid notwendigerweise eine verhältnismäßig große Dicke haben müßte, um einen turzschluß zwischen der Gate-Elektrode und dem Kanal zu vermeiden. Solche Fehlstellen werden im allgemeinen als Nadelöffnungen bezeichnet, es können derartige Fehlstellen jedoch auch durch Gitterfehler bedingt sein, die ebenfalls vorhanden sein können. Somit ermöglicht das Siliciumnitrid eine praktische Dicke eines Gate-Isolators. Eines der größten Probleme beim Vorhandensein einer Nitridschicht besteht darin, daß beim Entfernen der Schicht für den Diffusionsvorgang ein getrennter Ätzschritt für die Entfernung der Schicht erforderlich ist, weil derselbe Ätzvorgang nicht für das polykristalline Silicium und das Siliciumdioxid verwendet werden kann. Es kann auch die Zwischenschicht oder der Zwischenraum zwischen dem Siliciumdioxid und dem Siliciumnitrid dafür verantwortlich sein, daß Fehlstellen durch Gitterdehnungen hervorgerufen werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer MOS-Halbleiteranordnung der eingangs näher genannten Art zu schaffen, mit welchem besonders leistungsfähige Halbleiter-Bauelemente auf besonders wirtschaftliche Weise gefertigt wfrden können.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß eine Einführung von Kohlendioxid-Gas in die Kammer begonnen wird, daß Silan (SiH^.) in die Kammer eingeführt wird, welches mit dem COo in der Weise reagiert, daß SiOo auf der thermisch gebildeten SiOo-Schicht abgelagert wird, daß die SiH^-Strömung unterbrochen wird, nachdem die gewünschte Dicke des
909847/0939
-r-
aus Dampf abgeschiedenen Oxids auf dem Plättchen erreicht ist, und daß Hp eingeführt wird, während die Temperatur des Plättchens vor dessen Entnahme aus der Kammer auf Zimmertemperatur abgesenkt wird.
Das erfindungsgemäße Verfahren zeichnet sich somit dadurch aus, daß ein in geeigneter Weise maskiertes und geätztes Plättchen aus P-Halbleiter-Silicium in einen Ablagerungsreaktor gebracht wird, daß das Plättchen auf eine Temperatur von etwa 950 G aufgeheizt wird, während das Plättchen trockenem Sauerstoffgas ausgesetzt wird, um eine Schicht aus Siliciumoxid auf der Oberfläche des Plättchens bei einer Temperatur zwischen 50 und 250 0G zu erzeugen, daß die Temperatur des Plättchens auf etwa 1000 0G angehoben wird, während die Kammer mit Stickstoff- und dann mit Wasserstoff-Gas gereinigt wird, daß mit dem Einführen von Kohlendioxid-Gas in die Kammer begonnen wird, daß Silan (SiB7.) oder Dichlorsilan in die Kammer eingegeben wird, welches mit dem GOp reagiert, um Siliciumoxid auf dem thermisch ausgebildeten Siliciumoxid auszubilden, daß die Silanströmung unterbrochen wird, nachdem die gewünschte Dicke des aus Dampf abgelagerten Oxids auf dem Plättchen angeordnet ist, und daß Wasserstoffgas eingeführt wird, während die Temperatur des Plättchens vor seiner Entnahme aus dem Reaktor auf Zimmertemperatur abgesenkt wird.
Gemäß der Erfindung wird somit ein Verfahren zur Heräbellung einer MOS-Halbleiteraner&akag. geschaffen, indem Plättchen aus P-Halbleiter-Silicium in einen Ablagerungsreaktor gebracht werden, wobei das Plättchen auf eine Temperatur von etwa 950 °C aufgeheizt wird, während das Plättchen trochenem Sauerstoffgas ausgesetzt wird, um eine sehr dünne Schicht aus Siliciumoxid (SiOp) (50 - 250 S) auf einer Oberfläche
09847/00
i -
des Plättchens zu erzeugen. Während die Temperatur des Plättchens auf etwa 1000 0C angehoben wird, wird die Kammer mit Stickstoff- und dann mit Wasserstoff-Gas gespült oder gereinigt. Nach dem Einleiten von Kohlendioxidgas in die Kammer wird Silan (SiH^) oder Dichlorsilan als Gas in die Kammer eingelassen. Das Silan reagiert mit dem GOo, um SiOo auf den zuvor thermisch gebildeten S1O2 abzulagern. Die zwei Schichten aus SiOp können dann einer Wärmebehandlung unterzogen werden, um eine hochgradig Jöhärente, von Fehlstellen freie Gate-Oxid-Schicht für integrierte MOS-Schaltungen zu erzeugen.
I09847/093S
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben! in dieser Beigen:
Fig. 1 einen perspektivischen Querschnitt durch einen Teil einer erfindungsgemäßen N-Kanal-MOS-Anordnung mit Selbstausgerichteteil Gate und
Fig. 2 bis 5 jeweils eine ä*kll»he Querschnittsdarstellung eines Teils eines Halbleiterplättchens in verschiedenen Fertigungsstufen, die schließlich zu der in der Fig. 1 dargestellten Anordnung führen.
Gemäß der Darstellung in der Fig. 1 weist eine integrierte MOß-ßchaltung 10, welche gemäß der Erfindung hergestellt ist, folgende Teil· auf: Einen MOS-Transistor mit drei Elektroden, nämlich mit einer Source 11, mit einer Drain 12 und mit •inem Gate 13· Diese drei Elektroden sind jeweils mit einem Bugehörigen Halbleiterbereich elektrisch verbunden, der auch als Zone zu bezeichnen ist. Gemäß der Darstellung in der Fig. 1 sind diese Zonen eine Source-Zone 14, eine Drain-Zone 15 und eine Kanal-Zone 16. Diese Zonen sind in einem Körper 17 aus einem Halbleitermaterial mit einem ersten Leitfähigkeitstyps P- angeordnet, wie es aus der Zeichnung ersichtlich ist. Die Zonen sind dadurch festgelegt, daß zwei Seiten jeweils von Zonen eines zweiten Leitfähigkeitstyps H+ begrenzt sind. Somit sind die zwei Zonen des Leitfähigkeitstyps F+ die Source-Zone 14 und die Drain-Zone 15» und der Kanal 16 ist dazwischen angeordnet. Die Source 11 und die Drain 12 sind metallisierte Streifen, die ohmisch mit diesen Zonen 14 und 15 verbunden sind. Oberhalb der Kanalzone ist eine zusammengesetzte Isolier-Leiter-Anordnung 18 vorgesehen, die als Oberfläche eine leitende Schicht (Metall) aufweist. Diese leitende Schicht ist kapazitiv mit der Kanalzone 16
909847/0939
durch die Isolier/Leiter-Schichten gekoppelt und dient als Gate 13.
Eine Anordnung mit dieser allgemeinen Struktur ist zuvor durch ein Verfahren hergestellt worden, bei welchem eine insgesamt verhältnismäßig dicke Schicht aus Siliziumdioxid thermisch auf einem Siliziumplättchen aufgewachsen ist. Durch maskieren und ätzen werden in dem thermischen Oxid Fenster gebildet und es wird in den Fenstern ein dünnes Oxid ausgebildet. Die isolierende Eigenschaft der Gate-Isolation, die später auszubilden ist, wird durch die Aufbringung einer Schicht aus Siliziumnitrid über dem Oxid gefordert. Eine Schicht aus polykristallinem Silizium wird dann darauf aufgebracht. Die Schichten aus polykristallinem Silizium, Siliziumnitrid und Siliziumdioxid werden selekttiv und nacheinander geätzt, um das Basissilizium auf dem Grund der ursprünglichen Fenster auf jeder Seite der polykristallinen Silizium-, Siliziumnitrid- und Siliziumdioxid-Schichten freizulegen. Es werden dann diffundierte Bereiche bzw. Zonen aus einem Material mit entgegengesetztem Leitfähigkeit styps zu dem ursprünglichen Substrat ausgebildet, um die Source-Zone und die Drain-Zone zu bilden. Während diese Diffusionsvorgänge ablaufen, wird die Leitfähigkeit des polykristallinen Siliziums durch dasselbe Dosiermittel erhöht, welches eindiffundiert. Durch geeignete Metallisierung können Lextungsanschlusse für die Source- und die Drain-Zonen sowie für die polykristalline Siliziumzone hergestellt werden, um Source-, Drain- und Gate-Elektroden auszubilden. Diese Metallisierung überdeckt nur Bereiche mit dickem Oxid, und zwar in solchen Zonen, die nicht in einem ohmischen Kontakt mit den gewünschten Bereichen oder Zonen stehen.
Einer der Hauptgründe für die Verwendung der Siliziumnitridschicht bei dem oben beschriebenen Vorgang ist die erkannte
609847/0939
fehlerhafte Struktur des dünnen thermischen Oxids. Der Ausdruck "fehlerhaft" wird in dem Sinne verwendet, daß ein solches Oxid notwendigerweise eine verhältnismäßig große Dicke haben müßte, um einen Kurzschluß zwischen dem Gate und dem Kanal zu vermeiden. Die fehlerhafte Struktur besteht im allgemeinen in kleinen öffnungen, die auch als Nadelöffnungemr.bezeichnet werden, obwohl grundsätzlich auch Gitterfehlstellen vorhanden sein können. Somit ermöglicht das Siliziumnitrid eine praktische Dicke des Gate-Isolators. Eines der größten Probleme beim Vorhandensein der ÜTitridschicht besteht darin, daß beim Entfernen der Schicht für den Diffusionsschritt ein getrennter Ätzschritt benötigt wird, um diese Schicht zu entfernen, weil die Source-Ätzung nicht für das polykristalline Silizium und das Siliziumdioxid verwendet werden kann. Außerdem kann der Zwischenraum zwischen dem Siliziumdioxid und dem Siliziumnitrid fehlerhafte Stellen hervorrufen, und zwar auf Grund einer Gitterdehnung.
Gemäß der Erfindung wird ein P-Plättchen 17 gebildet, welches eine verhältnismäßig dicke Schicht 20, nämlich 10 000 A, aus Siliziumdioxid aufweist, welches durch eine herkömmliche Technik aufgebracht wurde, beispielsweise dadurch, daß die Oberfläche des Plättchens bei 1000 0C Dampf ausgesetzt wird. Nach ■ dem Aufbringen einer Fotowiderstandsschicht 21 auf die Anordnung wird diese Fotowiderstandsschicht belichtet und entwickelt·, um darin eine öffnung 22 hervorzurufen. Ein Fenster 23 wird dann in der Siliziumdioxidschicht geätzt, um eine saubere Oberfläche 24· des P-Siliziumsubstrats 17 (-Fig. 2) freizulegen.
Es sind geeignete Reinigungsmaßnahmen und weitere Vorsichtsmaßnahmen erforderlich, um sicherzustellen, daß das Plättchen 17 und insbesondere die Oberflächen 24 sehr sauber werden und bleiben,, während das Plättchen in einen geeigneten Reaktor zur Ablagerung gebracht wirdo !-Jährend die obige Beschreibung sich
ÖO3S47/O930
-X-
auf ein Fenster und ein Plättchen bezieht, dürfte ersichtlich sein, daß bei einem typischen entsprechenden Vorgang vMe Fenster und viele Plättchen gleichzeitig bearbeitet werden. Nachdem das Plättchen oder die Plättchen in einem Reaktionsgefäß angeordnet sind, wird die Kammer mit einem tragen Gas gereinigt, während das Plättchen auf etwa 950 °0 aufgeheizt wird. Dann wird trockener Sauerstoff eingeführt, um eine dünne Schicht 25 (Fig. 3) aus Siliziumdioxid auf der Oberfläche 24- auszubilden. Die Oxidschicht 25 kann sehr dünn sein und hat eine Dicke, die vorzugsweise zwischen 50 A und 250 A liegt. Eine aufgebrachte Oxidschicht 26, die eine Dicke von etwa 550 A aufweist, wird dann auf der Schicht 25 ausgebildet, und die sich daraus ergebende Anordnung, die als Sandwich-Anordnung bezeichnet werden könnte, wird bei etwa 950 0G über 15 Minuten in einer Sauerstoffatmosphäre behandelt, wonach etwa JO Minuten lang in einer Stickstoffatmosphäre naöhbehandelt wird, um ein fehlerfreies Gate-Oxid herzustellen, welches eine Dicke zwischen 4-00 und 600 A aufweist.
Die aufgebrachte Oxidschicht 26 wird durch eine-pyrolythische Reduktion von Silan bei Anwesenheit von Kohlendioxid nach den folgenden Reaktionsgleichungen erzeugt:
1) H2 + G02i=* H2O + 00
2) SiH4 + 2H2O —> SiO2 +
Somit wird das Plättchen 17 auf eine erhöhte Temperatur von etwa 1000 0O in einer Ablagerungskammer aufgeheizt, die zunächst mit Stickstoff- und dann mit Wasserstoff-Gas gespült wird» Es wird dann Kohlendioxid-Gas eingeführt, und danach wird Silan (SiH^,) eingegeben« Unter diesen Bedingungen wird das Oxid mit etwa 175 A/Minute gebildet^ so daß nach einer Reaktionszeit von etwa 2 Minuten die gewünschte Schichtdicke
809847/0939
von etwa 550 & erz eugt ist. Die aus Dampf abgeschiedene Oxidschicht 26 füllt sämtliche Naäelöffnungen oder andere Fehlstellen in dem thermischen Oxid^ 25 aus. Das aus Dampf abgeschiedene Oxid wächst vorzugsweise auf erhöhten Punkten oder scharfen Kanten, die im dem thermischen Oxid vorhanden sein können. Eine Nachbehandlung in Form einer Wärmebehandlung wird dazu angewandt, Gitterdehnungen oder Fehlstellen in dem Zwischenraum zwischen dem thermischen Oxid und dem abgelagerten Oxid zu beseitigen. Es kann eine solche Nachbehandlung auch dazu dienen, eine Zwischenschicht zu beseitigen.
Die thermische Schicht und die abgelagerte Schicht können in einem einzigen AblagerungskammerZyklus ausgebildet werden, indem das Plättchen auf eine Temperatur von etwa 950 0C aufgeheizt wird, während das Plättchen trockenem Sauerstoffgas ausgesetzt wird, um SiO^ in einer Dicke zwischen 50 und 250 A auf einer Oberfläche des Plättchens zu bilden, wonach die Temperatur des Plättchens auf etwa 1000 0C erhöht wird, während die Kammer mit Stickstoff und dann mit Wasserstoff gespült wird. Anschließend beginnt die Zugabe von Kohlendioxidgas in die Kammer. Dann wird Silan (SiH^) in die Kammer eingegeben, welches mit dem COo reagiert, um SiO^ auf dem thermisch gebildeten SiO2 abzulagern. Wenn die Zugabe von SiH^ abgeschaltet wird, nachdem die gewünschte Dicke des aus Dampf abgeschiedenen Oxids erreicht ist und auf dem Plättchen ausgebildet ist, wird schließlich Hp eingegeben, während die Temperatur des Plättchens auf Zimmertemperatur vermindert wird, bevor es aus dem Reaktor herausgenommen wird.
Nach der Ablagerung und der Wärmebehandlung, wie sie oben beschrieben wurden, wird eine Schicht aus polykristallinem Silizium auf dem Plättchen abgelagert. Nach einer geeigneten Mas-
$09847/0939
kierung und Ätzung wird das polykristalline Silizium-Gate 27 (Fig. 4-) über (etwa) der-Mitte des Fensters 23 oberhalb des thermischen Oxids 25 und des abgelagerten Oxids 26 gebildet. Dann wird benachbart zu den Seiten des Gates 27 jeweils eine Oxidschicht 25 bzw. 26 entfernt, und es werden die Zonen 14- und I5 in dem Substrat 17 (I1Ig. 5) erzeugt. Diese Zonen können gemeinsam mit einem Dotiermittel des Poly-Gates 27 durch eine übliche Arsen-Ablagerung und einen entsprechenden Diffusionsvorgang hergestellt werden, vorzugsweise geschieht dies jedoch durch eine Implantation.
Nachdem das Poly-Gate 27 hergestellt ist und die Ätzung der Gateoxide durchgeführt wurde, wird Arsen mit einer Eonzen-
15 2
tration von etwa 5 x 10 J Ionen/cm implantiert. Die implantierten Ionen läßt man bei einer Temperatur von 1050 °0 während 15 Minuten in Stickstoff in das Substrat eindiffundieren, hält die Anordnung dann über 70 Minuten in Sauerstoff und unterwirft die Anordnung schließlich über weitere-15 Minuten einer Nachbehandlung in Stickstoff. Dadurch wird ein Wert von x. von etwa 0,68 m bei einem Wert von V/I von etwa 4,0 0hm erzielt. Es können dann übliche Metallisierungsmethoden angewandt werden, um die in der Fig. 3 mit 11, 12 und 13 bezeichneten metallisierten Elektroden herzustellen.
Während oben das Verfahren in Verbindung mit einer Planar-Gate-MOS-Anordnung beschrieben wurde, dürfte ersichtlich sein, daß die gemäß der Erfindung erreichbare, erhöhte Spannungsdurchbruchfestigkeit auch bei VMOS-Anordnungen oder anderen MOS-Anordnungen anwendbar ist.
109847/0939

Claims (6)

Patentansprüche
1. Verfahren zur Herstellung von MOS-Anordnungen, "bei welchem ein Siliziumplättchen in einer Kammer auf eine hohe Temperatur aufgeheizt wird, während das Plättchen trockenem Sauerstoff-Gas ausgesetzt wird, um eine Schicht aus SiOp auf der Oberfläche des Plättchens auszubilden, und bei welchem die Temperatur des Plättchens erhöht wird, während die Kammer mit Stickstoff-Gas und dann mit Wasserstoff-Gas gespült wird, dadurch gekennzeichnet, daß eine Einführung von Kohlendioxid-Gas in die Kammer begonnen wird, daß Silan (SiH^.) in die Kammer eingeführt wird, welches mit dem COo in der Weise reagiert, daß SiO2 auf der thermisch gebildeten SiÖg-Schicht abgelagert wird, daß die SiEL-Strömung unterbrochen wird, nachdem die gewünschte Dicke des aus Dampf abgeschiedenen Oxids auf dem Plättchen erreicht ist, und daß Hp eingeführt wird, während die Temperatur des Plättchens vor dessen Entnahme aus der Kammer auf Zimmertemperatur abgesenkt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schichten über 15 bis 60 Minuten einer Wärmebehandlung ausgesetzt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die einer Wärmebehandlung ausgesetzten Schichten die Gate-Isolierung bilden und daß eine polykristalline Silizium-Gate-Elektrode darüber ausgebildet wird.
4. Verfahren nach Ainem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Arsen implantiert wird, um Source- und Drain-Zonen auszubilden«
109847/093
5. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß ein maskiertes und geätztes Plättchen aus P-Halbleiter-Silizium als ßiliziumplättchen verwendet wird, dai das Plättchen auf einer Temperatur von 950 0G aufgeheizt wird, während das Plättchen trockenem Sauerstoffgas ausgesetzt wird, um auf der Oberfläche des Plättchens eine Schicht aus SIOq zu bilden, daß die (Temperatur des Plättchens auf etwa 1000 0O angehoben wird, während die Kammer mit Stickstoff-Gas und dann mit Wasserstoff-Gas gereinigt wird, und daß Silan (SiH^) in die Kammer eingeführt wird, welches mit dem COp reagiert, so daß auf dem thermisch gebildeten SiO^ etwa 350 A aus SiOo abgelagert werden.
6. Verfahren nach Anspruch 5» dadurch geken n^· zeichnet, daß das Plättchen auf eine Temperatur von etwa 950 0O aufgeheizt wird, während das Plättchen trockenem Sauerstoff-Gas ausgesetzt wird, um zwischen 50 und 250 A aus SiOp auf einer Oberfläche des Plättchens zu erzeugen, bevor die 350 A aus SiOp auf den thermisch gebildeten abgelagert werden.
Ö09847/093&
DE19792920255 1978-05-19 1979-05-18 Verfahren zur herstellung einer mos- halbleiteranordnung Withdrawn DE2920255A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/907,887 US4140548A (en) 1978-05-19 1978-05-19 MOS Semiconductor process utilizing a two-layer oxide forming technique

Publications (1)

Publication Number Publication Date
DE2920255A1 true DE2920255A1 (de) 1979-11-22

Family

ID=25424810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792920255 Withdrawn DE2920255A1 (de) 1978-05-19 1979-05-18 Verfahren zur herstellung einer mos- halbleiteranordnung

Country Status (3)

Country Link
US (1) US4140548A (de)
JP (1) JPS551194A (de)
DE (1) DE2920255A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2832388C2 (de) * 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4170500A (en) * 1979-01-15 1979-10-09 Fairchild Camera And Instrument Corporation Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
US4278705A (en) * 1979-11-08 1981-07-14 Bell Telephone Laboratories, Incorporated Sequentially annealed oxidation of silicon to fill trenches with silicon dioxide
US4456978A (en) * 1980-02-12 1984-06-26 General Instrument Corp. Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process
US4330930A (en) * 1980-02-12 1982-05-25 General Instrument Corp. Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process
US4341818A (en) * 1980-06-16 1982-07-27 Bell Telephone Laboratories, Incorporated Method for producing silicon dioxide/polycrystalline silicon interfaces
US4417914A (en) * 1981-03-16 1983-11-29 Fairchild Camera And Instrument Corporation Method for forming a low temperature binary glass
US4584205A (en) * 1984-07-02 1986-04-22 Signetics Corporation Method for growing an oxide layer on a silicon surface
US5080962A (en) * 1985-02-25 1992-01-14 University Of Florida Method for making silica optical devices and devices produced thereby
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
US5153701A (en) * 1987-12-28 1992-10-06 At&T Bell Laboratories Semiconductor device with low defect density oxide
ES2084606T3 (es) * 1988-12-21 1996-05-16 At & T Corp Procedimiento de oxidacion termica de crecimiento modificado para oxidos delgados.
JP2880892B2 (ja) * 1993-12-24 1999-04-12 日本電気株式会社 半導体装置の製造方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002009282A (ja) * 2000-04-19 2002-01-11 Seiko Instruments Inc 半導体装置の製造方法
US6184155B1 (en) 2000-06-19 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for forming a ultra-thin gate insulator layer
US6939816B2 (en) * 2000-11-10 2005-09-06 Texas Instruments Incorporated Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
US7713854B2 (en) * 2006-10-20 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate dielectric layers and methods of fabricating gate dielectric layers
GB0709093D0 (en) * 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL272593A (de) * 1960-12-16
US3158505A (en) * 1962-07-23 1964-11-24 Fairchild Camera Instr Co Method of placing thick oxide coatings on silicon and article
US3243314A (en) * 1962-09-14 1966-03-29 Ibm Silicon oxide film formation
NL149640B (nl) * 1965-06-05 1976-05-17 Philips Nv Halfgeleiderinrichting met meer dan een schakelelement in een halfgeleiderlichaam en werkwijze voor het vervaardigen daarvan.
FR1541731A (fr) * 1967-08-11 1968-10-11 Comp Generale Electricite Procédé d'élaboration d'une couche mixte de protection
US3532539A (en) * 1968-11-04 1970-10-06 Hitachi Ltd Method for treating the surface of semiconductor devices
US3615873A (en) * 1969-06-03 1971-10-26 Sprague Electric Co Method of stabilizing mos devices
US3627589A (en) * 1970-04-01 1971-12-14 Gen Electric Method of stabilizing semiconductor devices
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices

Also Published As

Publication number Publication date
JPS551194A (en) 1980-01-07
US4140548A (en) 1979-02-20

Similar Documents

Publication Publication Date Title
DE2920255A1 (de) Verfahren zur herstellung einer mos- halbleiteranordnung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3106202C2 (de)
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE2916364C2 (de)
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
EP0239652A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2922016A1 (de) Vlsi-schaltungen
DE10341062A1 (de) Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE2817342A1 (de) Verfahren zur herstellung von feldeffekttransistoren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee