JPH0575042A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0575042A JPH0575042A JP4048760A JP4876092A JPH0575042A JP H0575042 A JPH0575042 A JP H0575042A JP 4048760 A JP4048760 A JP 4048760A JP 4876092 A JP4876092 A JP 4876092A JP H0575042 A JPH0575042 A JP H0575042A
- Authority
- JP
- Japan
- Prior art keywords
- type well
- region
- well region
- type
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 Ｐ型ウエル領域及びＮ型ウエル領域と、Ｐ型
ストッパー領域を有する半導体装置の高集積化及び高信
頼性化を図ることを目的とする。 【構成】 半導体基板表面の全域にわたり、Ｐ型ウエル
領域２０とＮ型ウエル領域１７とを互いに隙間なく隣接
して配置するとともに、そのＰ型ウエル領域とＮ型ウエ
ル領域との境界部分からＰ型ウエル領域にかけてＰ型ス
トッパー領域２４が設けられている。 【効果】 半導体装置の高集積化の達成と、フィールド
反転を抑えて高信頼性化された半導体装置を提供するこ
とができる。
ストッパー領域を有する半導体装置の高集積化及び高信
頼性化を図ることを目的とする。 【構成】 半導体基板表面の全域にわたり、Ｐ型ウエル
領域２０とＮ型ウエル領域１７とを互いに隙間なく隣接
して配置するとともに、そのＰ型ウエル領域とＮ型ウエ
ル領域との境界部分からＰ型ウエル領域にかけてＰ型ス
トッパー領域２４が設けられている。 【効果】 半導体装置の高集積化の達成と、フィールド
反転を抑えて高信頼性化された半導体装置を提供するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特にＰ型ウ
エル領域とＮ型ウエル領域とからなるツインウエルと、
ストッパー領域とを有する半導体装置に関する。
エル領域とＮ型ウエル領域とからなるツインウエルと、
ストッパー領域とを有する半導体装置に関する。
【０００２】
【従来の技術】図１に、従来のツインウエルとストッパ
ー領域の製造方法を示して説明する。図１（ａ）でシリ
コン基板１にシリコン酸化膜２を形成しＮ型ウエル領域
を形成するための窓をあけ、レジスト３を剥離した後、
図１（ｂ）のように全面にシリコン酸化膜５を形成す
る。Ｎ型ウエル領域を形成する方法と同じ工程で図１
（ｃ）のようにＰ型ウエル領域を形成した後、同図
（ｄ）のようにシリコン酸化膜９を全面に形成する。最
後にＰ型ストッパー領域を形成するための窓をあけ、レ
ジスト１１をマスクとして図１（ｅ）のように該Ｐ型ス
トッパー領域１２を形成する。
ー領域の製造方法を示して説明する。図１（ａ）でシリ
コン基板１にシリコン酸化膜２を形成しＮ型ウエル領域
を形成するための窓をあけ、レジスト３を剥離した後、
図１（ｂ）のように全面にシリコン酸化膜５を形成す
る。Ｎ型ウエル領域を形成する方法と同じ工程で図１
（ｃ）のようにＰ型ウエル領域を形成した後、同図
（ｄ）のようにシリコン酸化膜９を全面に形成する。最
後にＰ型ストッパー領域を形成するための窓をあけ、レ
ジスト１１をマスクとして図１（ｅ）のように該Ｐ型ス
トッパー領域１２を形成する。
【０００３】
【発明が解決しようとする課題】このような従来の製造
方法ではマスクずれ等により余裕をもたせてそれぞれの
ウエル領域及びストッパー領域を形成しなければならな
かった。これは素子の高集積化を図る上で非常に不都合
である。
方法ではマスクずれ等により余裕をもたせてそれぞれの
ウエル領域及びストッパー領域を形成しなければならな
かった。これは素子の高集積化を図る上で非常に不都合
である。
【０００４】本発明は以上の欠点を改良したものであ
る。本発明の目的とするところは、自己整合となってい
るＰ型及びＮ型ウエル領域のＰ型ウエル領域内にＰ型ス
トッパー領域を自己整合で形成することにより素子の高
集積化を図ることができるところにある。
る。本発明の目的とするところは、自己整合となってい
るＰ型及びＮ型ウエル領域のＰ型ウエル領域内にＰ型ス
トッパー領域を自己整合で形成することにより素子の高
集積化を図ることができるところにある。
【０００５】
【課題を解決するための手段】半導体基板表面にＰ型ウ
エル領域とＮ型ウエル領域を有する半導体装置におい
て、前記半導体基板表面の全域にわたり、前記Ｐ型ウエ
ル領域と前記Ｎ型ウエル領域とが互いに隙間なく隣接し
て配置されており、かつ前記Ｐ型ウエル領域と前記Ｎ型
ウエル領域との境界部分から前記Ｐ型ウエル領域にかけ
てＰ型ストッパー領域が設けられていることを特徴とす
る。
エル領域とＮ型ウエル領域を有する半導体装置におい
て、前記半導体基板表面の全域にわたり、前記Ｐ型ウエ
ル領域と前記Ｎ型ウエル領域とが互いに隙間なく隣接し
て配置されており、かつ前記Ｐ型ウエル領域と前記Ｎ型
ウエル領域との境界部分から前記Ｐ型ウエル領域にかけ
てＰ型ストッパー領域が設けられていることを特徴とす
る。
【０００６】
【実施例】本発明の一実施例を図２に従って説明する。
図２（ａ）でシリコン基板１３にシリコン酸化膜１４、
シリコン窒化膜１５を形成した後、Ｎ型ウエル領域を形
成するための窓をあけ、レジスト１６をマスクとしてイ
オン注入により該Ｎ型ウエル領域１７を形成する。レジ
スト１６を剥離した後、シリコン窒化膜１５をマスクと
して選択酸化を行いシリコン酸化膜１８を形成したのが
図２（ｂ）である。次に図２（ｃ）のようにシリコン窒
化膜１５を除去し、その下のシリコン酸化膜をエッチン
グすると選択酸化をした部分にシリコン酸化膜１９が残
る。該シリコン酸化膜１９をマスクとしてイオン注入に
よりＰ型ウエル領域２０を形成する。さらに図２（ｄ）
のように全面にシリコン酸化膜２１を形成した後、同図
（ｅ）のようにＰ型ストッパー領域を形成するための窓
をあけ、レジスト２２及びシリコン酸化膜２３をマスク
として該Ｐ型ストッパー領域２４を形成する。
図２（ａ）でシリコン基板１３にシリコン酸化膜１４、
シリコン窒化膜１５を形成した後、Ｎ型ウエル領域を形
成するための窓をあけ、レジスト１６をマスクとしてイ
オン注入により該Ｎ型ウエル領域１７を形成する。レジ
スト１６を剥離した後、シリコン窒化膜１５をマスクと
して選択酸化を行いシリコン酸化膜１８を形成したのが
図２（ｂ）である。次に図２（ｃ）のようにシリコン窒
化膜１５を除去し、その下のシリコン酸化膜をエッチン
グすると選択酸化をした部分にシリコン酸化膜１９が残
る。該シリコン酸化膜１９をマスクとしてイオン注入に
よりＰ型ウエル領域２０を形成する。さらに図２（ｄ）
のように全面にシリコン酸化膜２１を形成した後、同図
（ｅ）のようにＰ型ストッパー領域を形成するための窓
をあけ、レジスト２２及びシリコン酸化膜２３をマスク
として該Ｐ型ストッパー領域２４を形成する。
【０００７】
【発明の効果】上記で説明した本発明による半導体装置
によれば、おのおのが自己整合となるＰ型ウエル領域、
Ｎ型ウエル領域において、さらにＰ型ストッパー領域が
自己整合で形成されるためにマスクずれ等による余裕を
もたせる必要はなくなり、それによりウエル領域の面積
を２０〜３０％小さくすることができる。
によれば、おのおのが自己整合となるＰ型ウエル領域、
Ｎ型ウエル領域において、さらにＰ型ストッパー領域が
自己整合で形成されるためにマスクずれ等による余裕を
もたせる必要はなくなり、それによりウエル領域の面積
を２０〜３０％小さくすることができる。
【０００８】以上のように本発明は素子の高集積化を図
ったものである。
ったものである。
【図１】 従来のストッパー領域を形成する方法を示す
図である。
図である。
【図２】 本発明によるストッパー領域を形成する方法
を示す図である。
を示す図である。
１３…シリコン基板 １４，１８，１９，２１，２３…シリコン酸化膜 １５…シリコン窒化膜 １６，２２…レジスト １７…Ｎ型ウエル領域 ２０…Ｐ型ウエル領域 ２４…Ｐ型ストッパー領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図１に、従来のツインウエルとストッパ
ー領域の製造方法を示して説明する。図１（ａ）でシリ
コン基板１にシリコン酸化膜２を形成しＮ型ウエル領域
を形成するための窓をあけ、レジスト３をマスクとして
イオン注入によりＮ型ウエル領域を形成する。次に、レ
ジスト３を剥離した後、図１（ｂ）のように全面にシリ
コン酸化膜５を形成する。Ｎ型ウエル領域を形成する方
法と同様に、シリコン酸化膜６及びレジスト７をマスク
として図１（ｃ）のようにＰ型ウエル領域を形成する。
その後、同図（ｄ）のようにシリコン酸化膜９を全面に
形成する。最後にＰ型ストッパー領域を形成するための
窓をシリコン酸化膜９にあけ、シリコン酸化膜１０及び
レジスト１１をマスクとして図１（ｅ）のように該Ｐ型
ストッパー領域１２を形成する。
ー領域の製造方法を示して説明する。図１（ａ）でシリ
コン基板１にシリコン酸化膜２を形成しＮ型ウエル領域
を形成するための窓をあけ、レジスト３をマスクとして
イオン注入によりＮ型ウエル領域を形成する。次に、レ
ジスト３を剥離した後、図１（ｂ）のように全面にシリ
コン酸化膜５を形成する。Ｎ型ウエル領域を形成する方
法と同様に、シリコン酸化膜６及びレジスト７をマスク
として図１（ｃ）のようにＰ型ウエル領域を形成する。
その後、同図（ｄ）のようにシリコン酸化膜９を全面に
形成する。最後にＰ型ストッパー領域を形成するための
窓をシリコン酸化膜９にあけ、シリコン酸化膜１０及び
レジスト１１をマスクとして図１（ｅ）のように該Ｐ型
ストッパー領域１２を形成する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【発明が解決しようとする課題】このような従来の製造
方法では、フォト工程の際のマスクずれ等により余裕を
もたせてそれぞれのウエル領域及びストッパー領域を形
成しなければならなかった。これは素子の高集積化を図
る上で非常に不都合である。また、このようなウエル領
域の境界における余裕のために、Ｐ型ウエル領域とＮ型
ウエル領域との間にウエル領域でない部分、すなわち、
基板表面が露出する領域が生じ、フィールド反転が起こ
りやすいという問題もあった。さらに、これらの領域に
おけるイオンの注入深さが相違すると、ウエルを近接さ
せてＣＭＯＳ型のトランジスタをウエルに形成した場合
に、ラッチアップ現象が起こりやすいという問題もあ
り、ウエルの近接化を妨げる事情ともなっていた。
方法では、フォト工程の際のマスクずれ等により余裕を
もたせてそれぞれのウエル領域及びストッパー領域を形
成しなければならなかった。これは素子の高集積化を図
る上で非常に不都合である。また、このようなウエル領
域の境界における余裕のために、Ｐ型ウエル領域とＮ型
ウエル領域との間にウエル領域でない部分、すなわち、
基板表面が露出する領域が生じ、フィールド反転が起こ
りやすいという問題もあった。さらに、これらの領域に
おけるイオンの注入深さが相違すると、ウエルを近接さ
せてＣＭＯＳ型のトランジスタをウエルに形成した場合
に、ラッチアップ現象が起こりやすいという問題もあ
り、ウエルの近接化を妨げる事情ともなっていた。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】本発明は以上の欠点を改良したもので、そ
の目的とするところは、Ｐ型及びＮ型ウエル領域、並び
にＰ型ウエル領域内にＰ型ストッパー領域を高密度化し
て設け、素子の高集積化を図るとともに、高信頼性の半
導体装置を提供するところにある。
の目的とするところは、Ｐ型及びＮ型ウエル領域、並び
にＰ型ウエル領域内にＰ型ストッパー領域を高密度化し
て設け、素子の高集積化を図るとともに、高信頼性の半
導体装置を提供するところにある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】本発明は、半導体基板表
面にＰ型ウエル領域とＮ型ウエル領域を有する半導体装
置において、前記半導体基板表面の全域にわたり、前記
Ｐ型ウエル領域と前記Ｎ型ウエル領域とが互いに隙間な
く隣接して配置されており、かつ前記Ｐ型ウエル領域と
前記Ｎ型ウエル領域との境界部分から前記Ｐ型ウエル領
域にかけてＰ型ストッパー領域が設けられていることを
特徴とする。
面にＰ型ウエル領域とＮ型ウエル領域を有する半導体装
置において、前記半導体基板表面の全域にわたり、前記
Ｐ型ウエル領域と前記Ｎ型ウエル領域とが互いに隙間な
く隣接して配置されており、かつ前記Ｐ型ウエル領域と
前記Ｎ型ウエル領域との境界部分から前記Ｐ型ウエル領
域にかけてＰ型ストッパー領域が設けられていることを
特徴とする。
【作用】本発明は、半導体基板表面にＰ型ウエル領域と
Ｎ型ウエル領域とＰ型ストッパー領域とを有する半導体
装置において、前記半導体基板の全域にわたり、前記Ｐ
型ストッパー領域が存在するＰ型ウエル領域と、Ｎ型ウ
エル領域とが互いに隙間なく隣接して配置されているこ
とにより、ウエルが高密度で形成され、かつ、フィール
ド反転が起こりにくい。フィールド反転とは、基板（ま
たはウエル）の導電型とは逆の導電型の拡散層に挟まれ
た基板表面の領域で、本来チャンネルとして働かない部
分が、その上方に形成された配線に電流が流れることに
よる電界によってチャンネルとして働いてしまい、基板
表面の導電型が反対の導電型となる現象をいう。このフ
ィールド反転が起こると、本来導通してはならない拡散
層同士が導通して、回路を誤動作させることになる。ま
た、フィールド反転は、基板表面の不純物濃度が低い領
域ほど起こりやすいから、Ｐ型ウエル領域及びＮ型ウエ
ル領域の間に基板表面が露出して基板領域が存在する
と、ウエル領域に比して、不純物濃度が低い基板領域に
フィールド反転が起こりやすくなる。本発明によれば、
半導体基板表面のチップとなる全域にわたり、Ｐ型スト
ッパー領域が存在するＰ型ウエル領域と、Ｎ型ウエル領
域とが互いに隙間なく隣接して配置されていることによ
り、基板表面が露出することがなく、フィールド反転が
起こりにくい。
Ｎ型ウエル領域とＰ型ストッパー領域とを有する半導体
装置において、前記半導体基板の全域にわたり、前記Ｐ
型ストッパー領域が存在するＰ型ウエル領域と、Ｎ型ウ
エル領域とが互いに隙間なく隣接して配置されているこ
とにより、ウエルが高密度で形成され、かつ、フィール
ド反転が起こりにくい。フィールド反転とは、基板（ま
たはウエル）の導電型とは逆の導電型の拡散層に挟まれ
た基板表面の領域で、本来チャンネルとして働かない部
分が、その上方に形成された配線に電流が流れることに
よる電界によってチャンネルとして働いてしまい、基板
表面の導電型が反対の導電型となる現象をいう。このフ
ィールド反転が起こると、本来導通してはならない拡散
層同士が導通して、回路を誤動作させることになる。ま
た、フィールド反転は、基板表面の不純物濃度が低い領
域ほど起こりやすいから、Ｐ型ウエル領域及びＮ型ウエ
ル領域の間に基板表面が露出して基板領域が存在する
と、ウエル領域に比して、不純物濃度が低い基板領域に
フィールド反転が起こりやすくなる。本発明によれば、
半導体基板表面のチップとなる全域にわたり、Ｐ型スト
ッパー領域が存在するＰ型ウエル領域と、Ｎ型ウエル領
域とが互いに隙間なく隣接して配置されていることによ
り、基板表面が露出することがなく、フィールド反転が
起こりにくい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【実施例】図２は、本発明の一実施例の半導体装置を、
その製造工程の一例により説明するためのものである。
図中、１３はシリコン基板、１４，１８，１９，２１，
２３はシリコン酸化膜、１５はシリコン窒化膜、１６，
２２はレジスト、１７はＮ型ウエル領域、２０はＰ型ウ
エル領域、２４はＰ型ストッパー領域である。図２
（ａ）でシリコン基板１３にシリコン酸化膜１４、シリ
コン窒化膜１５を形成した後、Ｎ型ウエル領域を形成す
るための窓をあけ、レジスト１６をマスクとしてイオン
注入により該Ｎ型ウエル領域１７を形成する。レジスト
１６を剥離した後、シリコン窒化膜１５をマスクとして
選択酸化を行いシリコン酸化膜１８を形成したのが図２
（ｂ）である。次に図２（ｃ）のようにシリコン窒化膜
１５を除去し、その下のシリコン酸化膜１４をエッチン
グ除去すると選択酸化をした部分にシリコン酸化膜１９
が残る。該シリコン酸化膜１９をマスクとしてイオン注
入によりＰ型ウエル領域２０を形成する。Ｐ型ウエル領
域２０は、基板表面に形成されたＮ型ウエル領域１７に
接して形成されているから、Ｎ型ウエル領域１７が形成
されていない領域は、すべてＰ型ウエル領域２０であ
り、Ｐ型及びＮ型ウエル領域の間の基板表面が露出して
いることはない。これは、Ｎ型ウエル領域１７とＰ型ウ
エル領域２０が互いに補完しあうことにより一つの基板
表面を占領し尽くしている関係になっていることの結果
である。さらに図２（ｄ）のように全面にシリコン酸化
膜２１を形成した後、同図（ｅ）のようにＰ型ストッパ
ー領域を形成するための窓をあけ、レジスト２２及びシ
リコン酸化膜２３をマスクとして該Ｐ型ストッパー領域
２４を形成する。
その製造工程の一例により説明するためのものである。
図中、１３はシリコン基板、１４，１８，１９，２１，
２３はシリコン酸化膜、１５はシリコン窒化膜、１６，
２２はレジスト、１７はＮ型ウエル領域、２０はＰ型ウ
エル領域、２４はＰ型ストッパー領域である。図２
（ａ）でシリコン基板１３にシリコン酸化膜１４、シリ
コン窒化膜１５を形成した後、Ｎ型ウエル領域を形成す
るための窓をあけ、レジスト１６をマスクとしてイオン
注入により該Ｎ型ウエル領域１７を形成する。レジスト
１６を剥離した後、シリコン窒化膜１５をマスクとして
選択酸化を行いシリコン酸化膜１８を形成したのが図２
（ｂ）である。次に図２（ｃ）のようにシリコン窒化膜
１５を除去し、その下のシリコン酸化膜１４をエッチン
グ除去すると選択酸化をした部分にシリコン酸化膜１９
が残る。該シリコン酸化膜１９をマスクとしてイオン注
入によりＰ型ウエル領域２０を形成する。Ｐ型ウエル領
域２０は、基板表面に形成されたＮ型ウエル領域１７に
接して形成されているから、Ｎ型ウエル領域１７が形成
されていない領域は、すべてＰ型ウエル領域２０であ
り、Ｐ型及びＮ型ウエル領域の間の基板表面が露出して
いることはない。これは、Ｎ型ウエル領域１７とＰ型ウ
エル領域２０が互いに補完しあうことにより一つの基板
表面を占領し尽くしている関係になっていることの結果
である。さらに図２（ｄ）のように全面にシリコン酸化
膜２１を形成した後、同図（ｅ）のようにＰ型ストッパ
ー領域を形成するための窓をあけ、レジスト２２及びシ
リコン酸化膜２３をマスクとして該Ｐ型ストッパー領域
２４を形成する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【発明の効果】上記で説明した本発明によれば、Ｐ型ウ
エル領域、Ｎ型ウエル領域及びＰ型ストッパー領域を高
密度化して設けることができるので、マスクずれ等によ
る余裕をもたせる必要はなくなり、それによりウエル領
域の面積を２０〜３０％小さくすることができるととも
に、フィールド反転が起こりにくい高信頼性化された半
導体装置を提供することができるという効果がある。
エル領域、Ｎ型ウエル領域及びＰ型ストッパー領域を高
密度化して設けることができるので、マスクずれ等によ
る余裕をもたせる必要はなくなり、それによりウエル領
域の面積を２０〜３０％小さくすることができるととも
に、フィールド反転が起こりにくい高信頼性化された半
導体装置を提供することができるという効果がある。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
Claims (1)
- 【請求項１】 半導体基板表面にＰ型ウエル領域とＮ型
ウエル領域を有する半導体装置において、前記半導体基
板表面の全域にわたり、前記Ｐ型ウエル領域と前記Ｎ型
ウエル領域とが互いに隙間なく隣接して配置されてお
り、かつ前記Ｐ型ウエル領域と前記Ｎ型ウエル領域との
境界部分から前記Ｐ型ウエル領域にかけてＰ型ストッパ
ー領域が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048760A JPH0575042A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048760A JPH0575042A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP644889A Division JPH01230247A (ja) | 1989-01-13 | 1989-01-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575042A true JPH0575042A (ja) | 1993-03-26 |
Family
ID=12812241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4048760A Pending JPH0575042A (ja) | 1992-03-05 | 1992-03-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575042A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979189A (ja) * | 1972-11-01 | 1974-07-31 | ||
| JPS52143782A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Construction of complementary mis-ic and its production |
-
1992
- 1992-03-05 JP JP4048760A patent/JPH0575042A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979189A (ja) * | 1972-11-01 | 1974-07-31 | ||
| JPS52143782A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Construction of complementary mis-ic and its production |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5449637A (en) | Method of producing low and high voltage MOSFETs with reduced masking steps | |
| JPH0361338B2 (ja) | ||
| KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4697328A (en) | Method of making hardened NMOS sub-micron field effect transistors | |
| JP3141446B2 (ja) | 半導体装置の製造方法 | |
| JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JPH0414226A (ja) | 半導体装置の製造方法 | |
| JP2968078B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0575042A (ja) | 半導体装置 | |
| JPH05251649A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS6315744B2 (ja) | ||
| JPS6150398B2 (ja) | ||
| JPH0126184B2 (ja) | ||
| JP3467787B2 (ja) | 半導体装置の製造方法 | |
| JP3309995B2 (ja) | 半導体装置 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JP2554993B2 (ja) | 半導体装置 | |
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| KR0131722B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPH06232394A (ja) | 半導体装置の製造方法 | |
| JPH056345B2 (ja) | ||
| JPH04101433A (ja) | 半導体装置の製造方法 | |
| JPH0563193A (ja) | 半導体装置の製造方法 | |
| JPH0575043A (ja) | 半導体装置の製造方法 |