CN105225933B - 掺杂方法 - Google Patents

掺杂方法 Download PDF

Info

Publication number
CN105225933B
CN105225933B CN201410230971.5A CN201410230971A CN105225933B CN 105225933 B CN105225933 B CN 105225933B CN 201410230971 A CN201410230971 A CN 201410230971A CN 105225933 B CN105225933 B CN 105225933B
Authority
CN
China
Prior art keywords
conduction type
back side
doping
conductivity type
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410230971.5A
Other languages
English (en)
Other versions
CN105225933A (zh
Inventor
王懿喆
金光耀
沈培俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingstone Semiconductor Co Ltd
Original Assignee
Kingstone Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingstone Semiconductor Co Ltd filed Critical Kingstone Semiconductor Co Ltd
Priority to CN201410230971.5A priority Critical patent/CN105225933B/zh
Publication of CN105225933A publication Critical patent/CN105225933A/zh
Application granted granted Critical
Publication of CN105225933B publication Critical patent/CN105225933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种掺杂方法，包括以下步骤：在第一导电类型衬底的背面扩散掺杂形成第二导电类型掺杂层，并且在扩散掺杂的过程中在该第二导电类型掺杂层的背面形成氧化层；蚀刻预定区域的氧化层直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域；在该第一导电类型衬底的正面形成第一导电类型掺杂层。本发明利用了热扩散工艺中形成的氧化层作为掩膜，来实现后续离子注入的局部掺杂，由此，无需额外形成掩膜，整体工艺极为简单，连贯性很强。

Description

掺杂方法
技术领域
本发明涉及一种掺杂方法，特别是涉及一种用于背接触电池的掺杂方法。
背景技术
在半导体掺杂工艺中，常常需要实现局部的掺杂，例如太阳能电池的选择性发射极结构(需要形成局部重掺杂)、背接触电池的结构(PN结均形成于电池片的背面)，或者MOS(金属氧化物半导体)管中也会需要形成局部掺杂的结构。通常，为了形成局部的掺杂，需要用到掩膜(mask)，将需要掺杂的位置暴露出来，将无需掺杂的区域覆盖起来。常用的掩膜例如光刻胶，例如采用光刻将需要掺杂的位置暴露出来以便后续的掺杂。
也就是说，在现有需要实现局部掺杂的工艺中，无可避免地会有一道形成掩膜的步骤，而掩膜的好坏、掩膜的精度也会从一定程度上影响后续工艺，尤其对于集成电路领域的掺杂来说，掩膜的形成常常采用光刻来实现，而光刻的工艺无疑会从一定程度上增加成本以及增加工艺的复杂度。
发明内容
本发明要解决的技术问题是为了克服现有技术中需要形成局部掺杂的场合下无可避免会有一道形成掩膜的工序、从而增加了工艺的复杂度的缺陷，提供一种具有高度连贯性的掺杂方法，其利用了扩散工艺本身的特点形成掩膜，避免了额外的掩膜工序，简化了工艺流程，步骤之间的连贯性更强。
本发明是通过下述技术方案来解决上述技术问题的：
一种掺杂方法，其特点在于，其包括以下步骤：
S1：在第一导电类型衬底的背面扩散掺杂形成第二导电类型掺杂层，并且在扩散掺杂的过程中在该第二导电类型掺杂层的背面形成氧化层；
S2：蚀刻预定区域的氧化层直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；
S3：向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域；
S4：在该第一导电类型衬底的正面形成第一导电类型掺杂层。
在该技术方案中，利用了热扩散工艺中形成的氧化层(例如BSG(硼硅玻璃)或者PSG(磷硅玻璃))作为掩膜，来实现后续离子注入的局部掺杂，由此，无需额外形成掩膜，整体工艺极为简单，连贯性很强。
优选地，步骤S1之前包括步骤S0：在该第一导电类型衬底的正面和背面形成绒面。
优选地，步骤S3之后、步骤S4之前包括：
SP1：在该氧化层上形成保护层；
SP2：在该第一导电类型衬底的正面形成绒面。
优选地，步骤S4包括：
S41：在该氧化层上形成保护层；
S42：通过热扩散形成该第一导电类型掺杂层，同时修复离子注入的损伤；
S43：去除该保护层和该氧化层。
优选地，步骤S2中通过激光或者蚀刻浆料来蚀刻预定区域的氧化层。
优选地，该氧化层为第二导电类型掺杂硅玻璃。
本发明还提供一种掺杂方法，其特点在于，其包括以下步骤：
R1：在第一导电类型衬底的正面和背面形成绒面，并在该第一导电类型衬底的正面形成第一导电类型掺杂层；
R2：在该第一导电类型衬底的背面扩散掺杂形成第二导电类型掺杂层，并且在扩散掺杂的过程中在该第二导电类型掺杂层的背面形成氧化层；
R3：蚀刻预定区域的氧化层直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；
R4：向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域。
优选地，步骤R3中通过激光或者蚀刻浆料来蚀刻预定区域的氧化层。
优选地，该氧化层为第二导电类型掺杂硅玻璃，和/或，
步骤R4之后还包括：
R5：去除该氧化层。
本发明还提供一种掺杂方法，其特点在于，其包括以下步骤：
T1：在第一导电类型衬底的背面设置第二导电类型掺杂板，利用热扩散工艺使得该第二导电类型掺杂板中的第二导电类型杂质扩散至该第一导电类型衬底的背面以在该第一导电类型衬底的背面形成第二导电类型掺杂层；
T2：蚀刻预定区域的第二导电类型掺杂板直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；
T3：向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域；
T4：在该第一导电类型衬底的正面形成第一导电类型掺杂层。
本发明利用了用于实现扩散掺杂的掺杂板(例如BSG(硼硅玻璃)或者PSG(磷硅玻璃))作为掩膜，来实现后续离子注入的局部掺杂，由此，无需额外形成掩膜，整体工艺极为简单，连贯性很强。
优选地，步骤T1之前包括步骤T0：在该第一导电类型衬底的正面和背面形成绒面。
优选地，步骤T3之后、步骤T4之前包括：
TP1：在该第二导电类型掺杂板上形成保护层；
TP2：在该第一导电类型衬底的正面形成绒面。
优选地，步骤T4包括：
T41：在该第二导电类型掺杂板上形成保护层；
T42：通过热扩散形成该第一导电类型掺杂层，同时修复离子注入的损伤；
T43：去除该保护层和该第二导电类型掺杂板。
优选地，步骤T2中通过激光或者蚀刻浆料来蚀刻预定区域的氧化层。
优选地，该第二导电类型掺杂板为第二导电类型掺杂硅玻璃。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：
1、本发明利用了热扩散工艺中形成的氧化层或者用于实现扩散掺杂的掺杂板(例如BSG(硼硅玻璃)或者PSG(磷硅玻璃))作为掩膜，来实现后续离子注入的局部掺杂，由此，省去了额外的形成掩膜的工艺，由此各个步骤之间的连贯性更强。
2、采用热扩散工艺形成衬底正面的掺杂层，同时也可作为离子注入后的退火步骤，以修复离子注入的损伤，一道工序中完成了两道工艺，使得整体工艺的集成度更高。
附图说明
图1-5为本发明实施例1的工艺流程图。
图6-10为本发明实施例2的工艺流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。下列实施例中未注明具体条件的实验方法，按照常规方法和条件，或按照商品说明书选择。
实施例1
参考图1-图5，以N型衬底为例，介绍本实施例的工艺流程。参考附图，以上方表示衬底的正面，下方表示衬底的背面，这仅仅是为了描述上的简便，并不能理解为对本发明的限制。
如图1所示，先在N型衬底1的正面和背面制绒，由此形成正面的绒面和背面的绒面，以提高光的利用率。
参考图2，采用热扩散的方式在背面形成P型掺杂层2，同时在扩散掺杂的过程中会在N型衬底1的背面形成一层BSG(硼硅玻璃)3。
参考图3，采用激光消融(laser ablation)去除预定区域的BSG3、P型掺杂层2以及N型衬底1，直至暴露出N型衬底1，并且在N型衬底1的背面中形成凹槽4。未经蚀刻的P型掺杂层2和BSG3依然采用原有的附图标记表示，凹槽4可以视作N型衬底1背面打开的窗口，用于后续的离子注入。
参考图4，采用离子注入的方式将N型离子注入自至凹槽中以形成N型掺杂区域5，可以看出，未被BSG3覆盖的区域可以实现离子注入，而被BSG3覆盖的区域(即对应于P区)则被保护，也就是说，在掺杂过程中形成的BSG作为离子注入的掩膜，从而实现了局部掺杂。
参考图5，在该N型衬底1的背面设置扩散保护层(图中未示出)，以保护背面已经形成的PN结构(未经蚀刻的P型掺杂层和离子注入形成的N型掺杂区域5，即相互间隔的P区和N区)，采用热扩散的方式在N型衬底1的正面形成N型掺杂层6，同时修复离子注入的损伤。之后，去除背面的扩散保护层和BSG，得到图5所示的结构，完成背接触电池PN结构的制作。
从上述工艺流程来看，本发明的掺杂方法相当简单，工艺步骤极少，利用了扩散工艺中会产生氧化层(BSG)的特点，直接将BSG作为掩膜，免去了单独形成掩膜的步骤。图3至图4所示的工艺有着高度的连贯性，充分利用了每一道工序的特点，并将其结合起来，从而极大简化掺杂流程，降低了工艺的复杂度。再者，利用了需要去除的BSG作为掩膜，使副产品也能融入到整体的工艺中，得到充分的利用。
实施例2
实施例2的基本原理与实施例1相同，不同之处在于：
本实施例中仅在N型衬底1的正面制绒，且制绒步骤在背面的PN结构制作完成之后、正面掺杂之前进行。正面制绒时，需要在背面设置保护层，以保护背面的PN结构不受到影响。
参考图6-图10，首先在通过热扩散N型衬底1的背面形成P型掺杂层2，热扩散的过程中在N型衬底1的背面形成BSG3。
参考图7，在背面打开用于离子注入的窗口4。
参考图8，通过离子注入的方式将N型离子注入至N型衬底1的背面中以形成N型掺杂区域5。同样地，BSG作为离子注入的掩膜，以阻挡特定区域的N型离子，而仅在需要的区域形成N型掺杂区域。
参考图9，在N型衬底1的背面设置保护层，以保护已经形成的P区和N区，并且在N型掺杂层1的正面制绒，之后通过热扩散方式形成正面的N型掺杂层6，同时修复离子注入的损伤。
参考图10，去除背面的保护层以及BSG3。
其余未提及之处与实施例1相同。
实施例3
实施例3的基本原理与实施例1相同，不同之处在于：
在正面和背面均形成绒面之后，先在N型衬底的正面形成N型掺杂层，之后再背面扩散形成P型掺杂层，即N型掺杂层形成的顺序和实施例1不同。
其余未提及之处参考实施例1。
实施例4
实施例4依然以N型衬底为例，基本原理也是利用热扩散工艺本身的步骤来形成掩膜，与前述实施例所不同的是：
在N型衬底背面设置BSG，使得BSG中的硼扩散至该N型衬底的背面中以形成P型掺杂层。
之后，在覆盖有BSG的N型衬底的背面开窗，打开离子注入用的窗口，即形成凹槽，以便磷离子的注入从而形成N型掺杂区域，由此完成背面的PN结构。
即本实施例中，并不急于将用于扩散的BSG去除，而是将BSG用作离子注入的掩膜，使得整个掺杂方法具有高度连贯性。
其余未提及之处参考上述实施例。
为了清楚地显示各个掺杂区域、BSG、绒面等结构，附图中的上述各个部分的大小并非按比例描绘，本领域技术人员应当理解附图中的比例并非对本发明的限制。另外，上述的正面和背面也都是相对而言的，本领域技术人员结合本领域的公知常识应当知晓这样的表示为了描述的方便，不应当理解为对本发明的限制。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (15)

1.一种掺杂方法，其特征在于，其包括以下步骤：
S1：在第一导电类型衬底的背面扩散掺杂形成第二导电类型掺杂层，并且在扩散掺杂的过程中在该第二导电类型掺杂层的背面形成氧化层；
S2：蚀刻预定区域的氧化层直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；
S3：向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域；
S4：在该第一导电类型衬底的正面形成第一导电类型掺杂层。
2.如权利要求1所述的掺杂方法，其特征在于，步骤S1之前包括步骤S0：在该第一导电类型衬底的正面和背面形成绒面。
3.如权利要求1所述的掺杂方法，其特征在于，步骤S3之后、步骤S4之前包括：
SP1：在该氧化层上形成保护层；
SP2：在该第一导电类型衬底的正面形成绒面。
4.如权利要求1所述的掺杂方法，其特征在于，步骤S4包括：
S41：在该氧化层上形成保护层；
S42：通过热扩散形成该第一导电类型掺杂层，同时修复离子注入的损伤；
S43：去除该保护层和该氧化层。
5.如权利要求1-4中任意一项所述的掺杂方法，其特征在于，步骤S2中通过激光或者蚀刻浆料来蚀刻预定区域的氧化层。
6.如权利要求1-4中任意一项所述的掺杂方法，其特征在于，该氧化层为第二导电类型掺杂硅玻璃。
7.一种掺杂方法，其特征在于，其包括以下步骤：
R1：在第一导电类型衬底的正面和背面形成绒面，并在该第一导电类型衬底的正面形成第一导电类型掺杂层；
R2：在该第一导电类型衬底的背面扩散掺杂形成第二导电类型掺杂层，并且在扩散掺杂的过程中在该第二导电类型掺杂层的背面形成氧化层；
R3：蚀刻预定区域的氧化层直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；
R4：向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域。
8.如权利要求7所述的掺杂方法，其特征在于，步骤R3中通过激光或者蚀刻浆料来蚀刻预定区域的氧化层。
9.如权利要求7所述的掺杂方法，其特征在于，该氧化层为第二导电类型掺杂硅玻璃，和/或，
步骤R4之后还包括：
R5：去除该氧化层。
10.一种掺杂方法，其特征在于，其包括以下步骤：
T1：在第一导电类型衬底的背面设置第二导电类型掺杂板，利用热扩散工艺使得该第二导电类型掺杂板中的第二导电类型杂质扩散至该第一导电类型衬底的背面以在该第一导电类型衬底的背面形成第二导电类型掺杂层；
T2：蚀刻预定区域的第二导电类型掺杂板直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；
T3：向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域；
T4：在该第一导电类型衬底的正面形成第一导电类型掺杂层。
11.如权利要求10所述的掺杂方法，其特征在于，步骤T1之前包括步骤T0：在该第一导电类型衬底的正面和背面形成绒面。
12.如权利要求10所述的掺杂方法，其特征在于，步骤T3之后、步骤T4之前包括：
TP1：在该第二导电类型掺杂板上形成保护层；
TP2：在该第一导电类型衬底的正面形成绒面。
13.如权利要求10所述的掺杂方法，其特征在于，步骤T4包括：
T41：在该第二导电类型掺杂板上形成保护层；
T42：通过热扩散形成该第一导电类型掺杂层，同时修复离子注入的损伤；
T43：去除该保护层和该第二导电类型掺杂板。
14.如权利要求10-13中任意一项所述的掺杂方法，其特征在于，步骤T2中通过激光或者蚀刻浆料来蚀刻预定区域的氧化层。
15.如权利要求10-13中任意一项所述的掺杂方法，其特征在于，该第二导电类型掺杂板为第二导电类型掺杂硅玻璃。
CN201410230971.5A 2014-05-28 2014-05-28 掺杂方法 Active CN105225933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410230971.5A CN105225933B (zh) 2014-05-28 2014-05-28 掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410230971.5A CN105225933B (zh) 2014-05-28 2014-05-28 掺杂方法

Publications (2)

Publication Number Publication Date
CN105225933A CN105225933A (zh) 2016-01-06
CN105225933B true CN105225933B (zh) 2018-06-26

Family

ID=54994815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410230971.5A Active CN105225933B (zh) 2014-05-28 2014-05-28 掺杂方法

Country Status (1)

Country Link
CN (1) CN105225933B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783424A (zh) * 2019-09-24 2020-02-11 通威太阳能（成都）有限公司 一种提升局部背电场(lbsf)工艺稳定性的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755001A (en) * 1970-07-10 1973-08-28 Philips Corp Method of making semiconductor devices with selective doping and selective oxidation
CN102569492A (zh) * 2010-12-17 2012-07-11 上海凯世通半导体有限公司 太阳能晶片的掺杂方法以及掺杂晶片
CN103022264A (zh) * 2013-01-08 2013-04-03 奥特斯维能源（太仓）有限公司 一种全背电极n型电池前表面场和后表面场同时形成的工艺
CN103208556A (zh) * 2012-01-13 2013-07-17 上海凯世通半导体有限公司 太阳能电池的制作方法及太阳能电池

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755001A (en) * 1970-07-10 1973-08-28 Philips Corp Method of making semiconductor devices with selective doping and selective oxidation
CN102569492A (zh) * 2010-12-17 2012-07-11 上海凯世通半导体有限公司 太阳能晶片的掺杂方法以及掺杂晶片
CN103208556A (zh) * 2012-01-13 2013-07-17 上海凯世通半导体有限公司 太阳能电池的制作方法及太阳能电池
CN103022264A (zh) * 2013-01-08 2013-04-03 奥特斯维能源（太仓）有限公司 一种全背电极n型电池前表面场和后表面场同时形成的工艺

Also Published As

Publication number Publication date
CN105225933A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
CN109037208B (zh) 提高失效电压的双向假栅深阱静电保护器件及其制作方法
TWI445161B (zh) 半導體裝置及其製備方法
US4013489A (en) Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
TWI427769B (zh) 具埋入空乏屏蔽層之絕緣體上矽裝置
CN103681454B (zh) 半导体器件的隔离
US9490315B2 (en) Power semiconductor device and method of fabricating the same and cutoff ring
CN106298657B (zh) Pmos器件及其集成工艺方法
DE102015117230A1 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
CN105225933B (zh) 掺杂方法
US20090302413A1 (en) Semiconductor device and sti forming method therefor
CN104282741B (zh) 场截止型反向导通绝缘栅双极型晶体管及其制造方法
JP2005109049A (ja) 光半導体集積回路装置の製造方法
CN106298966A (zh) 半导体器件及其制备方法和电子装置
CN105225957B (zh) 沟槽型功率器件制作方法和沟槽型功率器件
CN105762113B (zh) Mos电路制造方法及mos电路
CN106486474B (zh) 瞬时电压抑制元件及其制造方法
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof
CN106206548B (zh) 半导体元件及其制造方法
JP6594296B2 (ja) 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード
CN106328590A (zh) Nmos器件及其集成工艺方法
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
CN100568488C (zh) 高压cmos器件及其制造方法
CN105529379A (zh) 掺杂方法
CN111128698A (zh) 一种tvs芯片新型扩散工艺
KR102424762B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201203 Shanghai City Newton Road, Zhangjiang High Tech Park of Pudong New Area No. 200 Building No. 7, No. 1

Applicant after: KINGSTONE SEMICONDUCTOR COMPANY LTD.

Address before: 201203 Shanghai City Newton Road, Zhangjiang High Tech Park of Pudong New Area No. 200 Building No. 7, No. 1

Applicant before: Shanghai Kaishitong Semiconductor Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant