CN106328590A - Nmos器件及其集成工艺方法 - Google Patents

Nmos器件及其集成工艺方法 Download PDF

Info

Publication number
CN106328590A
CN106328590A CN201611010922.6A CN201611010922A CN106328590A CN 106328590 A CN106328590 A CN 106328590A CN 201611010922 A CN201611010922 A CN 201611010922A CN 106328590 A CN106328590 A CN 106328590A
Authority
CN
China
Prior art keywords
well region
high pressure
region
nmos
nmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611010922.6A
Other languages
English (en)
Inventor
李娟娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611010922.6A priority Critical patent/CN106328590A/zh
Publication of CN106328590A publication Critical patent/CN106328590A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种NMOS器件及其集成工艺方法。在P型衬底中形成由浅沟槽隔离的高压与低压P阱区；在高压与低压P阱区上形成栅极结构；涂覆第一光刻胶层，定义第一光刻胶图案，去除高压P阱区上方光刻胶，对高压P阱区执行离子注入以形成高压NMOS器件的轻掺杂源扩散区，注入P型反型层；去除光刻胶，形成高压P阱区与低压P阱区上的栅极结构的侧墙，涂覆第二光刻胶层，定义第二光刻胶图案，同时去除高压P阱区和低压P阱区上方光刻胶，对高压P阱区与低压P阱区执行以相对于衬底表面成倾斜角度的离子注入，以形成低压NMOS器件的轻掺杂扩散区，并且在高压NMOS器件的轻掺杂扩散区周围形成二次扩散注入区；形成高压NMOS的重掺杂源漏区和低压NMOS的重掺杂源漏区。

Description

NMOS器件及其集成工艺方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种NMOS器件及其集成工艺方法。
背景技术
通常HVNMOS(高压NMOS)与LVNMOS(低压NMOS)器件在集成过程中，由于器件性能差异，必须要分别形成其P阱注入和PLDD(N型轻掺杂扩散注入区)注入，但是HVNMOS与LVNMOS器件共用重掺杂源漏注入。
图1至图6示意性地示出了根据现有技术的NMOS器件集成工艺方法。
如图1至图6所示，根据现有技术的NMOS器件集成工艺方法包括：在P型衬底100中形成由浅沟槽隔离的高压P阱区10与低压P阱区20，在高压P阱区10与低压P阱区20上分别形成由栅极氧化层200和栅极多晶硅300组成的栅极结构；涂覆第一光刻胶层，利用模板定义第一光刻胶图案30，去除高压P阱区20上方光刻胶，对高压P阱区20执行离子注入以形成高压NMOS器件的轻掺杂源扩散区20，，随后去除第一光刻胶图案30；涂覆第二光刻胶层，利用模板定义第二光刻胶图案50，去除低压P阱区20上方光刻胶，对低压P阱区20执行离子注入以形成低压PMOS器件的轻掺杂扩散区60，随后去除第二光刻胶图案50；形成栅极结构的侧墙70；随后，涂覆第三光刻胶层，利用模板定义第三光刻胶图案，同时去除高压P阱区10和低压P阱区20上方光刻胶，离子注入分别形成高压NMOS的重掺杂源漏区80和低压NMOS的重掺杂源漏区90。
如上所述，在根据现有技术的NMOS器件集成工艺方法中，分别形成其P阱注入和N型轻掺杂源漏注入区，因此工艺相对复杂。
希望提供一种能够在不影响器件性能的情况下简化工艺节约成本的NMOS器件集成工艺方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不影响器件性能的情况下简化工艺节约成本的NMOS器件集成工艺方法以及由此获得的NMOS器件。
为了实现上述技术目的，根据本发明，提供了一种NMOS器件集成工艺方法，包括：
第一步骤：在P型衬底中形成由浅沟槽隔离的高压P阱区与低压P阱区；
第二步骤：在高压P阱区与低压P阱区上分别形成由栅极氧化层和栅极多晶硅组成的栅极结构；
第三步骤：涂覆第一光刻胶层，利用模板定义第一光刻胶图案，去除高压P阱区上方光刻胶，对高压P阱区执行离子注入以形成高压NMOS器件的轻掺杂源扩散区，此后注入P型反型层；
第四步骤：去除光刻胶，形成高压P阱区与低压P阱区上的栅极结构的侧墙，涂覆第二光刻胶层，利用模板定义第二光刻胶图案，同时去除高压P阱区和低压P阱区上方光刻胶，对高压P阱区与低压P阱区执行以相对于衬底表面成倾斜角度的离子注入，以形成低压NMOS器件的轻掺杂扩散区，并且在高压NMOS器件的轻掺杂扩散区周围形成二次扩散注入区；
第五步骤：形成高压NMOS的重掺杂源漏区和低压NMOS的重掺杂源漏区。
优选地，在第三步骤，利用第一光刻胶图案对高压P阱区执行的离子注入是成倾斜角度的离子注入，其中离子注入方向与衬底表面法线之间的角度为10°～45°。
优选地，在第三步骤，高压NMOS器件轻掺杂扩散注入之后，注入的P型反型层其注入与衬底表面法线夹角<10度，其体浓度为5e16～5e18cm-3。高压NMOS器件的轻掺杂扩散区的掺杂体浓度为1e17～1e19cm-3。
优选地，第四步骤的相对于衬底表面成倾斜角度的离子注入的方向与衬底表面法线之间的角度为5°～45°。
优选地，第四步骤的相对于衬底表面成倾斜角度的离子注入的N型离子注入能量为5～150keV。
优选地，高压NMOS器件的轻掺杂扩散区的掺杂体浓度为1e17～1e19cm-3。
优选地，所述P型衬底的体掺杂浓度为1e14～1e16cm-3。
优选地，所述高压P阱区与低压P阱区的掺杂浓度为1e16～1e18cm-3。
优选地，低压NMOS器件的轻掺杂扩散区的掺杂体浓度为1e17～1e19cm-3。
优选地，侧墙的成分为氧化硅或者氮化硅，侧墙的厚度为10A～1000A。
优选地，所述高压NMOS重掺杂的源漏区和低压NMOS重掺杂的源漏区体浓度为1e18～1e22cm-3。
为了实现上述技术目的，根据本发明，还提供了一种采用根据上述NMOS器件集成工艺方法制成的NMOS器件。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图6示意性地示出了根据现有技术的NMOS器件集成工艺方法。
图7示意性地示出了根据本发明优选实施例的NMOS器件集成工艺方法的第一步骤。
图8示意性地示出了根据本发明优选实施例的NMOS器件集成工艺方法的第二步骤。
图9示意性地示出了根据本发明优选实施例的NMOS器件集成工艺方法的第三步骤。
图10示意性地示出了根据本发明优选实施例的NMOS器件集成工艺方法的第四步骤。
图11示意性地示出了根据本发明优选实施例的NMOS器件集成工艺方法的第五步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图7至图11示意性地示出了根据本发明优选实施例的NMOS器件集成工艺方法的各个步骤。
如图7至图11所示，根据本发明优选实施例的NMOS器件集成工艺方法包括：
第一步骤：在P型衬底100中形成由浅沟槽隔离的高压P阱区10与低压P阱区20；
优选地，所述P型衬底100的体掺杂浓度为1e14～1e16cm-3，所述高压P阱区10与低压P阱区20的掺杂浓度为1e16～1e18cm-3。
第二步骤：在高压P阱区10与低压P阱区20上分别形成由栅极氧化层200和栅极多晶硅300组成的栅极结构；
第三步骤：涂覆第一光刻胶层，利用模板定义第一光刻胶图案30，去除高压P阱区20上方光刻胶，对高压P阱区20执行离子注入以形成高压NMOS器件的轻掺杂源扩散区20，，随后去除第一光刻胶图案30；
优选地，在第三步骤，利用第一光刻胶图案30对高压P阱区10执行的离子注入是成倾斜角度的离子注入，其中离子注入方向与衬底表面法线之间的角度为10°～45°。
优选地，高压NMOS器件的掺杂源漏注入区40的掺杂浓度为1e17～1e19cm-3，其杂质为N型。高压NMOS的N型轻轻掺杂扩散区与P阱形成缓变PN结。随后注入P型反型层(PTOP)，用来补偿随后利用源漏掩膜版注入的低压NMOS器件的轻掺杂扩散区，其注入与衬底表面法线夹角<10度，其体浓度为5e16～5e18cm-3。其浓度不能超过高压NMOS器件的轻掺杂扩散注入与低压NMOS器件的轻掺杂扩散注入加起来的浓度，否则会形成浮空的表面PN结，从而带来较大的表面电场。
第四步骤：去除光刻胶，形成高压P阱区10与低压P阱区20上的栅极结构的侧墙70，涂覆第二光刻胶层，利用模板定义第二光刻胶图案，同时去除高压P阱区10和低压P阱区20上方光刻胶，对高压P阱区10与低压P阱区20执行以相对于衬底表面成倾斜角度的离子注入(即，离子注入方向与衬底表面不垂直)，以形成低压NMOS器件的轻掺杂扩散区61，并且在高压NMOS器件的轻掺杂扩散区40周围形成二次扩散注入区41；
优选地，第四步骤的相对于衬底表面成倾斜角度的离子注入的方向与衬底表面法线之间的角度为5°～45°。
优选地，第四步骤的相对于衬底表面成倾斜角度的离子注入的N型离子注入能量为5～150keV。
优选地，低压NMOS器件的轻掺杂扩散区61的掺杂体浓度为1e17～1e19cm-3。
优选地，侧墙70的成分为氧化硅或者氮化硅。优选地，侧墙70的厚度为10A～1000A。
第五步骤：形成高压NMOS的重掺杂源漏区80和低压NMOS的重掺杂源漏区90。
优选地，高压NMOS的重掺杂源漏区80和低压NMOS的重掺杂源漏区90的体掺杂浓度为1e18～1e22cm-3。
在本发明的另一优选实施例中，本发明还提供了一种采用上述NMOS器件集成工艺方法制成的NMOS器件，如图11所示。
本发明与传统工艺不同，省去LVNMOS的N型轻掺杂扩散注入的掩膜版，同时将这步注入挪到源漏注入之前，采用源漏注入的掩膜版进行LVNMOS的N型轻掺杂扩散注入区的注入。这样HVNMOS也会打入这步注入，为了不影响HVNMOS的器件性能，可以对HVNMOS的N型轻掺杂源漏的注入进行微调。同时由于HV器件一般对器件的击穿电压要求较高，其HVNMOS的N型轻掺杂扩散注入一般在多晶硅栅刻蚀完成之后，斜角注入，形成缓变的HVNMOS的N型轻掺杂扩散注入区与P阱结，因此不能省去HVNMOS的N型轻掺杂源漏注入这步掩膜版而与源漏注入共用掩膜版。LVNMOS器件不要求较高的击穿电压，将LVNMOS的N型轻掺杂源漏注入挪到源漏这步，相比于传统结构，不会造成器件的性能漂移。
而且，为了降低多晶硅栅靠近漏端边缘电场强度，只是单纯优化高压NMOS器件的轻掺杂源漏区注入的剂量与能量，可能仍然不能降低表面电场，本发明在这种结构的基础上，在高压NMOS器件的轻掺杂源漏区注入的这一步，表面增加一步垂直注入的P型离子注入来补偿轻压NMOS器件的轻掺杂源漏区注入的这步注入，可以有效降低多晶硅栅靠近漏端边缘的表面电场，改善器件的热载流子注入作用，从而提高器件的使用寿命。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
而且，本发明实施例的方法和/或系统的实现可包括手动、自动或组合地执行所选任务。而且，根据本发明的方法和/或系统的实施例的实际器械和设备，可利用操作系统通过硬件、软件或其组合实现几个所选任务。

Claims (10)

1.一种NMOS器件集成工艺方法，其特征在于包括：
第一步骤：在P型衬底中形成由浅沟槽隔离的高压P阱区与低压P阱区；
第二步骤：在高压P阱区与低压P阱区上分别形成高压栅极氧化层和低压栅氧化层，以及由栅极多晶硅组成的栅极结构；
第三步骤：涂覆第一光刻胶层，利用模板定义第一光刻胶图案，去除高压P阱区上方光刻胶，对高压P阱区执行离子注入以形成高压NMOS器件的轻掺杂源扩散区，此后注入P型反型层；
第四步骤：去除光刻胶，形成高压P阱区与低压P阱区上的栅极结构的侧墙，涂覆第二光刻胶层，利用模板定义第二光刻胶图案，同时去除高压P阱区和低压P阱区上方光刻胶，对高压P阱区与低压P阱区执行以相对于衬底表面成倾斜角度的离子注入，以形成低压NMOS器件的轻掺杂扩散区，并且在高压NMOS器件的轻掺杂扩散区周围形成二次扩散注入区；
第五步骤：形成高压NMOS的重掺杂源漏区和低压NMOS的重掺杂源漏区。
2.根据权利要求1所述的NMOS器件集成工艺方法，其特征在于，在第三步骤，利用第一光刻胶图案对高压P阱区执行的离子注入是成倾斜角度的离子注入，其中离子注入方向与衬底表面法线之间的角度为10°～45°。
3.根据权利要求1或2所述的NMOS器件集成工艺方法，其特征在于，第四步骤的相对于衬底表面成倾斜角度的离子注入的方向与衬底表面法线之间的角度为5°～45°。
4.根据权利要求1或2所述的NMOS器件集成工艺方法，其特征在于，第四步骤的相对于衬底表面成倾斜角度的离子注入的N型离子注入能量为5～150keV。
5.根据权利要求1或2所述的NMOS器件集成工艺方法，其特征在于，高压NMOS器件的轻掺杂扩散区的掺杂体浓度为1e17～1e19cm-3。
6.根据权利要求1或2所述的NMOS器件集成工艺方法，其特征在于，所述高压NMOS器件轻掺杂扩散注入之后，注入的P型反型层其注入与衬底表面法线夹角<10度，其体浓度为5e16～5e18cm-3。高压NMOS器件的轻掺杂扩散区的掺杂体浓度为1e17～1e19cm-3。
7.根据权利要求1或2所述的NMOS器件集成工艺方法，其特征在于，所述P型衬底的体掺杂体浓度为1e14～1e16cm-3，所述高压P阱区与低压P阱区的掺杂体浓度为1e16～1e18cm-3。
8.根据权利要求1或2所述的NMOS器件集成工艺方法，其特征在于，低压NMOS器件的轻掺杂扩散区的体掺杂体浓度为1e17～1e19cm-3，所述高压NMOS重掺杂的源漏区和低压NMOS重掺杂的源漏区体浓度为1e18～1e22cm-3。
9.根据权利要求1或2所述的NMOS器件集成工艺方法，其特征在于，侧墙的成分为氧化硅或者氮化硅，侧墙的厚度为10A～1000A。
10.一种采用根据权利要求1至9之一所述的NMOS器件集成工艺方法制成的NMOS器件。
CN201611010922.6A 2016-11-17 2016-11-17 Nmos器件及其集成工艺方法 Pending CN106328590A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611010922.6A CN106328590A (zh) 2016-11-17 2016-11-17 Nmos器件及其集成工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611010922.6A CN106328590A (zh) 2016-11-17 2016-11-17 Nmos器件及其集成工艺方法

Publications (1)

Publication Number Publication Date
CN106328590A true CN106328590A (zh) 2017-01-11

Family

ID=57816102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611010922.6A Pending CN106328590A (zh) 2016-11-17 2016-11-17 Nmos器件及其集成工艺方法

Country Status (1)

Country Link
CN (1) CN106328590A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309009A (zh) * 2018-11-21 2019-02-05 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN111370372A (zh) * 2020-04-22 2020-07-03 上海华虹宏力半导体制造有限公司 Cmos集成器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227407A (zh) * 1998-02-27 1999-09-01 联诚积体电路股份有限公司 制作双电压金属氧化物半导体晶体管的方法
US6117737A (en) * 1999-02-08 2000-09-12 Taiwan Semiconductor Manufacturing Company Reduction of a hot carrier effect by an additional furnace anneal increasing transient enhanced diffusion for devices comprised with low temperature spacers
US20090011561A1 (en) * 2007-07-02 2009-01-08 Promos Technologies Inc. Method of fabricating high-voltage mos having doubled-diffused drain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227407A (zh) * 1998-02-27 1999-09-01 联诚积体电路股份有限公司 制作双电压金属氧化物半导体晶体管的方法
US6117737A (en) * 1999-02-08 2000-09-12 Taiwan Semiconductor Manufacturing Company Reduction of a hot carrier effect by an additional furnace anneal increasing transient enhanced diffusion for devices comprised with low temperature spacers
US20090011561A1 (en) * 2007-07-02 2009-01-08 Promos Technologies Inc. Method of fabricating high-voltage mos having doubled-diffused drain

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309009A (zh) * 2018-11-21 2019-02-05 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN111370372A (zh) * 2020-04-22 2020-07-03 上海华虹宏力半导体制造有限公司 Cmos集成器件的制作方法
CN111370372B (zh) * 2020-04-22 2024-01-19 上海华虹宏力半导体制造有限公司 Cmos集成器件的制作方法

Similar Documents

Publication Publication Date Title
US7981783B2 (en) Semiconductor device and method for fabricating the same
US9455246B2 (en) Fin diode structure
US7816744B2 (en) Gate electrodes of HVMOS devices having non-uniform doping concentrations
US8377783B2 (en) Method for reducing punch-through in a transistor device
US7816214B2 (en) Coupling well structure for improving HVMOS performance
US8268697B2 (en) Silicon-on-insulator devices with buried depletion shield layer
US8133790B2 (en) Semiconductor device and method for fabricating the same
CN106298657A (zh) Pmos器件及其集成工艺方法
CN106328504B (zh) 半导体结构及其形成方法
CN106328590A (zh) Nmos器件及其集成工艺方法
CN111223768B (zh) 低压cmos器件的制作方法
CN106328505A (zh) 半导体结构的形成方法
CN113130646A (zh) 一种半导体器件及其制作方法
US20190006361A1 (en) Semiconductor device manufacturing method
CN106033727A (zh) 场效应晶体管的制作方法
US7863144B2 (en) Semiconductor device and method for manufacturing the device
CN106486474B (zh) 瞬时电压抑制元件及其制造方法
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN107275400A (zh) 半导体结构及其形成方法
CN109346440B (zh) 半导体器件的制造方法和集成电路的制造方法
CN111128700A (zh) 半导体器件的制备方法及半导体器件
US7863110B2 (en) Semiconductor device and method for fabricating the same
US9899513B1 (en) Lateral diffused metal oxide semiconductor transistor and manufacturing method thereof
CN111834221A (zh) Ldmos和其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170111

RJ01 Rejection of invention patent application after publication