JP3970682B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3970682B2 JP3970682B2 JP2002143278A JP2002143278A JP3970682B2 JP 3970682 B2 JP3970682 B2 JP 3970682B2 JP 2002143278 A JP2002143278 A JP 2002143278A JP 2002143278 A JP2002143278 A JP 2002143278A JP 3970682 B2 JP3970682 B2 JP 3970682B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- predetermined pattern
- impurity
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 83
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 239000012535 impurity Substances 0.000 claims description 170
- 238000009792 diffusion process Methods 0.000 claims description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 65
- 229910052710 silicon Inorganic materials 0.000 claims description 65
- 239000010703 silicon Substances 0.000 claims description 65
- 239000011248 coating agent Substances 0.000 claims description 32
- 238000000576 coating method Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 22
- 230000003213 activating effect Effects 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 17
- 230000007423 decrease Effects 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 52
- 230000004913 activation Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、所定のパターンの導電性シリコン膜に熱を加えて所定のパターンの導電性シリコン膜内の不純物の活性化を図る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置は、微細化が進むにつれて、トランジスタのチャネル領域が、ショートチャネル化されている。そのため、ショートチャネリング効果が大きくトランジスタ特性に影響を与えている。したがって、ショートチャネリング効果を抑制するため、ドレインエンジニアリングが重要になってきている。そのドレインエンジニアリングとして、半導体装置では、ＬＤＤ（Lightly Doped Drain）構造やＳＰＩ（Shallow Pocket Implant）構造等を形成するための不純物注入に関する技術が用いられている。
【０００３】
また、従来の埋込みチャネル型のトランジスタでは、しきい値電圧が高くなるとともに、駆動電圧が小さくなるにしたがって、十分な駆動能力が得られないため、表面チャネル型のトランジスタが一般的に用いられるようになっている。
【０００４】
図１２および図１３には、前述の従来の技術が用いられた半導体装置の製造工程の一例として、Ｐ型の電界効果型トランジスタとＰ+型の不純物がドープされた多結晶シリコン膜を用いた抵抗素子とを備えた半導体装置の製造工程が示されている。
【０００５】
従来の半導体装置の製造方法では、図１２および図１３に示す製造工程を経て、Ｎ型ウエル領域１０１、素子分離領域１０２、Ｐ+型のゲート電極１０３ａ、Ｐ+型の抵抗素子１０３ｂ、Ｐ-型の不純物拡散領域１０４、サイドウォール絶縁膜１０５、およびＰ型の不純物拡散領域１０６を有する半導体装置が形成される。
【０００６】
図１２および図１３に示す半導体装置の製造方法では、まず、半導体基板上にＮ型ウエル領域１０１および素子分離領域１０２を形成する。次に、ノンドープまたは不純物がドープされた多結晶シリコン膜を所定のパターンにエッチングすることより、ゲート電極１０３ａおよび抵抗素子１０３ｂとなる多結晶シリコン膜１０３を形成する。その後、図１３に示すＬＤＤ構造の一部を構成するＰ-型の不純物拡散領域１０４を形成するために、ゲート電極１０３ａとなる多結晶シリコン膜１０３をマスクとして、素子形成領域にボロンを注入する。その結果、図１２に示す構造が得られる。
【０００７】
次に、ゲート電極１０３ａとなる多結晶シリコン膜の側壁にＴＥＯＳ（Tetra Ethyle Othro Silicate）酸化膜等からなるサイドウォール絶縁膜１０５を形成する。その後、Ｐ-型の不純物拡散領域１０４よりも不純物濃度が高いＰ+型の不純物拡散領域１０６、Ｐ+型のゲート電極１０３ａ、およびＰ+型の多結晶シリコン膜の抵抗素子１０３ｂを形成するために、ボロンなどの不純物を注入する工程を行なう。次に、Ｐ+型の不純物拡散領域１０６、Ｐ+型のゲート電極１０３ａ、およびＰ+型の抵抗素子１０３ｂとなる多結晶シリコン膜それぞれに含まれる不純物を活性化するための熱処理を行なう。それにより、図１３に示す構造が得られる。
【０００８】
【発明が解決しようとする課題】
前述の熱処理を行なう工程においては、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂとなる多結晶シリコン膜それぞれの表面が剥き出し状態で、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂとなる多結晶シリコン膜それぞれ内に含まれる不純物に対して熱が加えられる。そのため、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂそれぞれ内の不純物が、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂとなる多結晶シリコン膜それぞれの外部へ拡散する（外方拡散）。
【０００９】
それにより、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂそれぞれの内部に含まれる不純物の濃度が低下する。すなわち、不純物の活性化の度合いが低下する。その結果、トランジスタ特性が劣化するとともに、抵抗素子の抵抗値が所望の値よりも高くなってしまったり、複数の抵抗素子の抵抗値の大きさのばらつきが大きくなったりする。
【００１０】
以上より、上記従来の半導体装置の製造方法では、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂ等となる所定のパターンの導電性シリコン膜内の不純物を活性化するための熱処理を行なう工程においては、次のような問題があると考えられる。
【００１１】
上記従来の半導体装置の製造方法では、所定のパターンの導電性シリコン膜内の不純物の外方拡散に起因した所定のパターンの導電性シリコン膜内の不純物の活性化の度合いの低下を抑制することができない。そのため、各素子のパターンを形成するための工程において、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができない。
【００１２】
また、抵抗素子の抵抗値の絶対値が重要な半導体装置では、次のような問題がある。
【００１３】
抵抗素子を形成する場合には、所定の抵抗値となっていると想定される抵抗素子を複数種類予め余分に形成しておく。そして、所定の製造工程が一旦終了した後で、所望の抵抗値となっているか否かを確認する対象の抵抗素子に電圧を印加する。それにより、所望の抵抗値が得られていない場合には、トリミング技術により、余分に形成された複数種類の抵抗素子の中から選択された抵抗素子を用いることによって、所望の抵抗値が得られる抵抗素子を形成し直す作業が行なわれている。しかしながら、この作業には、多大な時間を要している。
【００１４】
したがって、所定のパターンの抵抗素子を形成するための工程において、所望の抵抗値を有する抵抗素子を形成することにより、前述のトリミング技術を用いた所望の抵抗素子を形成し直す作業の負担を削減することが急務となっている。
【００１５】
本発明は、上述の問題を解決するためになされたものであり、その目的は、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができる半導体装置の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明の第１の局面の半導体装置の製造方法は、不純物を含む所定のパターンの導電性シリコン膜を形成する工程と、所定のパターンの導電性シリコン膜の表面を被覆膜により被覆する工程と、不純物を活性化するための熱処理を行なう工程とを備えている。本発明の第１の局面の半導体装置の製造方法においては、被覆膜の膜厚を制御することにより、所定のパターンの導電性シリコン膜からの不純物の外方拡散を制御して、不純物の濃度の減少の度合いを調整する。それにより、不純物の活性化の度合いが調整される。
【００１７】
上記の製法によれば、所定のパターンの導電性シリコン膜の表面が被覆膜により被覆された状態で、不純物を活性化するための熱処理を行なう。そのため、熱が加えられた所定のパターンの導電性シリコン膜内の不純物が活性化されるときに、その不純物が所定のパターンの導電性シリコン膜の表面から所定のパターンの導電性シリコン膜の外部に拡散してしまう外方拡散を抑制することができる。それにより、所定のパターンの導電性シリコン膜の不純物の濃度の減少の度合いを調整することができる。その結果、所定のパターンの導電性シリコン膜の表面からの不純物の外方拡散に起因した不純物の活性化の度合いの低下を抑制することができる。
【００１８】
また、上記の製法によれば、被覆膜の膜厚を制御することにより、不純物の活性化の度合いを調整するため、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができる。
【００２３】
本発明の第１の局面の半導体装置の製造方法は、所定のパターンの導電性シリコン膜には、特定の一の不純物注入工程における不純物のみが注入されるようにしてもよい。
【００２４】
上記の製法によれば、所定のパターンの導電性シリコン膜内の不純物の活性化の度合いの調整を容易に行なうことができる。
【００２５】
本発明の第２の局面の半導体装置の製造方法は、一の被覆膜により被覆された、不純物を含む一の所定のパターンの導電性シリコン膜と、一の被覆膜とは膜厚が異なる他の被覆膜で被覆された、不純物を含む他の所定のパターンの導電性シリコン膜とを形成する工程と、不純物を活性化するための熱処理を行なう工程とを備えている。また、この製法においては、それぞれの被覆膜の膜厚の違いにより、それぞれの所定のパターンの導電性シリコン膜からの不純物の外方拡散の程度を変えて、それぞれの不純物の濃度の減少の度合いを調整する。
【００２６】
上記の製法によれば、一の所定のパターンの導電性シリコン膜および他の所定のパターンの導電性シリコン膜それぞれを、所望の導電性を有する所定のパターンの導電性シリコン膜として形成することができる。
【００２７】
また、上記の製法によれば、一の所定のパターンの導電性シリコン膜内の不純物の活性化の度合いと、他の所定のパターンの導電性シリコン膜内の不純物の活性化の度合いとを異ならせることができる。そのため、一の所定のパターンの導電性膜の抵抗値と他の所定のパターンの導電性シリコン膜の抵抗値とを異ならせることができる。その結果、抵抗値が異なる複数種類の所定のパターンの導電性シリコン膜を形成することができる。
【００２８】
本発明の第３の局面の半導体装置の製造方法は、被覆膜により被覆された、不純物を含む所定のパターンの導電性シリコン膜と、被覆膜に覆われていない、不純物を含む他の所定のパターンの導電性シリコン膜とを形成する工程と、不純物を活性化するための熱処理を行なう工程とを備えている。また、本製法においては、被覆膜の有無により、それぞれの所定のパターンの導電性シリコン膜からの不純物の外方拡散の程度を変えて、それぞれの不純物の濃度の減少の度合いを調整する。
【００２９】
上記の製法によれば、被覆膜に覆われている所定のパターンの導電性シリコン膜および被覆膜に覆われていない所定のパターンの導電性シリコン膜それぞれを、所望の導電性を有する所定のパターンの導電性シリコン膜として形成することができる。
【００３０】
また、上記の製法によれば、被覆膜に覆われた所定のパターンの導電性シリコン膜内の不純物の活性化の度合いと、被覆膜に覆われていない所定のパターンの導電性シリコン膜内の不純物の活性化の度合いとを異ならせることができる。そのため、被覆膜に覆われている所定のパターンの導電性膜の抵抗値と被覆膜に覆われていない所定のパターンの導電性シリコン膜の抵抗値とを異ならせることができる。その結果、抵抗値が異なる複数種類の所定のパターンの導電性シリコン膜を形成することができる。
【００３１】
本発明の第３の局面の半導体装置の製造方法は、好ましくは、前述の被覆膜を所定のパターンの導電性シリコン膜のシリサイドプロテクション膜として用いて、高融点金属によって他の所定のパターンの導電性シリコン膜の表面のシリサイド化を行なう工程をさらに備えている。
【００３２】
上記の製法によれば、所定の導電性を有する所定のパターンの導電性シリコン膜を形成することができる。また、上記の製法によれば、被覆膜がシリサイドプロテクション膜として用いられるため、半導体装置の製造工程の簡略化を図ることができる。
【００３３】
【発明の実施の形態】
以下、図１〜図１１を用いて、本発明の実施の形態の半導体装置の製造方法を説明する。
【００３４】
（実施の形態１）
まず、図１〜図４を用いて、実施の形態１の半導体装置の製造方法を説明する。
【００３５】
本実施の形態の半導体装置の製造方法においては、まず、図１に示すように、半導体基板上にＮウエル領域１および素子分離領域２を形成する。次に、素子分離領域２および素子形成領域を覆う多結晶シリコン膜を形成する。次に、多結晶シリコン膜を所定のパターンにエッチングすることにより、ゲート電極および抵抗素子となる所定のパターンの多結晶シリコン膜３を形成する。その後、ＬＤＤ構造を構成するＰ-型の不純物拡散領域４を形成するために、素子形成領域にボロンを斜めイオン注入することにより、図１に示すような構造を得る。
【００３６】
次に、ゲート電極および抵抗素子となる所定のパターンの多結晶シリコン膜３の側壁に、ＴＥＯＳ酸化膜等からなるサイドウォール絶縁膜５を形成することにより、図２に示す構造を得る。その後、素子形成領域にボロンなどのＰ+型の不純物を注入して、Ｐ-型の不純物拡散領域４よりも不純物濃度が高いＰ+型の不純物拡散領域６を形成するとともに、多結晶シリコン膜３にボロン等のＰ+型の不純物を注入して、図３に示すＰ+型のゲート電極３ａおよびＰ+型の抵抗素子３ｂを形成するための前段階の多結晶シリコン膜それぞれを形成する。
【００３７】
その後、７００℃以下の比較的低温のＣＶＤ（Chemical Vapor Deposition）法等を用いて、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する酸化膜７を形成することにより、図３に示す構造を得る。次に、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。
【００３８】
本実施の形態の半導体装置の製造方法では、前述のように、導電性シリコン膜としてのゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれに不純物を注入した後に、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを酸化膜７で被覆した状態で、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。
【００３９】
そのため、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれに注入された不純物の外方拡散に起因したゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれ内の不純物の活性化の低下が抑制される。したがって、高駆動能力を有するトランジスタと、抵抗値が安定した抵抗素子とを同時に形成することができる。
【００４０】
また、本実施の形態の半導体装置の製造方法では、Ｐ型の電界効果型トランジスタおよびＰ型の不純物がドープされた抵抗素子３ｂを用いたが、Ｎ型の電界効果型トランジスタおよびＮ型の不純物がドープされた抵抗素子を用いる場合においても、Ｐ型の電界効果型トランジスタおよびＰ型の不純物がドープされた抵抗素子３ｂを用いた場合の効果と同様の効果を得ることができる。
【００４１】
本実施の形態の半導体装置の製造方法では、ゲート電極および抵抗素子を構成する所定のパターンの導電性シリコン膜として多結晶シリコン膜を用いたが、非晶質シリコン膜を用いても、多結晶シリコン膜を用いる場合の効果と同様の効果を得ることができる。また、所定のパターンの導電性シリコン膜としてゲート電極３ａおよび抵抗素子３ｂを例に挙げて説明したが、所定のパターンの導電性シリコン膜として配線層を用いても、ゲート電極３ａおよび抵抗素子３ｂを用いて得られる効果と同様の効果を得ることができる。
【００４２】
また、図４は、本実施の形態のゲート電極３ａまたは抵抗素子３ｂを被覆する酸化膜７の膜厚とゲート電極３ａまたは抵抗素子３ｂを構成するＰ+型の多結晶シリコン膜の抵抗値との関係の一例を示す図である。なお、図４に示すように、酸化膜７の膜厚が１５ｎｍ以上の場合には、４００Ωで安定した抵抗値を有する抵抗素子が得られる。
【００４３】
一方、酸化膜７の膜厚が１５ｎｍ以下の場合には、酸化膜７の膜厚が小さくなるにしたがって、４００Ωから１３００Ωまでの範囲で、ゲート電極３ａまたは抵抗素子３ｂの抵抗値が大きくなる。したがって、酸化膜７の膜厚が１５ｎｍ以下の場合においては、酸化膜７の膜厚が決定されれば、ゲート電極３ａまたは抵抗素子３ｂの抵抗値が決定されることになる。
【００４４】
言いかえれば、酸化膜７の膜厚を決めることにより、ゲート電極３ａまたは抵抗素子３ｂの抵抗値を所定の範囲内で所望の値にすることが可能となる。そのため、本実施の形態の半導体装置の製造方法によれば、ゲート電極３ａまたは抵抗素子３ｂの構造（レイアウトパターン）や材質を変化させることなく、ゲート電極３ａまたは抵抗素子３ｂを所望の抵抗値にすることができる。
【００４５】
なお、前述の本実施の形態の半導体装置の製造方法により製造された半導体装置は、ゲート電極３ａまたは抵抗素子３ｂと、ゲート電極３ａまたは抵抗素子３ｂを被覆する酸化膜７とを備えている。また、本実施の形態の半導体装置の製造方法により製造された半導体装置は、ゲート電極３ａまたは抵抗素子３ｂの抵抗値が、ゲート電極３ａまたは抵抗素子３ｂの上に酸化膜７が形成された直後の状態で、熱処理を行なったときに得られるゲート電極３ａまたは抵抗素子３ｂの抵抗値になっている。
【００４６】
（実施の形態２）
次に、図５を用いて実施の形態２の半導体装置の製造方法を説明する。
【００４７】
本実施の形態の半導体装置の製造方法においては、まず、実施の形態１の半導体装置の製造方法と同様に、図３に示すように、７００℃以下の比較的低温のＣＶＤ法等を用いて、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂを形成する前段階の多結晶シリコン膜それぞれを被覆する酸化膜７を形成する。次に、所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの上側にのみ酸化膜８を形成し、他の領域のゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれの上側には、酸化膜７のみが形成された状態にする。
【００４８】
その後、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。すなわち、所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する被覆膜の膜厚と、他の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する被覆膜の膜厚とが異なった状態で、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理が行なわれる。
【００４９】
上記の製法によれば、酸化膜７および酸化膜８が設けられている所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散を抑制する度合いと、酸化膜７のみが設けられている他の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散を抑制する度合いとを異ならせることができる。
【００５０】
そのため、酸化膜７および酸化膜８が設けられている所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いと、酸化膜７のみが設けられている他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いとを異ならせることができる。
【００５１】
その結果、酸化膜７および酸化膜８が設けられている所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値と、酸化膜７のみが設けられている他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値とを異ならせることができる。したがって、抵抗値が異なる複数種類のゲート電極３ａおよび抵抗素子３ｂそれぞれを容易に形成することができる。
【００５２】
また、前述の本実施の形態の半導体装置の製造方法により製造された半導体装置は、以下の構造になっている。
【００５３】
所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上に酸化膜７および酸化膜８が形成された状態で、所定の条件で熱処理を行なったときに得られる所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００５４】
また、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上に酸化膜７が形成された状態で、前述の所定の条件で熱処理を行なったときに得られる他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００５５】
（実施の形態３）
次に、図６を用いて実施の形態３の半導体装置の製造方法を説明する。
【００５６】
本実施の形態の半導体装置の製造方法においては、まず、実施の形態１の半導体装置の製造方法において図３を用いて説明したように、７００℃以下の比較的低温のＣＶＤ法等を用いて、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する酸化膜７を形成する。その後、図６に示すように、所定の領域には酸化膜７を残し、他の領域の酸化膜７を写真製版およびエッチングにより除去する。
【００５７】
その後、所定の領域は、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂそれぞれが酸化膜７に覆われた状態で、また、他の領域は、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれが、酸化膜７に覆われていない状態で、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。
【００５８】
上記の製法によれば、酸化膜７により覆われた所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散は抑制されるが、酸化膜７に覆われていない他の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散は抑制されない。
【００５９】
それにより、酸化膜７により覆われた所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いと、酸化膜７により覆われていない他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いとを異ならせることができる。そのため、酸化膜７により覆われた所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値と、酸化膜７により覆われていない他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値とを異ならせることができる。したがって、抵抗値が異なる複数種類のゲート電極３ａおよび抵抗素子３ｂそれぞれを容易に形成することができる。
【００６０】
また、前述の本実施の形態の半導体装置の製造方法により製造された半導体装置は、以下の構造になっている。
【００６１】
所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上に所定の膜厚の酸化膜７が形成された状態で、所定の条件で熱処理を行なったときに得られる所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００６２】
また、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれが露出している状態で、前述の所定の条件で熱処理を行なったときに得られる他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００６３】
（実施の形態４）
次に、図７を用いて実施の形態４の半導体装置の製造方法を説明する。
【００６４】
本実施の形態の半導体装置の製造方法においては、まず、実施の形態３の半導体装置の製造方法において図６を用いて説明したように、所定の領域のみが酸化膜７に覆われた状態で、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理が行なわれた後、酸化膜７が除去された他の領域の不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂそれぞれの上表面をＣｏＳｉ2等の高融点金属を用いてシリサイド化することにより、高融点金属シリサイド膜１８を形成する。
【００６５】
本実施の形態の半導体装置の製造方法においては、実施の形態３の半導体装置の製造方法と同様に、ゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いの低下が抑制される。そのため、高駆動能力を有するトランジスタと抵抗値が安定した抵抗素子とを同時に形成することができる。
【００６６】
また、酸化膜７が、ゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物を活性化する工程において、不純物の外方拡散を抑制する被覆膜として機能するとともに、シリサイド化工程において、所定の領域のゲート電極３ａ、抵抗素子３ｂ、および不純物拡散領域６それぞれのシリサイドプロテクション膜としても機能する。
【００６７】
それにより、半導体装置の製造工程の簡略化を図ることができる。また、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上表面は、シリサイド化されることにより、トランジスタが高性能化されるとともに、抵抗素子のシート抵抗が小さくなる。
【００６８】
（実施の形態５）
次に、図８および図９を用いて実施の形態５の半導体装置の製造方法を説明する。
【００６９】
前述の実施の形態１〜４の半導体装置の製造方法においては、不純物がドープされた多結晶シリコン膜を用いたゲート電極または抵抗素子は、不純物の注入量、不純物の種類、多結晶シリコン膜のグレインサイズ等によって種々の抵抗値を有するものが用いられる。
【００７０】
そのため、不純物拡散領域４を形成するための不純物注入工程、不純物拡散領域４がＳＰＩ構造を有するようにするための不純物注入工程、または、不純物拡散領域６を形成するための不純物注入工程を行なう際に、不純物を注入させたくない所定のゲート電極３ａまたは抵抗素子３ｂにマスキングを行ない、所定のゲート電極３ａまたは抵抗素子３ｂに不純物を注入させないようにする。
【００７１】
それにより、前述のマスキングを適宜使用することにより、不純物拡散領域４を形成するための不純物注入工程のみ、不純物拡散領域４がＳＰＩ構造を有するようにするための不純物注入工程のみ、または、不純物拡散領域６を形成するための不純物注入工程のみにおける不純物が注入されたゲート電極３ａまたは抵抗素子３ｂを形成することができる。
【００７２】
前述の本実施の形態の半導体装置の製造方法を具体的に説明すると、たとえば、まず、図８に示すように、図９に示す抵抗素子３ｄとなる多結晶シリコン膜３の上表面のみをレジスト膜１０ａで覆い、図９に示すゲート電極３ａ，３ｃとなる多結晶シリコン膜および抵抗素子３ｂとなる多結晶シリコン膜それぞれの上表面は剥き出しのままで、不純物拡散領域４を形成するための不純物注入を行なう。次に、レジスト膜１０ａを除去した後で、図９に示すように、抵抗素子３ｂとなる多結晶シリコン膜の上表面のみをレジスト膜１０ｂで覆い、ゲート電極３ａ，３ｃおよび抵抗素子３ｄとなる多結晶シリコン膜それぞれの上表面は剥き出しのままで、不純物拡散領域６を形成するための不純物注入を行なう。その後、ゲート電極３ａ，３ｃおよび抵抗素子３ｂ，３ｄ内の不純物を活性化するための熱処理を行なう。
【００７３】
本実施の形態の半導体装置の製造方法によれば、抵抗素子３ｂ，３ｄには、特定の１の不純物注入工程における不純物のみが注入され、他の不純物注入工程における不純物が注入されない。その結果、抵抗素子となる所定のパターンの導電性シリコン膜内の不純物の活性化の度合いの調整を容易に行なうことができる。
【００７４】
（実施の形態６）
次に、図１０および図１１を用いて実施の形態６の半導体装置の製造方法を説明する。
【００７５】
図１０は、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜３を酸化膜９等の無機材料をエッチングにおけるマスクとして用いて形成した直後の状態を示す図である。また、図１０に示す構造は、酸化膜９が、図１１に示すゲート電極３ａおよび抵抗素子３ｂそれぞれとなる多結晶シリコン膜３それぞれの上に形成されていること以外は、図１に示す構造と同様の構造である。
【００７６】
本実施の形態の半導体装置の製造方法では、図１１に示すゲート電極３ａおよび抵抗素子３ｂを形成するためのマスクとして用いられた酸化膜９を、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜３それぞれに不純物を注入する工程の後に行なわれる、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれ内の不純物の活性化の工程まで残す。なお、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれに不純物を注入する工程においては、注入された不純物の濃度のピークが、酸化膜９の下面よりも下側に位置するような注入エネルギで不純物注入が行なわれる。
【００７７】
本実施の形態の半導体装置の製造方法においても、実施の形態１〜５の半導体装置の製造方法と同様に、不純物の外方拡散に起因したゲート電極３ａおよび抵抗素子３ｂ内の不純物の活性化の度合いの低下が抑制される。したがって、高駆動能力を有するトランジスタと、抵抗値が安定した抵抗素子とを同時に形成することができる。
【００７８】
また、図１１に示すソース／ドレイン領域を構成する不純物拡散領域６を形成するための不純物を注入するときに、ゲート電極３ａをマスクとして不純物の注入が行なわれる。そのとき、不純物拡散領域６を深く形成しようとすると、不純物の注入エネルギを大きくする必要がある。しかしながら、不純物の注入エネルギを大きくすると、ゲート電極３ａに注入された不純物が、ゲート電極３ａを突き抜けて、チャネル領域に達してしまう。
【００７９】
そこで、本実施の形態の半導体装置の製造方法では、ゲート電極３ａの上に酸化膜９を残した状態で、不純物拡散領域６を形成するための不純物注入を行なうことで、酸化膜９の膜厚分だけ、注入される不純物が、酸化膜９の上表面からチャネル領域の上表面に達するまでの距離、すなわち突き抜けマージンを大きくしている。
【００８０】
したがって、不純物拡散領域６をより深く形成することができる。その結果、不純物拡散領域６の上表面に形成されたＣｏＳｉ2等の高融点金属シリサイド膜がスパイクを形成する状態となっても、不純物拡散領域６とＮウエル領域１との接合部に、リーク電流が発生する確率を低くすることができる。
【００８１】
なお、実施の形態１〜６それぞれに記載の半導体装置の製造方法の特徴を適宜組合せることは可能である。
【００８２】
また、今回開示された実施の形態はすべて点で例示であって制限的なものではないと考えるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８３】
【発明の効果】
本発明の半導体装置の製造方法によれば、熱が加えられた所定のパターンの導電性シリコン膜内の不純物が活性化されるときに、その不純物が所定のパターンの導電性シリコン膜の外部に拡散してしまう外方拡散を抑制することができる。その結果、所定のパターンの導電性シリコン膜の不純物の外方拡散に起因した不純物の活性化の度合いの低下を抑制することができる。したがって、被覆膜の膜厚を制御することにより、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができる。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図２】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図３】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図４】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図５】 実施の形態２の半導体装置の製造方法を説明するための図である。
【図６】 実施の形態３の半導体装置の製造方法を説明するための図である。
【図７】 実施の形態４の半導体装置の製造方法を説明するための図である。
【図８】 実施の形態５の半導体装置の製造方法を説明するための図である。
【図９】 実施の形態５の半導体装置の製造方法を説明するための図である。
【図１０】 実施の形態６の半導体装置の製造方法を説明するための図である。
【図１１】 実施の形態６の半導体装置の製造方法を説明するための図である。
【図１２】 従来の半導体装置の製造方法を説明するための図である。
【図１３】 従来の半導体装置の製造方法を説明するための図である。
【符号の説明】
１ Ｎ型ウエル領域、２ 素子分離領域、３ａ，３ｃ ゲート電極、３ｂ，３ｄ 抵抗素子、４ 不純物拡散領域、５ サイドウォール絶縁膜、６ 不純物拡散領域、７ 酸化膜、８ 酸化膜、９ 酸化膜、１０ａ，１０ｂ レジスト膜、１８ 高融点金属シリサイド膜。
【発明の属する技術分野】
本発明は、所定のパターンの導電性シリコン膜に熱を加えて所定のパターンの導電性シリコン膜内の不純物の活性化を図る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置は、微細化が進むにつれて、トランジスタのチャネル領域が、ショートチャネル化されている。そのため、ショートチャネリング効果が大きくトランジスタ特性に影響を与えている。したがって、ショートチャネリング効果を抑制するため、ドレインエンジニアリングが重要になってきている。そのドレインエンジニアリングとして、半導体装置では、ＬＤＤ（Lightly Doped Drain）構造やＳＰＩ（Shallow Pocket Implant）構造等を形成するための不純物注入に関する技術が用いられている。
【０００３】
また、従来の埋込みチャネル型のトランジスタでは、しきい値電圧が高くなるとともに、駆動電圧が小さくなるにしたがって、十分な駆動能力が得られないため、表面チャネル型のトランジスタが一般的に用いられるようになっている。
【０００４】
図１２および図１３には、前述の従来の技術が用いられた半導体装置の製造工程の一例として、Ｐ型の電界効果型トランジスタとＰ+型の不純物がドープされた多結晶シリコン膜を用いた抵抗素子とを備えた半導体装置の製造工程が示されている。
【０００５】
従来の半導体装置の製造方法では、図１２および図１３に示す製造工程を経て、Ｎ型ウエル領域１０１、素子分離領域１０２、Ｐ+型のゲート電極１０３ａ、Ｐ+型の抵抗素子１０３ｂ、Ｐ-型の不純物拡散領域１０４、サイドウォール絶縁膜１０５、およびＰ型の不純物拡散領域１０６を有する半導体装置が形成される。
【０００６】
図１２および図１３に示す半導体装置の製造方法では、まず、半導体基板上にＮ型ウエル領域１０１および素子分離領域１０２を形成する。次に、ノンドープまたは不純物がドープされた多結晶シリコン膜を所定のパターンにエッチングすることより、ゲート電極１０３ａおよび抵抗素子１０３ｂとなる多結晶シリコン膜１０３を形成する。その後、図１３に示すＬＤＤ構造の一部を構成するＰ-型の不純物拡散領域１０４を形成するために、ゲート電極１０３ａとなる多結晶シリコン膜１０３をマスクとして、素子形成領域にボロンを注入する。その結果、図１２に示す構造が得られる。
【０００７】
次に、ゲート電極１０３ａとなる多結晶シリコン膜の側壁にＴＥＯＳ（Tetra Ethyle Othro Silicate）酸化膜等からなるサイドウォール絶縁膜１０５を形成する。その後、Ｐ-型の不純物拡散領域１０４よりも不純物濃度が高いＰ+型の不純物拡散領域１０６、Ｐ+型のゲート電極１０３ａ、およびＰ+型の多結晶シリコン膜の抵抗素子１０３ｂを形成するために、ボロンなどの不純物を注入する工程を行なう。次に、Ｐ+型の不純物拡散領域１０６、Ｐ+型のゲート電極１０３ａ、およびＰ+型の抵抗素子１０３ｂとなる多結晶シリコン膜それぞれに含まれる不純物を活性化するための熱処理を行なう。それにより、図１３に示す構造が得られる。
【０００８】
【発明が解決しようとする課題】
前述の熱処理を行なう工程においては、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂとなる多結晶シリコン膜それぞれの表面が剥き出し状態で、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂとなる多結晶シリコン膜それぞれ内に含まれる不純物に対して熱が加えられる。そのため、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂそれぞれ内の不純物が、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂとなる多結晶シリコン膜それぞれの外部へ拡散する（外方拡散）。
【０００９】
それにより、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂそれぞれの内部に含まれる不純物の濃度が低下する。すなわち、不純物の活性化の度合いが低下する。その結果、トランジスタ特性が劣化するとともに、抵抗素子の抵抗値が所望の値よりも高くなってしまったり、複数の抵抗素子の抵抗値の大きさのばらつきが大きくなったりする。
【００１０】
以上より、上記従来の半導体装置の製造方法では、不純物拡散領域１０６、ゲート電極１０３ａ、および抵抗素子１０３ｂ等となる所定のパターンの導電性シリコン膜内の不純物を活性化するための熱処理を行なう工程においては、次のような問題があると考えられる。
【００１１】
上記従来の半導体装置の製造方法では、所定のパターンの導電性シリコン膜内の不純物の外方拡散に起因した所定のパターンの導電性シリコン膜内の不純物の活性化の度合いの低下を抑制することができない。そのため、各素子のパターンを形成するための工程において、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができない。
【００１２】
また、抵抗素子の抵抗値の絶対値が重要な半導体装置では、次のような問題がある。
【００１３】
抵抗素子を形成する場合には、所定の抵抗値となっていると想定される抵抗素子を複数種類予め余分に形成しておく。そして、所定の製造工程が一旦終了した後で、所望の抵抗値となっているか否かを確認する対象の抵抗素子に電圧を印加する。それにより、所望の抵抗値が得られていない場合には、トリミング技術により、余分に形成された複数種類の抵抗素子の中から選択された抵抗素子を用いることによって、所望の抵抗値が得られる抵抗素子を形成し直す作業が行なわれている。しかしながら、この作業には、多大な時間を要している。
【００１４】
したがって、所定のパターンの抵抗素子を形成するための工程において、所望の抵抗値を有する抵抗素子を形成することにより、前述のトリミング技術を用いた所望の抵抗素子を形成し直す作業の負担を削減することが急務となっている。
【００１５】
本発明は、上述の問題を解決するためになされたものであり、その目的は、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができる半導体装置の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明の第１の局面の半導体装置の製造方法は、不純物を含む所定のパターンの導電性シリコン膜を形成する工程と、所定のパターンの導電性シリコン膜の表面を被覆膜により被覆する工程と、不純物を活性化するための熱処理を行なう工程とを備えている。本発明の第１の局面の半導体装置の製造方法においては、被覆膜の膜厚を制御することにより、所定のパターンの導電性シリコン膜からの不純物の外方拡散を制御して、不純物の濃度の減少の度合いを調整する。それにより、不純物の活性化の度合いが調整される。
【００１７】
上記の製法によれば、所定のパターンの導電性シリコン膜の表面が被覆膜により被覆された状態で、不純物を活性化するための熱処理を行なう。そのため、熱が加えられた所定のパターンの導電性シリコン膜内の不純物が活性化されるときに、その不純物が所定のパターンの導電性シリコン膜の表面から所定のパターンの導電性シリコン膜の外部に拡散してしまう外方拡散を抑制することができる。それにより、所定のパターンの導電性シリコン膜の不純物の濃度の減少の度合いを調整することができる。その結果、所定のパターンの導電性シリコン膜の表面からの不純物の外方拡散に起因した不純物の活性化の度合いの低下を抑制することができる。
【００１８】
また、上記の製法によれば、被覆膜の膜厚を制御することにより、不純物の活性化の度合いを調整するため、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができる。
【００２３】
本発明の第１の局面の半導体装置の製造方法は、所定のパターンの導電性シリコン膜には、特定の一の不純物注入工程における不純物のみが注入されるようにしてもよい。
【００２４】
上記の製法によれば、所定のパターンの導電性シリコン膜内の不純物の活性化の度合いの調整を容易に行なうことができる。
【００２５】
本発明の第２の局面の半導体装置の製造方法は、一の被覆膜により被覆された、不純物を含む一の所定のパターンの導電性シリコン膜と、一の被覆膜とは膜厚が異なる他の被覆膜で被覆された、不純物を含む他の所定のパターンの導電性シリコン膜とを形成する工程と、不純物を活性化するための熱処理を行なう工程とを備えている。また、この製法においては、それぞれの被覆膜の膜厚の違いにより、それぞれの所定のパターンの導電性シリコン膜からの不純物の外方拡散の程度を変えて、それぞれの不純物の濃度の減少の度合いを調整する。
【００２６】
上記の製法によれば、一の所定のパターンの導電性シリコン膜および他の所定のパターンの導電性シリコン膜それぞれを、所望の導電性を有する所定のパターンの導電性シリコン膜として形成することができる。
【００２７】
また、上記の製法によれば、一の所定のパターンの導電性シリコン膜内の不純物の活性化の度合いと、他の所定のパターンの導電性シリコン膜内の不純物の活性化の度合いとを異ならせることができる。そのため、一の所定のパターンの導電性膜の抵抗値と他の所定のパターンの導電性シリコン膜の抵抗値とを異ならせることができる。その結果、抵抗値が異なる複数種類の所定のパターンの導電性シリコン膜を形成することができる。
【００２８】
本発明の第３の局面の半導体装置の製造方法は、被覆膜により被覆された、不純物を含む所定のパターンの導電性シリコン膜と、被覆膜に覆われていない、不純物を含む他の所定のパターンの導電性シリコン膜とを形成する工程と、不純物を活性化するための熱処理を行なう工程とを備えている。また、本製法においては、被覆膜の有無により、それぞれの所定のパターンの導電性シリコン膜からの不純物の外方拡散の程度を変えて、それぞれの不純物の濃度の減少の度合いを調整する。
【００２９】
上記の製法によれば、被覆膜に覆われている所定のパターンの導電性シリコン膜および被覆膜に覆われていない所定のパターンの導電性シリコン膜それぞれを、所望の導電性を有する所定のパターンの導電性シリコン膜として形成することができる。
【００３０】
また、上記の製法によれば、被覆膜に覆われた所定のパターンの導電性シリコン膜内の不純物の活性化の度合いと、被覆膜に覆われていない所定のパターンの導電性シリコン膜内の不純物の活性化の度合いとを異ならせることができる。そのため、被覆膜に覆われている所定のパターンの導電性膜の抵抗値と被覆膜に覆われていない所定のパターンの導電性シリコン膜の抵抗値とを異ならせることができる。その結果、抵抗値が異なる複数種類の所定のパターンの導電性シリコン膜を形成することができる。
【００３１】
本発明の第３の局面の半導体装置の製造方法は、好ましくは、前述の被覆膜を所定のパターンの導電性シリコン膜のシリサイドプロテクション膜として用いて、高融点金属によって他の所定のパターンの導電性シリコン膜の表面のシリサイド化を行なう工程をさらに備えている。
【００３２】
上記の製法によれば、所定の導電性を有する所定のパターンの導電性シリコン膜を形成することができる。また、上記の製法によれば、被覆膜がシリサイドプロテクション膜として用いられるため、半導体装置の製造工程の簡略化を図ることができる。
【００３３】
【発明の実施の形態】
以下、図１〜図１１を用いて、本発明の実施の形態の半導体装置の製造方法を説明する。
【００３４】
（実施の形態１）
まず、図１〜図４を用いて、実施の形態１の半導体装置の製造方法を説明する。
【００３５】
本実施の形態の半導体装置の製造方法においては、まず、図１に示すように、半導体基板上にＮウエル領域１および素子分離領域２を形成する。次に、素子分離領域２および素子形成領域を覆う多結晶シリコン膜を形成する。次に、多結晶シリコン膜を所定のパターンにエッチングすることにより、ゲート電極および抵抗素子となる所定のパターンの多結晶シリコン膜３を形成する。その後、ＬＤＤ構造を構成するＰ-型の不純物拡散領域４を形成するために、素子形成領域にボロンを斜めイオン注入することにより、図１に示すような構造を得る。
【００３６】
次に、ゲート電極および抵抗素子となる所定のパターンの多結晶シリコン膜３の側壁に、ＴＥＯＳ酸化膜等からなるサイドウォール絶縁膜５を形成することにより、図２に示す構造を得る。その後、素子形成領域にボロンなどのＰ+型の不純物を注入して、Ｐ-型の不純物拡散領域４よりも不純物濃度が高いＰ+型の不純物拡散領域６を形成するとともに、多結晶シリコン膜３にボロン等のＰ+型の不純物を注入して、図３に示すＰ+型のゲート電極３ａおよびＰ+型の抵抗素子３ｂを形成するための前段階の多結晶シリコン膜それぞれを形成する。
【００３７】
その後、７００℃以下の比較的低温のＣＶＤ（Chemical Vapor Deposition）法等を用いて、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する酸化膜７を形成することにより、図３に示す構造を得る。次に、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。
【００３８】
本実施の形態の半導体装置の製造方法では、前述のように、導電性シリコン膜としてのゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれに不純物を注入した後に、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを酸化膜７で被覆した状態で、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。
【００３９】
そのため、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれに注入された不純物の外方拡散に起因したゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれ内の不純物の活性化の低下が抑制される。したがって、高駆動能力を有するトランジスタと、抵抗値が安定した抵抗素子とを同時に形成することができる。
【００４０】
また、本実施の形態の半導体装置の製造方法では、Ｐ型の電界効果型トランジスタおよびＰ型の不純物がドープされた抵抗素子３ｂを用いたが、Ｎ型の電界効果型トランジスタおよびＮ型の不純物がドープされた抵抗素子を用いる場合においても、Ｐ型の電界効果型トランジスタおよびＰ型の不純物がドープされた抵抗素子３ｂを用いた場合の効果と同様の効果を得ることができる。
【００４１】
本実施の形態の半導体装置の製造方法では、ゲート電極および抵抗素子を構成する所定のパターンの導電性シリコン膜として多結晶シリコン膜を用いたが、非晶質シリコン膜を用いても、多結晶シリコン膜を用いる場合の効果と同様の効果を得ることができる。また、所定のパターンの導電性シリコン膜としてゲート電極３ａおよび抵抗素子３ｂを例に挙げて説明したが、所定のパターンの導電性シリコン膜として配線層を用いても、ゲート電極３ａおよび抵抗素子３ｂを用いて得られる効果と同様の効果を得ることができる。
【００４２】
また、図４は、本実施の形態のゲート電極３ａまたは抵抗素子３ｂを被覆する酸化膜７の膜厚とゲート電極３ａまたは抵抗素子３ｂを構成するＰ+型の多結晶シリコン膜の抵抗値との関係の一例を示す図である。なお、図４に示すように、酸化膜７の膜厚が１５ｎｍ以上の場合には、４００Ωで安定した抵抗値を有する抵抗素子が得られる。
【００４３】
一方、酸化膜７の膜厚が１５ｎｍ以下の場合には、酸化膜７の膜厚が小さくなるにしたがって、４００Ωから１３００Ωまでの範囲で、ゲート電極３ａまたは抵抗素子３ｂの抵抗値が大きくなる。したがって、酸化膜７の膜厚が１５ｎｍ以下の場合においては、酸化膜７の膜厚が決定されれば、ゲート電極３ａまたは抵抗素子３ｂの抵抗値が決定されることになる。
【００４４】
言いかえれば、酸化膜７の膜厚を決めることにより、ゲート電極３ａまたは抵抗素子３ｂの抵抗値を所定の範囲内で所望の値にすることが可能となる。そのため、本実施の形態の半導体装置の製造方法によれば、ゲート電極３ａまたは抵抗素子３ｂの構造（レイアウトパターン）や材質を変化させることなく、ゲート電極３ａまたは抵抗素子３ｂを所望の抵抗値にすることができる。
【００４５】
なお、前述の本実施の形態の半導体装置の製造方法により製造された半導体装置は、ゲート電極３ａまたは抵抗素子３ｂと、ゲート電極３ａまたは抵抗素子３ｂを被覆する酸化膜７とを備えている。また、本実施の形態の半導体装置の製造方法により製造された半導体装置は、ゲート電極３ａまたは抵抗素子３ｂの抵抗値が、ゲート電極３ａまたは抵抗素子３ｂの上に酸化膜７が形成された直後の状態で、熱処理を行なったときに得られるゲート電極３ａまたは抵抗素子３ｂの抵抗値になっている。
【００４６】
（実施の形態２）
次に、図５を用いて実施の形態２の半導体装置の製造方法を説明する。
【００４７】
本実施の形態の半導体装置の製造方法においては、まず、実施の形態１の半導体装置の製造方法と同様に、図３に示すように、７００℃以下の比較的低温のＣＶＤ法等を用いて、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂを形成する前段階の多結晶シリコン膜それぞれを被覆する酸化膜７を形成する。次に、所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの上側にのみ酸化膜８を形成し、他の領域のゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれの上側には、酸化膜７のみが形成された状態にする。
【００４８】
その後、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。すなわち、所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する被覆膜の膜厚と、他の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する被覆膜の膜厚とが異なった状態で、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理が行なわれる。
【００４９】
上記の製法によれば、酸化膜７および酸化膜８が設けられている所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散を抑制する度合いと、酸化膜７のみが設けられている他の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散を抑制する度合いとを異ならせることができる。
【００５０】
そのため、酸化膜７および酸化膜８が設けられている所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いと、酸化膜７のみが設けられている他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いとを異ならせることができる。
【００５１】
その結果、酸化膜７および酸化膜８が設けられている所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値と、酸化膜７のみが設けられている他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値とを異ならせることができる。したがって、抵抗値が異なる複数種類のゲート電極３ａおよび抵抗素子３ｂそれぞれを容易に形成することができる。
【００５２】
また、前述の本実施の形態の半導体装置の製造方法により製造された半導体装置は、以下の構造になっている。
【００５３】
所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上に酸化膜７および酸化膜８が形成された状態で、所定の条件で熱処理を行なったときに得られる所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００５４】
また、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上に酸化膜７が形成された状態で、前述の所定の条件で熱処理を行なったときに得られる他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００５５】
（実施の形態３）
次に、図６を用いて実施の形態３の半導体装置の製造方法を説明する。
【００５６】
本実施の形態の半導体装置の製造方法においては、まず、実施の形態１の半導体装置の製造方法において図３を用いて説明したように、７００℃以下の比較的低温のＣＶＤ法等を用いて、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれを被覆する酸化膜７を形成する。その後、図６に示すように、所定の領域には酸化膜７を残し、他の領域の酸化膜７を写真製版およびエッチングにより除去する。
【００５７】
その後、所定の領域は、不純物拡散領域４、不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂそれぞれが酸化膜７に覆われた状態で、また、他の領域は、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれが、酸化膜７に覆われていない状態で、不純物拡散領域４、不純物拡散領域６、ならびに、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理を行なう。
【００５８】
上記の製法によれば、酸化膜７により覆われた所定の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散は抑制されるが、酸化膜７に覆われていない他の領域のゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれの不純物の外方拡散は抑制されない。
【００５９】
それにより、酸化膜７により覆われた所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いと、酸化膜７により覆われていない他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いとを異ならせることができる。そのため、酸化膜７により覆われた所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値と、酸化膜７により覆われていない他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値とを異ならせることができる。したがって、抵抗値が異なる複数種類のゲート電極３ａおよび抵抗素子３ｂそれぞれを容易に形成することができる。
【００６０】
また、前述の本実施の形態の半導体装置の製造方法により製造された半導体装置は、以下の構造になっている。
【００６１】
所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上に所定の膜厚の酸化膜７が形成された状態で、所定の条件で熱処理を行なったときに得られる所定の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００６２】
また、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの抵抗値が、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれが露出している状態で、前述の所定の条件で熱処理を行なったときに得られる他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの所望の抵抗値になっている。
【００６３】
（実施の形態４）
次に、図７を用いて実施の形態４の半導体装置の製造方法を説明する。
【００６４】
本実施の形態の半導体装置の製造方法においては、まず、実施の形態３の半導体装置の製造方法において図６を用いて説明したように、所定の領域のみが酸化膜７に覆われた状態で、ゲート電極３ａおよび抵抗素子３ｂとなる前段階の多結晶シリコン膜それぞれ内の不純物を活性化するための熱処理が行なわれた後、酸化膜７が除去された他の領域の不純物拡散領域６、ゲート電極３ａおよび抵抗素子３ｂそれぞれの上表面をＣｏＳｉ2等の高融点金属を用いてシリサイド化することにより、高融点金属シリサイド膜１８を形成する。
【００６５】
本実施の形態の半導体装置の製造方法においては、実施の形態３の半導体装置の製造方法と同様に、ゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物の活性化の度合いの低下が抑制される。そのため、高駆動能力を有するトランジスタと抵抗値が安定した抵抗素子とを同時に形成することができる。
【００６６】
また、酸化膜７が、ゲート電極３ａおよび抵抗素子３ｂそれぞれ内の不純物を活性化する工程において、不純物の外方拡散を抑制する被覆膜として機能するとともに、シリサイド化工程において、所定の領域のゲート電極３ａ、抵抗素子３ｂ、および不純物拡散領域６それぞれのシリサイドプロテクション膜としても機能する。
【００６７】
それにより、半導体装置の製造工程の簡略化を図ることができる。また、他の領域のゲート電極３ａおよび抵抗素子３ｂそれぞれの上表面は、シリサイド化されることにより、トランジスタが高性能化されるとともに、抵抗素子のシート抵抗が小さくなる。
【００６８】
（実施の形態５）
次に、図８および図９を用いて実施の形態５の半導体装置の製造方法を説明する。
【００６９】
前述の実施の形態１〜４の半導体装置の製造方法においては、不純物がドープされた多結晶シリコン膜を用いたゲート電極または抵抗素子は、不純物の注入量、不純物の種類、多結晶シリコン膜のグレインサイズ等によって種々の抵抗値を有するものが用いられる。
【００７０】
そのため、不純物拡散領域４を形成するための不純物注入工程、不純物拡散領域４がＳＰＩ構造を有するようにするための不純物注入工程、または、不純物拡散領域６を形成するための不純物注入工程を行なう際に、不純物を注入させたくない所定のゲート電極３ａまたは抵抗素子３ｂにマスキングを行ない、所定のゲート電極３ａまたは抵抗素子３ｂに不純物を注入させないようにする。
【００７１】
それにより、前述のマスキングを適宜使用することにより、不純物拡散領域４を形成するための不純物注入工程のみ、不純物拡散領域４がＳＰＩ構造を有するようにするための不純物注入工程のみ、または、不純物拡散領域６を形成するための不純物注入工程のみにおける不純物が注入されたゲート電極３ａまたは抵抗素子３ｂを形成することができる。
【００７２】
前述の本実施の形態の半導体装置の製造方法を具体的に説明すると、たとえば、まず、図８に示すように、図９に示す抵抗素子３ｄとなる多結晶シリコン膜３の上表面のみをレジスト膜１０ａで覆い、図９に示すゲート電極３ａ，３ｃとなる多結晶シリコン膜および抵抗素子３ｂとなる多結晶シリコン膜それぞれの上表面は剥き出しのままで、不純物拡散領域４を形成するための不純物注入を行なう。次に、レジスト膜１０ａを除去した後で、図９に示すように、抵抗素子３ｂとなる多結晶シリコン膜の上表面のみをレジスト膜１０ｂで覆い、ゲート電極３ａ，３ｃおよび抵抗素子３ｄとなる多結晶シリコン膜それぞれの上表面は剥き出しのままで、不純物拡散領域６を形成するための不純物注入を行なう。その後、ゲート電極３ａ，３ｃおよび抵抗素子３ｂ，３ｄ内の不純物を活性化するための熱処理を行なう。
【００７３】
本実施の形態の半導体装置の製造方法によれば、抵抗素子３ｂ，３ｄには、特定の１の不純物注入工程における不純物のみが注入され、他の不純物注入工程における不純物が注入されない。その結果、抵抗素子となる所定のパターンの導電性シリコン膜内の不純物の活性化の度合いの調整を容易に行なうことができる。
【００７４】
（実施の形態６）
次に、図１０および図１１を用いて実施の形態６の半導体装置の製造方法を説明する。
【００７５】
図１０は、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜３を酸化膜９等の無機材料をエッチングにおけるマスクとして用いて形成した直後の状態を示す図である。また、図１０に示す構造は、酸化膜９が、図１１に示すゲート電極３ａおよび抵抗素子３ｂそれぞれとなる多結晶シリコン膜３それぞれの上に形成されていること以外は、図１に示す構造と同様の構造である。
【００７６】
本実施の形態の半導体装置の製造方法では、図１１に示すゲート電極３ａおよび抵抗素子３ｂを形成するためのマスクとして用いられた酸化膜９を、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜３それぞれに不純物を注入する工程の後に行なわれる、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれ内の不純物の活性化の工程まで残す。なお、ゲート電極３ａおよび抵抗素子３ｂとなる多結晶シリコン膜それぞれに不純物を注入する工程においては、注入された不純物の濃度のピークが、酸化膜９の下面よりも下側に位置するような注入エネルギで不純物注入が行なわれる。
【００７７】
本実施の形態の半導体装置の製造方法においても、実施の形態１〜５の半導体装置の製造方法と同様に、不純物の外方拡散に起因したゲート電極３ａおよび抵抗素子３ｂ内の不純物の活性化の度合いの低下が抑制される。したがって、高駆動能力を有するトランジスタと、抵抗値が安定した抵抗素子とを同時に形成することができる。
【００７８】
また、図１１に示すソース／ドレイン領域を構成する不純物拡散領域６を形成するための不純物を注入するときに、ゲート電極３ａをマスクとして不純物の注入が行なわれる。そのとき、不純物拡散領域６を深く形成しようとすると、不純物の注入エネルギを大きくする必要がある。しかしながら、不純物の注入エネルギを大きくすると、ゲート電極３ａに注入された不純物が、ゲート電極３ａを突き抜けて、チャネル領域に達してしまう。
【００７９】
そこで、本実施の形態の半導体装置の製造方法では、ゲート電極３ａの上に酸化膜９を残した状態で、不純物拡散領域６を形成するための不純物注入を行なうことで、酸化膜９の膜厚分だけ、注入される不純物が、酸化膜９の上表面からチャネル領域の上表面に達するまでの距離、すなわち突き抜けマージンを大きくしている。
【００８０】
したがって、不純物拡散領域６をより深く形成することができる。その結果、不純物拡散領域６の上表面に形成されたＣｏＳｉ2等の高融点金属シリサイド膜がスパイクを形成する状態となっても、不純物拡散領域６とＮウエル領域１との接合部に、リーク電流が発生する確率を低くすることができる。
【００８１】
なお、実施の形態１〜６それぞれに記載の半導体装置の製造方法の特徴を適宜組合せることは可能である。
【００８２】
また、今回開示された実施の形態はすべて点で例示であって制限的なものではないと考えるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８３】
【発明の効果】
本発明の半導体装置の製造方法によれば、熱が加えられた所定のパターンの導電性シリコン膜内の不純物が活性化されるときに、その不純物が所定のパターンの導電性シリコン膜の外部に拡散してしまう外方拡散を抑制することができる。その結果、所定のパターンの導電性シリコン膜の不純物の外方拡散に起因した不純物の活性化の度合いの低下を抑制することができる。したがって、被覆膜の膜厚を制御することにより、所望の抵抗値を有する所定のパターンの導電性シリコン膜を形成することができる。
【図面の簡単な説明】
【図１】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図２】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図３】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図４】 実施の形態１の半導体装置の製造方法を説明するための図である。
【図５】 実施の形態２の半導体装置の製造方法を説明するための図である。
【図６】 実施の形態３の半導体装置の製造方法を説明するための図である。
【図７】 実施の形態４の半導体装置の製造方法を説明するための図である。
【図８】 実施の形態５の半導体装置の製造方法を説明するための図である。
【図９】 実施の形態５の半導体装置の製造方法を説明するための図である。
【図１０】 実施の形態６の半導体装置の製造方法を説明するための図である。
【図１１】 実施の形態６の半導体装置の製造方法を説明するための図である。
【図１２】 従来の半導体装置の製造方法を説明するための図である。
【図１３】 従来の半導体装置の製造方法を説明するための図である。
【符号の説明】
１ Ｎ型ウエル領域、２ 素子分離領域、３ａ，３ｃ ゲート電極、３ｂ，３ｄ 抵抗素子、４ 不純物拡散領域、５ サイドウォール絶縁膜、６ 不純物拡散領域、７ 酸化膜、８ 酸化膜、９ 酸化膜、１０ａ，１０ｂ レジスト膜、１８ 高融点金属シリサイド膜。
Claims (5)
- 不純物を含む所定のパターンの導電性シリコン膜を形成する工程と、
前記所定のパターンの導電性シリコン膜の表面を被覆膜により被覆する工程と、
前記不純物を活性化するための熱処理を行なう工程とを備え、
前記被覆膜の膜厚を制御することにより、前記所定のパターンの導電性シリコン膜からの前記不純物の外方拡散を制御して、前記不純物の濃度の減少の度合いを調整する、半導体装置の製造方法。 - 前記所定のパターンの導電性シリコン膜には、特定の一の不純物注入工程における不純物のみが注入されるようにした、請求項１に記載の半導体装置の製造方法。
- 一の被覆膜により被覆された、不純物を含む一の所定のパターンの導電性シリコン膜と、前記一の被覆膜とは膜厚が異なる他の被覆膜で被覆された、前記不純物を含む他の所定のパターンの導電性シリコン膜とを形成する工程と、
前記不純物を活性化するための熱処理を行なう工程とを備え、
それぞれの前記被覆膜の膜厚の違いにより、それぞれの前記所定のパターンの導電性シリコン膜からの前記不純物の外方拡散の程度を変えて、それぞれの前記不純物の濃度の減少の度合いを調整する、半導体装置の製造方法。 - 被覆膜により被覆された、不純物を含む所定のパターンの導電性シリコン膜と、前記被覆膜に覆われていない、前記不純物を含む他の所定のパターンの導電性シリコン膜とを形成する工程と、
前記不純物を活性化するための熱処理を行なう工程とを備え、
前記被覆膜の有無により、それぞれの前記所定のパターンの導電性シリコン膜からの前記不純物の外方拡散の程度を変えて、それぞれの前記不純物の濃度の減少の度合いを調整する、半導体装置の製造方法。 - 前記被覆膜を前記所定のパターンの導電性シリコン膜のシリサイドプロテクション膜として用いて、高融点金属によって前記他の所定のパターンの導電性シリコン膜の表面のシリサイド化を行なう工程をさらに備えた、請求項４に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143278A JP3970682B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置の製造方法 |
| US10/288,458 US6841459B2 (en) | 2002-05-17 | 2002-11-06 | Method of manufacturing semiconductor device |
| US10/982,903 US20050112832A1 (en) | 2002-05-17 | 2004-11-08 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143278A JP3970682B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332454A JP2003332454A (ja) | 2003-11-21 |
| JP3970682B2 true JP3970682B2 (ja) | 2007-09-05 |
Family
ID=29417033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143278A Expired - Fee Related JP3970682B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6841459B2 (ja) |
| JP (1) | JP3970682B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3970682B2 (ja) * | 2002-05-17 | 2007-09-05 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4546054B2 (ja) * | 2003-08-29 | 2010-09-15 | パナソニック株式会社 | 半導体装置の製造方法 |
| DE102004059636A1 (de) * | 2003-12-12 | 2005-07-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer Drain/Source-Strecke |
| JP2006216857A (ja) * | 2005-02-04 | 2006-08-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100746222B1 (ko) | 2005-07-11 | 2007-08-03 | 삼성전자주식회사 | 이미지 센서의 제조방법들 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1644028A1 (de) * | 1967-06-01 | 1971-03-25 | Telefunken Patent | Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers |
| US4755478A (en) * | 1987-08-13 | 1988-07-05 | International Business Machines Corporation | Method of forming metal-strapped polysilicon gate electrode for FET device |
| US5013675A (en) * | 1989-05-23 | 1991-05-07 | Advanced Micro Devices, Inc. | Method of forming and removing polysilicon lightly doped drain spacers |
| JPH0499037A (ja) | 1990-08-06 | 1992-03-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5215932A (en) * | 1991-09-24 | 1993-06-01 | Micron Technology, Inc. | Self-aligned 3-dimensional PMOS devices without selective EPI |
| US5521108A (en) * | 1993-09-15 | 1996-05-28 | Lsi Logic Corporation | Process for making a conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure |
| JP3124473B2 (ja) * | 1994-08-19 | 2001-01-15 | セイコーインスツルメンツ株式会社 | 半導体装置とその製造方法 |
| US5661059A (en) * | 1995-04-18 | 1997-08-26 | Advanced Micro Devices | Boron penetration to suppress short channel effect in P-channel device |
| US5656556A (en) * | 1996-07-22 | 1997-08-12 | Vanguard International Semiconductor | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures |
| US5747853A (en) * | 1996-08-07 | 1998-05-05 | Megamos Corporation | Semiconductor structure with controlled breakdown protection |
| US5710054A (en) * | 1996-08-26 | 1998-01-20 | Advanced Micro Devices, Inc. | Method of forming a shallow junction by diffusion from a silicon-based spacer |
| US5736446A (en) * | 1997-05-21 | 1998-04-07 | Powerchip Semiconductor Corp. | Method of fabricating a MOS device having a gate-side air-gap structure |
| US6399458B1 (en) * | 1999-09-21 | 2002-06-04 | International Business Machines Corporation | Optimized reachthrough implant for simultaneously forming an MOS capacitor |
| US6506653B1 (en) * | 2000-03-13 | 2003-01-14 | International Business Machines Corporation | Method using disposable and permanent films for diffusion and implant doping |
| US6451679B1 (en) * | 2000-04-03 | 2002-09-17 | Taiwan Semiconductor Manufacturing Company | Ion mixing between two-step titanium deposition process for titanium salicide CMOS technology |
| JP2001291862A (ja) | 2000-04-06 | 2001-10-19 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6534388B1 (en) * | 2000-09-27 | 2003-03-18 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce variation in LDD series resistance |
| US6596599B1 (en) * | 2001-07-16 | 2003-07-22 | Taiwan Semiconductor Manufacturing Company | Gate stack for high performance sub-micron CMOS devices |
| US6682992B2 (en) * | 2002-05-15 | 2004-01-27 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures |
| JP3970682B2 (ja) * | 2002-05-17 | 2007-09-05 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2002
- 2002-05-17 JP JP2002143278A patent/JP3970682B2/ja not_active Expired - Fee Related
- 2002-11-06 US US10/288,458 patent/US6841459B2/en not_active Expired - Fee Related
-
2004
- 2004-11-08 US US10/982,903 patent/US20050112832A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20050112832A1 (en) | 2005-05-26 |
| US20030216015A1 (en) | 2003-11-20 |
| US6841459B2 (en) | 2005-01-11 |
| JP2003332454A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963803A (en) | Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths | |
| US6096591A (en) | Method of making an IGFET and a protected resistor with reduced processing steps | |
| JP2957757B2 (ja) | トランジスタ製作方法 | |
| US6171895B1 (en) | Fabrication of buried channel devices with shallow junction depth | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| JPH03270068A (ja) | 集積回路の製造方法 | |
| JP3970682B2 (ja) | 半導体装置の製造方法 | |
| JP4383929B2 (ja) | フラッシュメモリ素子の高電圧トランジスタの製造方法 | |
| JP3518122B2 (ja) | 半導体装置の製造方法 | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| US6358807B1 (en) | Bipolar semiconductor device and method of forming same having reduced transient enhanced diffusion | |
| JPH07335664A (ja) | ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法 | |
| KR100705233B1 (ko) | 반도체 소자의 제조 방법 | |
| US20050247976A1 (en) | Notched spacer for CMOS transistors | |
| KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
| JP3423081B2 (ja) | 半導体装置の製造方法 | |
| JP2990118B2 (ja) | 高性能ｍｏｓ型電界効果トランジスタ | |
| JP2000340677A (ja) | 半導体装置およびその製造方法 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| KR0151081B1 (ko) | 반도체 장치의 제조방법 | |
| KR20010065907A (ko) | 반도체 소자의 듀얼-폴리실리콘 게이트 형성방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| JP2001160621A (ja) | 半導体装置の製造方法 | |
| KR970005147B1 (ko) | 반도체 장치의 얕은 접합 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140615 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |