DE1764155B2 - Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper

Info

Publication number
DE1764155B2
DE1764155B2 DE1764155A DE1764155A DE1764155B2 DE 1764155 B2 DE1764155 B2 DE 1764155B2 DE 1764155 A DE1764155 A DE 1764155A DE 1764155 A DE1764155 A DE 1764155A DE 1764155 B2 DE1764155 B2 DE 1764155B2
Authority
DE
Germany
Prior art keywords
pattern
surface layer
layer
silicon
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1764155A
Other languages
English (en)
Other versions
DE1764155A1 (de
DE1764155C3 (de
Inventor
Else Eindhoven Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1764155A1 publication Critical patent/DE1764155A1/de
Publication of DE1764155B2 publication Critical patent/DE1764155B2/de
Application granted granted Critical
Publication of DE1764155C3 publication Critical patent/DE1764155C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren entsprechend dem Oberbegriff des Anspruchs 1.
Ein solches Verfahren ist bekannt aus IBM Technical Disclosure Bulletin, VoL 8, No. 4 (September 1965), Seiten 659—660.
Zur Oxidationsmaskierung kann dabei z. B. eine Siliciumnitrid-Schicht verwendet werden.
Des weiteren ist aus der US-PS 32 90 753 ein Verfahren zum Herstellen eines Halbleiterbauelements bekannt, bei dem ein Siliciumoxid-Muster in einen einkristallinen Siliciumkörper versenkt wird und der Siliciumkörper dann mit der mit dem Muster versehenen Oberfläche auf einem Träger angebracht und auf der dem Muster abgewandten Oberfläche einer Materialentfernungsbehandlung unterzogen wird, bis er in seiner Dicke auf diejenige Siliciumschieht beschränkt ist, über deren gesamte Dicke das Muster versenkt ist
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so auszugestalten, daß auf einfache Weise eine auf einem isolierenden Träger angeordnete Oberflächenschicht aus Silicium mit mittels eines Oxidmusters gegeneinander isolierten Halbleiterbauelementen herstellbar ist, wobei die Bauelemente quer durch die Schicht verlaufende PN-Übergänge aufweisen und somit auf beiden Seiten der Schicht kontaktiert werden können.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen *o Merkmale gelöst
Die PN-Übergänge können z. B. P-N-, N+-N-- oder P+-P--Übergänge sein.
Durch dieses Verfahren ergibt sich ein schichtenartiger Körper, der örtlich über die ganze Dicke aus Siliciumoxid und örtlich über seine ganze Dicke aus Silicium besteht wobei in dem Silicium quer durch die Schicht verlaufende PN-Übergänge angebracht sind und der schichtenartige Körper auf einem isolierenden Träger angebracht ist
Der schichtenartige Körper, bei dem auf den Siliciumteilen eine schützende Isolierschicht, die auch als Maske beim Anbringen von PN-Übergängen dienen kam:, angebracht sein kann, kann praktisch flach sein, so daß Planarverfahren durchführbar sind.
Die angebrachten Halbleiterschaltungselemente können z. B. Dioden, MIS-Transistoren und bipolare NPN- oder PNP-Transistoren sein.
Es ist möglich, eine Siliciumschieht dadurch zu erhalten, daß Silicium auf einem Träger z.B. einem Körper aus Aluminiumoxid niedergeschlagen wird, worauf ein Muster über die ganze Dicke dieser Schicht in diese Schicht versenkt wird. Der Siliciumkörper wird dabei also bereits bei der Herstellung auf die Siliciumschieht beschränkt. Es ist auf diese Weise jedoch schwer, eine einkristalline Siliciumschieht zu erzielen. Außerdem kann die Schicht dann nur auf einer Seite mit Kontakten versehen werden. Man geht daher vorzugsweise von einem Einkristall-Siliciumkörper aus, der
zunächst auf die Siliciumschicht beschränkt wird, in die ober die gesamte Dicke das Muster versenkt wird, indem der Siliciumkörper auf einem Träger angebracht und auf der Seite gegenüber der Trägerseite Materialentfernungsbehandlungen unterworfen wird, worauf die Siliciumschicht zum Erzielen des Musters der Oxidationsbehandlung ausgesetzt und die Oxidationsbehandlung fortgesetzt wird, bis das Muster sich über die ganze Dicke der Siliciumschicht erstreckt Auf diese Weise erhält man eine Einkristall-Siliciumschicht mit einem versenkten Muster, wobei die Schicht mit dem Muster bereits mit einem Träger versehen ist Bevor der Träger angebracht wird, kann auf dem Siliciumkörper eine isolierende oder schützende Schicht z. B. eine SHiciumoxidschicht angebracht werden. Der Träger kann z. B. aus polykristallinem Silicium bestehen, das in üblicher Weise auf der Siliciumoxidschicht angebracht werden kann.
Die Übergänge für die Schaltungselemente können nach dem Anbringen des Musters angebracht werden. Die umgekehrte Reihenfolge, bei der das Muster nach dem Anbringen der Übergänge angebracht wird, ist weniger erwünscht, da die Anbringung des Musters die bereits erhaltenen Obergänge beeinflussen kann.
Bei einer weiteren bevorzugten Ausführungsform wird von einem Einkristall-Siliciumkörper ausgegangen, wobei in eine Oberflächenschicht desselben das Muster versenkt wird, worauf der Siliciumkörper auf der Seite gegenüber dem Muster Materialentfernungsbehandlungen unterworfen wird, bis der Siliciumkörper auf die Oberflächenschicht beschränkt ist über deren ganze Dicke das Muster versenkt ist Die Materialentfernungsbehandlungen können z.B. Ätz- und/oder Schleifbehandlungen sein. Auf diese Weise ergibt ach eine Einkristall-Siliciumschicht über deren ganze Dicke das Muster versenkt ist
Die Siliciumschicht über deren ganze Dicke das Muster versenkt ist kann dünn, z. B. 6 μΐη oder weniger, oft sogar 2 μπι oder weniger dick, sein. Es ist daher meist erwünscht die Oberflächenschicht mit dem darin versenkten Muster mit einem Träger zu versehen bevor der Siliciumkörper den Materialentfernungsbehandlungen unterworfen wird. Der Träger kann l. B. aus ablagerbarem polykristallinem Silicium oder aus glasartigen oder keramischen Materialien bestehen, die z. B. auch durch Schmelzen angebracht werden können.
Vorteilhafterweise lassen sich die für die herzustellenden Schaltungselemente anzubringenden Übergänge, die sich praktisch quer durch die Siliciumschicht und über deren ganze Dicke erstrecken, vor dem Anbringen des Trägers anbringen. Der Träger braucht dann nicht den hohen Diffusionstemperaturen ausgesetzt zu werden, was technische Vorteile haben kann. Außerdem können dann vor dem Anbringen des Trägers Kontakte angebracht werden, die auch nicht den Diffusionstemperaturen ausgesetzt zu werden brauchen.
Infolge der quer durch die Siliciumschicht und über deren ganze Dicke verlaufenden Übergänge der Schaltungselemente erstrecken sich die Zonen der Schaltungselemente Ober die ganze Dicke der Siliciumschicht. Diese Zonen lassen sich somit je nach Wunsch auf der einen oder auf der anderen Seite der Siliciumschicht mit Kontakten versehen. Dies ist besonders wichtig bei integrierten Schaltungen, bei denen mit Zonen der Schaltungselemente verbundene, Ieicende Spuren auf beiden Seiten der Siliciumschicht (mit dem darin versenkten Muster) angebracht werden können. Kreuzungen leitender Spuren sind dabei möglich; an einem Kreusungspunkt können die leitenden Spuren durch das Muster gegeneinander isoliert sein. Bei einer wichtigen Ausführungsform werden vor dem Anbringen des Trägers auf der Siliciumschicht mit dem versenkten Muster leitende Verbindungen angebracht die mit in der Siliciumschicht vorgesehenen Zonen verbunden werden.
Nach der Materialentfernungsbehandlung können auf der freigemachten Oberfläche der Siliciumschicht und des Musters ebenfalls leitende Verbindungen angebracht werden, die mit in der Siliciumschicht vorgesehenen Zonen verbunden sind. Dann sind auf beiden Seiten der Siliciumschicht mit dem versenkten Muster leitende Verbindungen vorhanden.
Vor dem Anbringen eines Trägers und/oder leitender Verbindungen kann auf einer Seile der Siliciumschicht mit dem versenkten Muster eine Isolierschicht z. B. eine Oxidschicht auf der Siliciumschicht angebracht werden, die mit öffnungen versehen sein kann, durch welche leitende Verbindungen einen Kontakt mit Zonen von Schaltungselementen herstellen könntri. Die leitenden Verbindungen können z. B. aus Aluminium Gestehen.
In der Siliciumschicht, in die das Muster versenkt ist kann ein Feldeffekt-Transistor mit isolierter Steuerefaktrode hergestellt werden, wobei auf beiden Seiten der Siliciumsdiicht eine isolierte Gateelektrode des Feldeffekt-Transistors angebracht wird. Es entsteht dann in einfacher Weise ein Feldeffekt-Transistor mit zwei Steuerelektroden, der sich unter anderem zum Mischen elektrischer Signale eignet
Einige Ausführungsformen der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert Es zeigt
F i g: 1 schematisch eine Draufsicht in Richtung des Pfeiles A in Fig.2 auf ein in Fig.2 im Schnitt dargestelltes Halbleiterbauelement, das durch das beanspruchte Verfahren hergestellt ist
Fig.2 schematisch einen Schnitt durch dieses Halbleiterbauelement längs der Linie H-H in F1 g. 1, Ae
F i g. 3 und 4 schematisch im Schnitt das Halbleiterbauelement in zwei Stufen seiner Herstellung,
F i g·. 5 schematisch im Schnitt eine in bezug auf F i g. 2 etwas abgeänderte Ausführungsform des Halbleiterbauelements,
F i g. 6 schematisch im Schnitt einen Halbleiterkörper mit einem Träger,
F i g. 7 schematisch eine Draufsicht in Richtung des Pfeiles B in F i g. 8 auf einen Teil einer weiteren dort dargestellten Ausführüngsform eines Halbleiterbauelements,
Fig.8 schematised einen Schnitt längs der Linie VIII-VIII in F ig. 7,
Fig.9 schematisch eino Draufsicht auf eine !etzte Aus'ühi jrsgsform eines Halbleiterbauelements,
Fig. 10 schematisch einen Schnitt längs der Linie X-X in F ig. 9.
Die F i g. 1 und 2 zeigen ein Halbleiterbauelement das eine Oberflächenschicht 1 aus Silicium mit zwei Schalungselementen, d. h. einem Transistor mit einer Emitterzone 2, einer Basiszone 3 und einer Kollektorzone 4 und einem Transistor mit einer Emitterzone 5, einer Basiszone 6 und einer Kollektorzone 7, enthält. Die Schaltungselemente enthalten Übergänge 8, die sich praktisch quer durch die Schicht 1 und über deren ganze Dicke erstrecken. Ferner ist ein schichtenartiges Muster 9 aus Siliciumoxid vorhanden, das über die ganze Dicke der Schicht 1 in diese Schicht 1 versenkt ist. In diesem Beispiel mit zwei Transistoren ist die Kollektorzone 4
des einen Transistors durch eine leitende Verbindung 23 mit der Emitterzone 5 des anderen Transistors verbunden. Die übrigen Zonen der Transistoren sind mit leitenden Verbindungen 21, 22, 24 und 25 versehen, mit denen Anschlußleitungen verbunden werden können.
Das Halbleiterbauelement nach den F i g. 1 und 2 wird durch ein Verfahren hergestellt, bei dem ein Siliciumkörper 10 (Fig.3) mit einem in diesen Körper versenkten, praktisch schichtenartigen Muster 9 aus Siliciumoxid versehen wird, indem die Oberfläche 11 des Körpers 10 einer Oxidationsbehandlung unterworfen wird, wobei die Oberfläche 11 örtlich vor der Oxidation maskiert wird.
In der Siliciumschicht 1, in die über deren gesamte Dicke das Muster 9 versenkt ist, werden zur Herstellung von Schaltungselementen Übergänge 8 (Fig.4) angebracht, die sich praktisch quer durch die Schicht 1 und über deren ganze Dicke erstrecken. Der Siliciumkörper 10 wird dann auf die Schicht 1 beschränkt und die Schicht 1 wird gemeinsam mit dem Muster 9 auf einem isolierenden Träger 12 (Fig.2) angebracht. In Fig. 2 sind entfernte Teile durch gestrichelte Linien angedeutet.
Durch Niederschlag von Silicium auf einem Träger — z. B. aus Aluminiumoxid — kann direkt eine Siliciumschicht erhalten werden, in die über deren ganze Dicke ein Muster versenkt werden kann.
In dem zu erörternden Ausführungsbeispiel wird jedoch von einem Einkristall-Siliciumkörper 10 ausgegangen, in dessen eine Oberflächenschicht 1 das Muster 9 versenkt wird, worauf der Siliciumkörper 10 auf der Oberfläche 13, die der Oberfläche 11 mit dem Muster 9 gegenüber liegt, Materialentfernungsbehandlungen unterworfen wird, bis der Siliciumkörper 10 auf die Schicht 1 beschränkt ist, über deren ganze Dicke das Muster 9 versenkt ist.
Der Ausgangssiliciumkörper 10 besteht z. B. aus einer N-Ieitenden Siliciumunterlage 14 (Fig.3) mit einer Dicke von etwa 200 μπι und einem spezifischen Widerstand von etwa 0,01 Ohm · cm, auf der eine N-Ieitende epitaktische Siliciumschicht 15 mit einer Dicke von etwa 10 μπι und einem spezifischen Widerstand von etwa 1 Ohm ■ cm angebracht wird.
Die weiteren Abmessungen des Körpers 10 sind unwesentlich. Man kann eine große Anzahl von Halbleiterbauelementen gleichzeitig in dem Körper 10 herstellen und durch Teilung des Körpers 10 gesonderte Halbleiterbauelemente erhalten. Einfachheitshalber wird in dem vorliegenden Ausführungsbeispiel die Herstellung von nur einem Halbleiterbauelement beschrieben.
Auf der epitaktischen Schicht 15 wird eine Schicht aus Siliciumnitrid 16 angebracht, die eine Dicke von etwa 03 μπι hat Diese Schicht kann in üblicher Weise vermittels eines Gasgemisches aus Silan und Ammoni?k erhalten werden.
Auf der Schicht 16 wird eine Siliciumoxidschicht 17 mit einer Dicke von etwa 03 um dadurch angebracht, daß Siliciumoxid aus der Gasphase niedergeschlagen wird.
Darauf werden die Teile 18 der Oxidschicht 17 durch die Photomaskierungstechnik mit einem Ätzmittel entfernt.
Die dabei frei werdenden Teile 19 der Nitridschicht 16 werden durch Ätzen mit praktisch· 100%iger Phosphorsäure während etwa 15 Minuten bei einer Temperatur von etwa 230° C entfernt
Die zurückbleibenden Teile der Nitridschicht 16
dienen als Maske bei der folgenden Oxidationsbehandlung zum Herstellendes Musters9.
Die Oberflächenteile der epitaktischen Schicht 15 die durch das Entfernen der Teile 18 und 19 der Schicht 17 und 16 freigeworden sind, werden einer Oxidationsbehandlung unterworfen.
Zu diesem Zweck wird Dampf mit einem Druck von etwa I bar und einer Temperatur von etwa l000°C während etwa 16 Stunden drübergeleitet. Es entsteht
ίο dann eine Oxidschicht mit einer Dicke von etwa 2 μπι, die etwa I μπι in die epitaktische Schicht 15 versenkt ist. Durch Ätzung in Fluorwasserstoffsäure (50 Gewichtsprozent) wird der etwa 1 μπι über die epitaktische Schicht 15 herausragende Teil der Oxidschicht entfernt.
Die Oxidationsbehandlung wird darauf wiederholt, wodurch schließlich ein Muster 9 mit einer Dicke von etwa 2 μπι Siliciumoxid erhalten wird, das praktisch über seine gesamte Dicke in die epitaktische Schicht 15 versenkt ist.
Vor dem Anbringen des Siliciumkörpers 10 auf einem Träger werden die für die Schaltungselemente anzubringenden Übergänge 8 (Fig.4), die sich quer durch die Oberflächenschicht 1 über deren gesamte Dicke erstrecken, angebracht.
Die PN-Übergänge 8 können durch Diffusion einer die P-Leitfähigkeit induzierenden Verunreinigung erhalten werden. Die verbleibenden Teile der Siliciumnitridschiciü 16 können als Diffusionsmaske benutzt werden.
In der zu erläuternden Ausführungsform werden jedoch zunächst die verbleibenden Teile der Nitridschicht 16 vermittels Phosphorsäure entfernt, worauf eine Siliciumoxidschicht 20 (F i g. 4) mit einer Dicke von etwa 03 um aufgebracht wird, z. B. indem Siliciumoxid
!5 aus der Gasphase niedergeschlagen wird.
Darauf werden die P-Ieitenden Emitterzonen 2 und 5 und die P-Ieitenden Kollektorzonen 4 und 7 (siehe auch Fig. 1) erzeugt, z. B. indem durch öffnungen in der Oxidschicht 20 Bor eindiffundiert wird, wobei diese Öffnungen durch eine Photomaskierungstechnik mit einem Ätzmittel hergestellt werden können. Die Zonen 2,4,5 und 7 haben z. B. eine Dicke von etwa 3 μπι.
Der Halbleiterkörper 10 wird auf einem Träger befestigt, worauf der Körper 10 auf der Oberfläche 13 Materialentfernungsbehandlungen unterworfen werden kann, bis er auf die Oberflächenschicht 1 mit dem darin versenkten Muster 9 beschränkt ist Mit den dabei frei gewordenen Oberflächen der Zonen 2, 3, 4, 5, 6 und 7 lassen sich dann elektrische Anschlüsse herstellen.
so In der zu erläuternden Ausführungsform werden jedoch auf der Oberflächenschicht 1 mit dem oarin versenkten Muster 9 leitende Verbindungen 21, 22, 23, 24 und 25 angebracht, die durch Öffnungen 26, 27, 28 bzw. 29,30 und 31 in der Oxidschicht 20 mit den in der Schicht 1 vorgesehenen Zonen 2,3, 4 und 5,6, 7 einen Kontakt herstellen, bevor der Körper 10 auf einem Träger angebracht wird. Die leitenden Verbindungen bestehen z. B. aus Aluminium und lassen sich in üblicher Weise anbringen.
Darauf wird die Oberflächenschicht 1 mit dem versenkten Muster 9 mit einem Träger 12 versehen, worauf der Siliciumkörper Materialentfernungsbehandlungen unterworfen wird (siehe F i g. 2).
Der Träger 12 kann z. B. aus Glas oder aus Aluminiumoxid bestehen. In dem zu erläuternden Beispiel besteht der Träger 12 jedoch aus einem Siliciumkörper 33 mit einer Siliciumoxidschicht 34. Der Siliciumkörper hat eine Dicke von einigen Hundert μπι
und die Oxid-Schicht eine Dicke von etwa 1 μπ-ι.
Der Träger 12 und der Siliciumkörper 10 mit der Oxidschicht 20 und den leitenden Verbindungen 21 bis 25 werden unter 7.wischenfügung einer Schicht pulverigen Polyvinylacetats gegeneinander gedrückt, ■; wobei das Ganze auf eine Temperatur von etwa 250° erhitzt wird, so daß das Pulver schmilzt. Nach Abkühlung ist der Träger 12 an dem Körper 10 durch eine Schicht 32 aus Polyvinylacetat mit einer Dicke von etwa 20 μπι befestigt.
Darauf wird die Siliciumunterlage 14 durch arodische Ätzung in Fluorwasserstoffsäure (5 Gewichtsprozent) entfernt, wobei die Oberfläche der Siliciumunterlage 14 von einem Strom von etwa 0,5 A pro cm2 durchflossen wird.
Danach wird durch chemische Ätzung in einem Gemisch aus Fluorwasserstoffsäure und Salpetersäure in einem Verhältnis von I Volumenprozent (50 Gewichtsprozent) HF zu 5 Volumenprozent (60 Gewichtsprozent) HNOj die epitaktische Schicht 15 bis zu dem Muster 9 entfernt, so daß nur die Oberflächenschicht 1 zurückbleibt.
Um die runden Kontaktstellen der leitenden Verbindungen 21 bis 25 aufzudecken, wird ein Rand 40 des Musters 9 durch Ätzen mittels einer Photomaskierungstechnik entfernt. In F i g. 2 sind die entfernten Teile mit gestrichelten Linien angedeutet.
Die frei zugängliche Unterseite der Schicht 1 mit dem Muster 9 kann noch mit einer Schutzschicht bedeckt werden. Diese Schicht kann aus Siliciumoxid bestehen jo und z. B. f*'jrch Niederschlag von Siliciumoxid aus der Gasphase hergestellt werden. In Fig.5 ist diese Oxidschicht mit 41 bezeichnet.
Gewünschtenfalls kann man alle oder einige der leitenden Verbindungen auf der Unterseite der Schicht I js mit dem Muster 9 anbringen.
Bei der Ausführungsform nach F i g. 5 ist die leitende Verbindung 23 nicht auf der Oberseite sondern auf der Unterseite der Siliciumschicht 1 mit dem versenkten Muster 9 angebracht Auf beiden Seiten der Siliciumschicht 1 mit dem versenkten Muster 9 sind somit leitende Verbindungen vorhanden.
Bei komplizierten integrierten Schaltungen mit einer großen Anzahl von Schaltungselementen sind oft Kreuzungen von leitenden Verbindungen erwünscht-Fig.5 zeigt wie in einfacher Weise eine solche Kreuzung erhalten werden kann. Die leitende Verbindung 42, die sich praktisch senkrecht zur Zeichnungsebene erstreckt, kreuzt die leitende Verbindung 23. An der Kreuzungsstelle sind die Verbindungen 42 und 23, die auf einander gegenüberliegenden Seiten der Schicht 1 mit dem Muster 9 angebracht sind, durch einen Teil des Musters 9 gegeneinander isoliert.
Die leitende Verbindung 42 kann z. B. auch über die Zone 7 und/oder 6 verlaufen, was durch eine gestrichelte Linie angedeutet ist. Auch in diesem Falle sind die leitenden Verbindungen 42 und 23 gegeneinander isoliert, aber die leitende Verbindung 42 bildet eine Kapazität mit der Zone 7 und/oder 6, was unerwünscht sein kann.
Es sei bemerkt, daß an den Kontaktstellen einer leitenden Verbindung mit einer Halbleiterzone in dieser Halbleiterzone eine höher dotierte Kontaktzone vorgesehen werden kann, um den Kontakt zu verbessern. Es können z. B. in den N-leitenden Basiszonen 4 und 7 an der Steüe der Öffnungen 27 und 30 in der Oxidschicht 20 (siehe F i g. 1) hochdotierte, N-leitende Kontaktzonen angebracht werden, die sich über die ganze Dicke der Halblciterschicht erstrecken können. Diese hochdotierten Zonen können z. B. dadurch erhalten werden, daß Phosphor in die Zonen 4 und 7 diffundiert wird. Die durch die Diffusion erhaltenen Zonen 2, 4, 5 und 7 sind im allgemeinen hinreichend hoch dotiert, um einen guten Kontakt mit einer leitenden Verbindung herzustellen.
In der Ansicht nach F i g. I haben die Emitterzonen 2 und 5 Abmessungen von z. B. 30 χ 60 μπι, die Basiszonen 3 und 6 Abmessungen von 35 χ 80 μπι und die Kollektorzonen 4 und 7 Abmessungen von 80 χ ΙΟΟμπι. Die öffnungen 26 und 29 können Abmessungen von 25 χ 55 μιη, die öffnungen 27 und 30 Abmessungen von 10 χ 30 μπι und die Öffnungen 28 und 31 Abmessungen von 80 χ 15 μπι haben. Die annähernd kreisförmigen Teile der Leitungen 21 bis 25 können einen Durchmesser von etwa 50 μπι haben. Der Abstand zwischen den Kollektorzonen 4 und 7 kann etwa 20 um betragen.
Es ist nicht notwendig, vor dem Anbringen eines Trägers in der Siliciumschicht 10 (Fig.3 und 4) das Muster 9 und die diffundierten Zonen 2, 4, 5 und 7 anzubringen. In einem weiteren wichtigen Ausführungsbeispiel wird von einem Einkristall-Siliciumkörper 10 (Fig.6) ausgegangen, der ähnlich wie bei dem eben erläuterten Ausführungsbeispiel aus einer N-leitenden Unterlage 14 bestehen kann, auf der eine N-leitende epitaktische Schicht 15 angebracht ist. Auf diesem Körper 10 wird ein Träger 50 angebracht. Zu diesem Zweck wird z. B. auf der epitaktischen Schicht 15 zunächst eine Siliciumoxidschicht 51 mit einer Dicke von etwa 1 μπ> und auf dieser Oxidschicht 51 ein Körper 50 aus polykristallinem Silicium mit einer Dicke von z. B. 200 μπι angebracht. Die Schicht 51 und der Körper 50 können beide z. B. durch Niederschlag von Siliciumoxid bzw. Silicium aus der Gasphase aufgebracht werden. Darauf wird die Oberfläche 13 des Körpers 10 Materialentfernungsbehandlungen unterworfen, bis der Körper 10 bis zu der gestrichelten Linie entfernt ist und nur die Oberflächenschicht 52 zurückbleibt. In diese Schicht 52 mit einer Dicke von z. B. 2 μιη können dann über deren gesamte Dicke ein Oxidmuster versenkt und diffundierte Zonen angebracht werden. Das Muster und die diffundierten Zonen können auf ähnliche Weise hergestellt werden, wie an Hand des vorhergehenden Ausführungsbeispiels erörtert. Darauf können leitende Verbindungen auf der Unterseite der Schicht angebracht werden.
In diesem Beispiel wird somit von einem Einkristall-Siliciumkörper 10 ausgegangen, der zunächst bis auf die Oberflächenschicht 52 abgetragen wird, in die dann über deren gesamte Dicke das Muster versenkt wird, indem der Siliciumkörper 10 auf einem Träger 50 angebracht und auf der Oberfläche 13 gegenüber dem Träger Materialentfernungsbehandlungen unterworfen wird, worauf die Oberflächenschicht 52 einer Oxidationsbehandlung zur Erzeugung des Musters ausgesetzt wird, wobei die Oxidationsbehandlung fortgesetzt wird, bis das Muster sich über die ganze Dicke der Oberflächenschicht erstreckt
Leitende Verbindungen können gewünschtenfalls auf der Oxidschicht 51 angebracht werden. Sie können einen Kontakt mit der epitaktischen Schicht 15 durch Öffnungen in der Oxidschicht 51 herstellen, bevor der Träger 50 angebracht wird. Diese leitenden Verbindungen sollen ohne weiteres den zur Diffusion einer Verunreinigung notwendigen Temperaturen widerstehen können. Die Verbindungen können daher nicht aus
Aluminium bestehen; sie sollen aus einem hochschmelzenden Metall, z. B. Wolfram, hergestellt werden.
Das Halbleiterbauelement nach den Fig. 1 und 2 enthält zwei Transistoren. Ebensogut können jedoch auch Bauelemente mit einer größeren Anzahl von Transistoren und/oder anderen Schaltungselementen wie WiderstänHen, Dioden, Kapazitäten und Feldeffekt-Transistoren luvgestellt werden.
Zum Herstellen einer Diode braucht in einem Teil der Oberflächenschicht, in die ein Muster versenkt ist, nur ein quer durch die Schicht verlaufender PN-Übergang angebracht zu werden. Eine Kapazität kann z. B. dadurch erhalten werden, daß ein Teil des Musters auf beiden Seiten mit einer Metallschicht versehen wird. Ein Widerstand kann aus einem von dem Muster begrenzten streifenartigen Teil der Oberflächenschicht, der nahe seinen Enden mit elektrischen Anschlüssen versehen ist, oder aus einer auf dem Muster angebrachten Metallschicht bestehen.
Ein PNP-Feldeffekt-Transistor mit isolierter Steuerelektrode kann dadurch erhalten werden, daß in einem Teil 60 (siehe die Fig. 7 und 8) einer N-Ieitenden Siliciumschicht mit einem versenkten Muster 61 durch Diffusion einer Verunreinigung zwei P-Ieitende Zonen 62 und 63 erzeugt werden, wobei ein N-Ieitendes Gebiet 64 zwischen diesen Zonen zurückbleibt. Die Zonen 62 und 63 sind die Source- und Drainzonen mit leitenden Verbindungen 65 und 66, die durch die Öffnungen 67 und 68 in der Siliciumoxidschicht 69 mit den Zonen 62 und 63 verbunden sind. Auf der Oxidschicht 69 ist eine gegen das Gebiet 64 isolierte Gateelektrode 70 angebracht.
F i g. 7 zeigt eine Ansicht in Richtung des Pfeiles B in F i g. 8. Die leitenden Verbindungen 65 und 66 mit den Öffnungen 67 und 68 und die Gateelektrode 70 sind daher in F i g. 7 durch gestrichelte Linien angedeutet.
Das Bauelement nach den Fig. 7 und 8 kann in gleicher Weise hergestellt werden wie das nach den Fig. I, 2 und ."», wobei ein Träger 80, der aus einem Siliciumkörper 81 mit einer Siliciumoxidschicht 82 besteht, mittels einer Polyvinylacetatschicht 83 angebracht werden kann.
In einer wichtigen Ausführungsform wird in der Siliciumschicht 60 ein Feldeffekt-Transistor mit isolierter Steuerelektrode angebracht, wobei auf beiden Seiten der Siliciumschicht 60 je eine isolierte Gateelektrode 70 und 71 des Feldeffekt-Transistors vorgesehen ist
Zu diesem Zweck wird noch eine Siliziumschicht aufgebracht, die dann mit der Gateelektrode 71 versehen wird.
Die Fig. 7 und 8 zeigen nur einen Teil eines Halbleiterbauelements, das einen Feldeffekt-Transistor enthält. Das Halbleiterbauelement kann noch eine Anzahl von Schaltungselementen besitzen, mit denen die Leitungen 65,66,70 und 71 verbunden sein können. Ferner ist es z. B. möglich, das Halbleiterbauelement nur als Feldeffekt-Transistor auszubilden, wobei die Leitungen 65,66, 70 und 71 mit verbreiterten Teilen versehen sind, mit denen Anschlußleitungen verbunden werden können. Durch Entfernen eines Teiles des Musters können solche Verbreiterungen der Leitungen 65, 66 und 70 in der Weise aufgedeckt werden, wie es bereits im Zusammenhang mit den Leitungen 21 bis 25 beim Ausführungsbeispiel nach F i g. 1 beschrieben ist.
In dem zuletzt beschriebenen Ausführungsbeispiel kann statt eines P-N-P- ein N-P-N-, ein N + -N-N + -, oder ein P+-P-P+-Feldeffekt-Transistor hergestellt werden. Weiterhin kann in einem zusammenhängenden Teil der Siliciunischicht mit dem versenkten Muster mehr als em Schaltungselement vorgesehen werden. Andere als die bereits erwähnten Schaltungselemente lassen sich anbringen. Die Fig.9 und 10 zeigen einen Teil 90 einer Siliciumschicht mit einem versenkten Muster aus Siliciumoxid 91. Der Teil 90 enthält zwei P-Ieitende Zonen 92 und eine N-leitende Zone 93. Die N-Ieitende Zone 93 ist mit zwei leitenden Verbindungen 94 und 95 versehen, die durch Öffnungen 96 und 97 in Siliciumoxidschichten 98 und 99 einen Kontakt mit der Zone 93 herstellen und die Source- und Drainelektroden des Feldeffekt-Transistors bilden, bei dem die Zone 93 den Kanal und die Zonen 92 Gateelektrodenzonen darstellen. Die leitenden Verbindungen 100 und 101 sind durch Öffnungen 102 und 103 in der Oxidschicht 98 mit den Zonen 92 verbunden. Der Feldeffekt-Transistor nach den Fig.9 und 10 hat somit zwei Gateelektroden. Die quer durch die Siliciumschicht verlaufenden PN-Übergänge 104 und 105 schließen den Kanal 93 ein. Im Betrieb fließt der Strom zwischen der Source und der Drainelektrode quer durch die Siliciumschicht 90. F i g. 9 zeigt eine Draufsicht auf die Siliciumschicht 90 mit dem darin versenkten Muster 91. Deutlichkeitshalber sind to noch die Öffnungen 96, 102 und 103 und die leitenden Verbindungen 94, 95, 100 und 101 durch gestrichelte Linien angegeben. In ähnlicher Weise wie bei den bereits erörterten Ausführungsbeispielen kann ein Träger angebracht werden. Einfachheitshalber ist dieser Träger in den Fig.9 und 10 weggelassen. Es sei noch bemerkt, daß durch Diffusion einer Verunreinigung in einer Siliciumschicht angebrachte Übergänge, die sich quer durch die Siliciumschicht über deren ganze Dicke erstrecken, im allgemeinen nicht genau parallel zu der Dickenrichtung dieser Schicht verlaufen, wie dies in den Figuren angegeben ist
Hierzu 4 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper, bei dem in eine Oberflächenschicht des Süiciumkörpers ein die gesamte Dicke dieser Oberflächenschicht durchsetzendes Muster aus einer praktisch ebenen Siliciumoxidschicht versenkt wird und bei dem in Teilen der Oberflächenschicht, die von dem Siliciumoxidschicht-Muster begrenzt werden. Halbleiterschaltungselemente mit PN-Obergängen erzeugt werden, wobei die PN-Obergänge die freie Oberfläche der Oberflächenschicht schneiden, dadurch gekennzeichnet, daß das Siliciumoxidschicht-Muster (9; 61; 91) unter Verwendung einer auf die freie Oberfläche (11) der Oberflächenschicht (1) aufgebrachten Oxidationsmaske hergestellt wird, daß der Siliciumkörper (10) von der der Oberflächenschicht (1) gegenüber liegenden Seite her bis auf die Oberflächenschicht (1) abgetragen wird, wobei die PN-Übergänge die dabei freigelegte Oberfläche der Oberflächenschicht (1) ebenfalls schneiden, und daß die Oberflächenschicht (1) mitsamt dem Siliciumoxidschicht-Muster (9) mit einer ihrer Oberflächen auf einem isolierenden Träger (12; 82) befestigt wird.
2. Verfahren nach Anspruch *% dadurch gekennzeichnet, daß von einem Einkristall-Siliciumkörper (10) ausgegangen wird, der zunächst auf die Oberflächenschicht (52) beschränkt wird, in die und über deren ganze Dicke das Muster versenkt werden soll, indem der siliciumkörper auf einem Träger (50) angebracht und auf dsr Sei's gegenüber der Trägerseite Materiaientfeniungsbehandlungen unterworfen wird, worauf die OberF-Tchenschicht (52) der Oxidationsbehandlung zum Erzielen des Musters unterworfen und die Oxidationsbehandlung fortgesetzt wird, bis das Muster sich über die ganze Dicke der Oberflächenschicht erstreckt (F i g. 6).
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von einem Einkristall-Siliciumkörper (10) ausgegangen wird, daß zunächst das Muster (9) versenkt und anschließend der Siliciumkörper (10) auf der Seile gegenüber der Musterseite Materialentfernungsbehandlungen unterworfen wird, bis der Siliciumkörper (10) auf die Oberflächenschicht (1) beschränkt ist, über deren ganze Dicke das Muster versenkt ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Oberflächenschicht (1) mit dem darin versenkten Muster (9; 61) auf dem Träger (12; 80) angebracht wird, bevor der Siliciumkörper (10) den Materialentfernungsbehandlungen unterworfen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die für die herzustellenden Schaltungselemente anzubringenden Übergänge (8) vor dem Anbringen des Trägers (12) vorgesehen werden.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß vor dem Anbringen des Trägers (12; 80) auf der Oberflächenschicht mit dem darin versenkten Muster (9; 61) leitende Verbindungen (21, 22, 23, 24, 25; 65, 66, 70, 71) angebracht werden, die mit in der Oberflächenschicht angebrachten Zonen verbunden werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß auf beiden Seiten der Oberflächenschicht mit dem darin versenkten Mwster leitende Verbindungen angebracht werden,
8, Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß in der Oberflächenschicht ein Feldeffekt-Transistor mit isolierter Steuerelektrode angebracht wird, wobei auf beiden Seiten der Oberflächenschicht eine isolierte Gateelektrode (70,71) des Feldeffekt-Transistors vorgesehen wird.
DE1764155A 1967-05-13 1968-04-11 Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper Expired DE1764155C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6706734.A NL158024B (nl) 1967-05-13 1967-05-13 Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting verkregen door toepassing van de werkwijze.

Publications (3)

Publication Number Publication Date
DE1764155A1 DE1764155A1 (de) 1971-05-13
DE1764155B2 true DE1764155B2 (de) 1981-04-09
DE1764155C3 DE1764155C3 (de) 1981-11-26

Family

ID=19800122

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764155A Expired DE1764155C3 (de) 1967-05-13 1968-04-11 Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper

Country Status (12)

Country Link
US (1) US3602981A (de)
AT (1) AT322632B (de)
BE (1) BE715098A (de)
BR (1) BR6898981D0 (de)
CH (1) CH505470A (de)
DE (1) DE1764155C3 (de)
DK (1) DK118413B (de)
ES (1) ES353792A1 (de)
FR (1) FR1564348A (de)
GB (1) GB1228854A (de)
NL (1) NL158024B (de)
SE (1) SE350151B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2039141A1 (de) * 1969-08-22 1971-02-25 Molekularelektronik Verfahren zum Herstellen integrierter Halbleiteranordnungen mit komplementaeren Bipolartransistoren
US3859180A (en) * 1971-01-06 1975-01-07 Texas Instruments Inc Method for encapsulating discrete semiconductor chips
US3739462A (en) * 1971-01-06 1973-06-19 Texas Instruments Inc Method for encapsulating discrete semiconductor chips
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
FR2188304B1 (de) * 1972-06-15 1977-07-22 Commissariat Energie Atomique
US3944447A (en) * 1973-03-12 1976-03-16 Ibm Corporation Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation
US3922705A (en) * 1973-06-04 1975-11-25 Gen Electric Dielectrically isolated integral silicon diaphram or other semiconductor product
DE2460269A1 (de) * 1974-12-19 1976-07-01 Siemens Ag Bipolares transistorpaar mit elektrisch leitend miteinander verbundenen basisgebieten und verfahren zur herstellung des transistorpaares
JPS5252582A (en) * 1975-10-25 1977-04-27 Toshiba Corp Device and production for semiconductor
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
US4814856A (en) * 1986-05-07 1989-03-21 Kulite Semiconductor Products, Inc. Integral transducer structures employing high conductivity surface features
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5488012A (en) * 1993-10-18 1996-01-30 The Regents Of The University Of California Silicon on insulator with active buried regions
WO1998059317A1 (fr) * 1997-06-23 1998-12-30 Rohm Co., Ltd. Module pour carte a circuit integre, carte a circuit integre, et procede de fabrication d'un tel module
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2875505A (en) * 1952-12-11 1959-03-03 Bell Telephone Labor Inc Semiconductor translating device
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
NL297601A (de) * 1962-09-07 Rca Corp
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3355636A (en) * 1965-06-29 1967-11-28 Rca Corp High power, high frequency transistor
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3390022A (en) * 1965-06-30 1968-06-25 North American Rockwell Semiconductor device and process for producing same

Also Published As

Publication number Publication date
SE350151B (de) 1972-10-16
ES353792A1 (es) 1970-02-01
NL158024B (nl) 1978-09-15
BE715098A (de) 1968-11-13
DK118413B (da) 1970-08-17
BR6898981D0 (pt) 1973-01-11
FR1564348A (de) 1969-04-18
CH505470A (de) 1971-03-31
NL6706734A (de) 1968-11-14
DE1764155A1 (de) 1971-05-13
DE1764155C3 (de) 1981-11-26
US3602981A (en) 1971-09-07
AT322632B (de) 1975-05-26
GB1228854A (de) 1971-04-21

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3134110C2 (de)
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
CH495633A (de) Halbleiteranordnung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE1564864C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1764023A1 (de) Halbleiterbauelement mit verbesserter Durchbruchsspannung
DE2517049B2 (de) Sperrschicht-Feldeffekttransistor aus III-V Halbleitermaterial
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2608813A1 (de) Niedrigsperrende zenerdiode
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee