DE2737503A1 - Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung - Google Patents
Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellungInfo
- Publication number
- DE2737503A1 DE2737503A1 DE19772737503 DE2737503A DE2737503A1 DE 2737503 A1 DE2737503 A1 DE 2737503A1 DE 19772737503 DE19772737503 DE 19772737503 DE 2737503 A DE2737503 A DE 2737503A DE 2737503 A1 DE2737503 A1 DE 2737503A1
- Authority
- DE
- Germany
- Prior art keywords
- electrodes
- substrate
- layer
- conductive tracks
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims 2
- 230000000295 complement effect Effects 0.000 claims 2
- 230000037361 pathway Effects 0.000 claims 1
- 239000011248 coating agent Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Feldeffekttransistor mit Interdigitalstruktur und Verfahren
zu seiner Herstellung
Die Erfindung betrifft Feldeffekttransistoren mit Interdigitalstruktur
und Verfahren zur Herstellung solcher Transistoren. Sie betrifft insbesondere diejenigen Feldeffekttransistoren,
deren drei Elektroden (die Source-, die Gate- und die Drainelektrode) auf ein und derselben Fläche
einer Halbleitervorrichtung angeordnet sind, und die im Höchstfrequenzbereich mit relativ großen Leistungen
arbeiten sollen.
809808/1006
Es 1st bekannt, daß die Leistungstransistoren für den Höchstfrequenzbereich nur in Form von Interdigitalstrukturen realisierbar sind. In dem Fall der Vorrichtungen,
deren drei Elektroden auf derselben Fläche des Substrats verteilt sind, kreuzen sich die Eingangs- oder Ausgangsverbindungen der Elektroden notwendigerweise in der gemeinsamen Verteilungsebene. Man kann zwar solche Kreuzungen durch Zwischenschaltung von Isolierschichten herstellen, einerseits ergibt sich daraus jedoch eine erhöhte
Komplexität der Herstellung und andererseits werden auf diese Weise zwischen den Verbindungen störende Streukapazitäten erzeugt, was schädlich und im Höchstfrequenzbereich manchmal unzulässig ist.
Bekanntlich können auch Interdigitalstrukturen hergestellt
werden, die nur zwei Elektroden auf einer Fläche des Substrats haben und eine gemeinsame Gateelektrode auf der
entgegengesetzten Fläche besitzen. Der Steuerung einer solchen Gateelektrode mangelt es aber an Schnelligkeit
und sie ist deshalb im Höchstfrequenzbereich nicht immer geeignet.
Bei dem Transistor nach der Erfindung liegt der größte Teil seiner Elektroden in der Ebene einer Fläche, 1n der
sich jede Elektrode in Sekundärelektroden gliedert. Er ist gemäß der Erfindung dadurch gekennzeichnet, daß wenigstens eine Reihe von Sekundärelektroden durch leitende
809808/1006
Bahnen miteinander verbunden sind, die wenigstens eine Ebene einnehmen, die von der Ebene der genannten Fläche
verschieden ist, und die entweder in einer anderen Fläche oder in Punkten derselben Fläche, welche außerhalb der durch die Elektroden gebildeten Interdigitalstruktur liegen, austreten.
Mehrere Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die beigefügten Zeichnungen
näher beschrieben. Es zeigen:
die Fig. 1 und 2 in Draufsicht bzw. im Schnitt
(in einer Ebene, die in der Ebene von Fig. 1 die Spur XX hat) schematisch eine erste Ausführungsform
der Erfindung,
die Fig. 3, 4 und 5 im Schnitt eine zweite bzw. dritte
bzw. vierte Ausführungsform der Erfindung,
die Fig. 6 und 7 Erläuterungsschemata,
form der Erfindung, und
rungsform der Erfindung.
809808/1000
In einer ersten Ausführungsform wird von einem Halbleitersubstrat aus monokristallinem Material mit sehr hohem
spezifischem Widerstand (eigenleitend oder halbisolierend) ausgegangen, auf welchem leitende Bahnen hergestellt werden. Die leitenden Bahnen münden in einen gemeinsamen
Weg und führen zu einem Punkt, der zum Ort des Austritts der leitenden Bahnen auf der aktiven Fläche des Transistors außerhalb der Verbindungen der Interdlgltalstruktür, die auf dem üblichen Wege an der Oberfläche hergestellt werden, werden soll.
Diese leitenden Bahnen werden durch verschiedene Maßnahmen hergestellt:
durch chemisches Ätzen oder durch Ionenätzen von Rillen, woran sich beispielsweise das Niederschlagen eines Halbleiters mit geringem spezifischem Widerstand in den Rillen
anschließt;
durch Diffusion von Dotierungsverunreinigungen durch Fenster hindurch, welche in eine Siliciumdioxidmaske
geschnitten sind, die stark an dem Substrat haftet; durch Ionenimplantation durch die Fenster einer Maske
hindurch, die einfach auf das Substrat aufgelegt ist.
Als nicht als Einschränkung zu verstehendes Beispiel dieser ersten Ausführungsform wird ein Substrat 1 mit
hohem spezifischem Widerstand (Fig. 1 und 2) betrachtet, auf dem durch eine der vorgenannten Methoden leitende
Bahnen 21, 22 hergestellt worden sind, welche die Zinken eines Kammes darstellen und zu einem Griff führen, der
809808/1006
eine gemeinsame leitende Bahn 23 bildet. Anschließend wird eine, beispielsweise N-dotierte# Halbleiterschicht
11 hergestellt, die bei einem Transistor, der im Höchstfrequenzbereich arbeiten soll, in der Größenordnung von
einem Mikrometer liegt. Dann werden in herkömmlicher Weise Elektroden S und D mit ohmschen Kontakt hergestellt,
die die Source- und Drainelektroden werden sollen, und Elektroden G mit Schottky-Kontakt, die zu den Gateelektroden
werden sollen. Diese Elektroden bilden die Teilelektroden einer Interdigitalstruktur eines Feldeffekttransistors,
dessen Elektroden S und G durch Metallüberzüge 100 bzw. 200, die auf die Oberfläche aufgebracht
sind, miteinander verbunden sind. Die Elektroden D bedecken dagegen die leitenden Bahnen 21, 22 usw., wobei
sie (in dem in Fig. 1 und 2 dargestellten Beispiel) über sie herausragen. Zur Herstellung des elektrischen Kontakts
zwischen den Elektroden D und den leitenden Bahnen 21 und 22 sind zuvor durch Dotierung N -Gebiete geschaffen
worden, die in der Schicht 11 gemäß einem Muster verteilt sind, welches das der Elektroden D wiedergibt. Diese
Dotierung wird durch die bereits genannten Diffusionsoder Ionenimplantationsverfahren ausgeführt. Schließlich
läßt man die leitende Bahn 23 in einem Metallüberzug 300 hervortreten, der auf die Oberfläche der Schicht 11 nach einer
vorherigen N -Dotierung des Gebietes der Schicht, das den Metallüberzug 300 trägt, aufgebracht worden ist.
Tn einer zweiten Ausführungsform, von welcher Flg. 3 ein
Beispiel zeigt, wird eine zusätzliche Schicht 10 zwischen
809808/1QQ6
27375Ü3
dem Substrat mit hohem spezifischem Widerstand, das mit den leitenden Bahnen 21, 22 versehen ist, und der Schicht
11 hergestellt. Die Schicht 10, die einen sehr hohen spezifischen Widerstand hat, wird beispielsweise durch
Epitaxie aufgebracht. Nach der Herstellung der aktiven Schicht 11 wird wie in der ersten Ausführungsform vorgegangen. In diesem Beispiel liegen die leitenden Bahnen
21 und 22 bezüglich der Oberfläche des Transistors in einer größeren Tiefe, wodurch eine Verringerung der
Streukapazität an der Kreuzung mit dem Metallüberzug 100, wie er in dem Beispiel von Fig. 1 dargestellt ist, erreicht
wird.
In einer dritten Ausführungsform, von welcher Fig. 4 ein Beispiel zeigt, wird auf einem P (oder N )-dotierten
Substrat 41 eine Schicht 42 mit sehr hohem spezifischem Widerstand hergestellt (beispielsweise durch epitaxiales
Aufwachsen, in dem Fall von Silicium ohne irgendeinen Dotierungsstoff) und danach eine N-dotierte Schicht 43
(beispielsweise durch eine zweite Epitaxie) hergestellt. Anschließend werden an der für die Drainelektrode (oder
Source-Elektrode) vorgesehenen Stelle auf physikalischem oder chemischem Weg Rillen 44 hergestellt, die in die
Schichten 42 und 43 bis zu dem P (oder N+)-dotierten Material des Substrats 41 eindringen. Bei der Herstellung
der Elektroden wird ein Metallüberzug 45 aufgebracht, der die Rille bedeckt und über die beiden Flanken hinausragt.
In dem gewählten Beispiel sind Gateelektroden sowohl in die Zwischenräume S D als auch in die Zwischenräuem D S
eingefügt. Eine solche Anordnung gestattet, den Wirkungs-
809808/1006
grad der Interdigitalstruktur durch Verdoppeln des durch jede Elektrode abgegebenen Stroms zu erhöhen. In einer
Reihe von Transistoren, wie sie in Fig. 6 dargestellt ist, kann man nämlich jedes zweite Mal die Rollen der
Sourceelektrode und der Drainelektrode umkehren. Diese Umkehrung erfolgt, indem die als Sourceelektrode gewählten Elektroden mit dem Source-Pol der Stromquelle verbunden werden, d. h. mit dem, der die niedrigste Gleichspannung abgibt, und indem die als Drainelektroden gewählten Elektroden mit dem entgegengesetzten Pol der
Stromquelle verbunden werden. Unter diesen Bedingungen ist es möglich, die Struktur von Fig. 6 zu vereinfachen,
indem die Zwischenelektroden paarweise vereinigt werden, was zu dem Schema von Fig. 7 führt, welches nichts anderes
ist als das von Fig. 4, wenn man von dem besonderen Profil der Elektroden D in diesem letzteren Fall absieht.
In dieser Ausführungsform haben alle Sourceelektroden
eine gemeinsame leitende Bahn, die aus dem P -Substrat besteht. Letzteres ist mit einem Metallüberzug 46 versehen,
der die Aufgabe hat, den Anschluß an die Stromquelle und an die Verbraucherschaltungen zu erleichtern.
In einer vierten Ausführungsform, von welcher Fig. 5 ein
Beispiel zeigt, ist, wie bei der dritten Ausführungsform,
ein P (oder N )-Substrat 51 mit zwei darüber angeordneten Schichten 52 (halbisolierend) und 53 (N-dotiert) vorhanden,
aber, statt Rillen zu gravieren, sind leitende Bahnen aus einem Material mit demselben Dotierungstyp wie das Substrat
809808/1006
durch selektive Dotierung von Gebieten 54 geschaffen worden, und zwar vor der Herstellung der Elektroden D
entweder durch Diffusion oder durch Ionenimplantation.
In den beiden vorangehenden AusfUhrungsformen kann als
Ausgangspunkt ein monokristalliner Block mit sehr hohem spezifischem Widerstand aus dem gewählten Material (Silicium oder Galliumarsenid) gewählt werden und anschließend
können die Gebiete, die den P - und N-Schichten entsprechen, dotiert werden. Die Herstellung wird dadurch vereinfacht.
In einer fünften Ausführungsform, welche eine Variante
der Struktur von Fig. 1 ist, wird keine gemeinsame leitende Bahn für alle Drainelektroden hergestellt. Jede Drainelektrode ist über eine selbständige vergrabene leitende
Bahn mit einem Anschlußkontakt 301 oder 302 verbunden. Diese Anordnung gestattet, bei der Parallelschaltung der
verschiedenen Zinken der Struktur gewisse Elemente (Widerstände, Kapazitäten, Induktivitäten) zwischen die verschiedenen Zinken einzufügen.
In dem in Fig 8 dargestellten Beispiel ist ebenfalls das Schema von Fig. 7 zugrundegelegt worden.
In einer sechsten Ausführungsform, von welcher Fig. 9 ein
Beispiel zeigt, wird eine zusätzliche Gateelektrode hinzugefügt. Die Zinken der GateelektrodenG, und G„ sind an
der Oberfläche mit Metallüberzügen 201 und 202 ohne Kreu-
809808/ 1006
zung der Anschlußverbindungen verbunden, während die Zinken der Sourceelektrode s und der Drainelektrode D
durch vergrabene leitende Bahnen mit den Metallüberzügen 100 bzw. 300 verbunden sind.
Außer dem bereits angegebenen Vorteil, der darin besteht,
daß die Streukapazität zwischen den Elektrodenanschlüssen verringert wird, können für die dritte und die vierte Ausführungsform
noch folgende Vorteile aufgeführt werden:
1) Die praktisch vollständige Unterdrückung der Eigeninduktivität der durch das Substrat verbundenen Elektrode, das durch
Dotierung leitend gemacht worden ist, wobei dieser Vorteil besonders bedeutsam ist, wenn die betreffende Elektrode
die Sourceelektrode ist (im Gegensatz zu dem, was in den Fig. 4 und 5 dargestellt ist);
2) die Verringerung des Wärmewiderstandes, insbesondere in dem Fall eines Galliumarsenidsubstrats, wobei die
Dotierung des letzteren seinen spezifischen Widerstand verringert; und
3) die Kompatibilität mit den Methoden des Dünnermachens des Substrats zum Verringern des Wärmewiderstandes.
809808/ 1 006
Claims (8)
- Patenten w Me 2 7 3 7 5 Q 3Dipt-Ing Dipl-Chem. Dipl-lngE. Prinz - Dr. G. Hauser - G. LeiserErnsbergerstrasse 198 München 60THOMSON - CSF 19. August 1977173* Bd. Haussmann 75008 Paris / FrankreichUnser Zeichen: T 2243PATENTANSPRÜCHE;,1.' Feldeffekttransistor mit Interdigitalstruktur, der auf einer ebenen Fläche Elektroden aufweist, die wenigstens zum Teil in der Ebene der Fläche liegen, wobei die Elektroden sich jeweils in eine Reihe von Sekundärelektroden gliedern, zwischen die Sekundärelektroden eingefügt sind, welche sich durch die Aufgliederung von anderen Elektroden ergeben, gekennzeichnet durch ein Halbleitersubstrat mit sehr hohem spezifischem Widerstand und durch wenigstens eine Reihe von Sekundärelektroden , die mittels leitender Bahnen, die einen Teil des Substrats einnehmen, miteinander verbunden sind.
- 2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die leitenden Bahnen aus stark dotierten Gebieten des Materials des Substrats gebildet sind.
- 3. Transistor nach Anspruch I1 dadurch gekennzeichnet, daß er außer einer aktiven Halbleiterschicht eine an das809808/IOOeORIGINAL INSPECTED-L-Substrat angrenzende erste Schicht mit sehr hohem spezifischem Widerstand aufweist, daß die leitenden Bahnen aus einem Metall bestehen, das ein an die erste Schicht angrenzendes Gebiet des Substrats einnimmt, und daß die leitenden Bahnen mit den Sekundärelektroden verbunden sind, die sie durch ein stark dotiertes Gebiet des Materials der ersten Schicht und der aktiven Halbleiterschicht miteinander verbinden sollen.
- 4. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die leitenden Bahnen in ebenso vielen Punkten der Fläche hervortreten, wie es untereinander zu verbindende Sekundärelektroden gibt.
- 5. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß er zwei interdigital angeordnete Gateelektroden aufweist, die durch Metallüberzüge verbunden sind, welche auf die Fläche aufgebracht sind, und zwei Reihen von Sekundärelektroden, die durch die leitenden Bahnen verbunden sind.
- 6. Verfahren zur Herstellung eines Transistors nach Anspruch· 1 oder 2, gekennzeichnet durch wenigstens folgende Schritte:a) Herstellen von leitenden Bahnen in einem Substrat mit sehr hohem spezifischem Widerstand;b) Bilden einer aktiven Halbleiterschicht, die diejenige Oberfläche des Substrats, die den Bahnen am nächsten liegt, bedeckt; und8U9808/1006c) komplementäre Dotierung derjenigen Gebiete der aktiven Schicht, die sich an den Plätzen der Elektroden in der Nähe der leitenden Bahnen befinden.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß es außer dem Schritt (b) das vorherige Bilden einer Schicht mit sehr hohem spezifischem Widerstand umfaßt, wobei die komplementäre Dotierung des Schrittes (c) für diejenigen Stellen der Schicht mit sehr hohem spezifischem Widerstand stattfindet, die sich in der Nähe der leitenden Bahnen und an den Stellen der Elektroden befinden.
- 8. Feldeffekttransistor mit Interdigitalstruktur, der auf einer ebenen Fläche Elektroden aufweist, die wenigstens zum Teil in der Ebene der Fläche liegen, wobei die Elektroden sich jeweils in eine Reihe von Sekundärelektroden gliedern, zwischen die Sekundärelektroden eingefügt sind, welche aus der Aufgliederung von anderen Elektroden stammen, dadurch gekennzeichnet, daß er ein Substrat aus einem stark dotierten Halbleitermaterial, eine Schicht mit sehr hohem spezifischem Widerstand und eine aktive Halbleiterschicht aufweist, daß Rillen in der Oberfläche der Fläche ausreichend tief graviert sind, so daß sie das Substrat erreichen, und daß ein Metall in den Rillen und auf den Rändern derselben aufgebracht ist und mit dem Substrat die leitenden Bahnen bildet.809808/100B
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7625230A FR2362492A1 (fr) | 1976-08-19 | 1976-08-19 | Transistor a effet de champ a structure interdigitee et procedes de fabrication dudit transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2737503A1 true DE2737503A1 (de) | 1978-02-23 |
Family
ID=9177008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772737503 Withdrawn DE2737503A1 (de) | 1976-08-19 | 1977-08-19 | Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5324788A (de) |
DE (1) | DE2737503A1 (de) |
FR (1) | FR2362492A1 (de) |
GB (1) | GB1585376A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3015782A1 (de) * | 1979-05-02 | 1980-11-13 | Philips Nv | Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben |
CN103545352A (zh) * | 2012-07-12 | 2014-01-29 | 瑞萨电子株式会社 | 半导体器件 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5448574U (de) * | 1977-08-19 | 1979-04-04 | ||
DE3245457A1 (de) * | 1982-12-08 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterelement mit kontaktloch |
FR2545295B1 (fr) * | 1983-04-29 | 1985-07-12 | Thomson Csf | Amplificateur hyperfrequence de puissance |
FR2637737A1 (fr) * | 1988-10-07 | 1990-04-13 | Thomson Hybrides Microondes | Transistor de puissance en materiaux iii-v sur substrat silicium, et son procede de fabrication |
-
1976
- 1976-08-19 FR FR7625230A patent/FR2362492A1/fr active Granted
-
1977
- 1977-08-16 GB GB3442577A patent/GB1585376A/en not_active Expired
- 1977-08-19 DE DE19772737503 patent/DE2737503A1/de not_active Withdrawn
- 1977-08-19 JP JP9939177A patent/JPS5324788A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3015782A1 (de) * | 1979-05-02 | 1980-11-13 | Philips Nv | Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben |
CN103545352A (zh) * | 2012-07-12 | 2014-01-29 | 瑞萨电子株式会社 | 半导体器件 |
CN103545352B (zh) * | 2012-07-12 | 2017-12-08 | 瑞萨电子株式会社 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
GB1585376A (en) | 1981-03-04 |
FR2362492A1 (fr) | 1978-03-17 |
FR2362492B1 (de) | 1982-06-18 |
JPS5324788A (en) | 1978-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE4324481C2 (de) | Transistor-Halbleitervorrichtung und Herstellungsverfahren | |
DE69029942T2 (de) | Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom | |
EP0186058B1 (de) | Feldeffekttransistor mit hoher Spannungsfestigkeit | |
DE69505348T2 (de) | Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung | |
DE2737073A1 (de) | Verfahren zum herstellen einer ein- transistor-speicherzelle | |
DE2242026A1 (de) | Mis-feldeffekttransistor | |
DE4037876A1 (de) | Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand | |
DE2214935A1 (de) | Integrierte Halbleiterschaltung | |
DE2335799A1 (de) | Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE3015782C2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode | |
DE2556668A1 (de) | Halbleiter-speichervorrichtung | |
DE2133976B2 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE1764578C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2802799A1 (de) | Aus einem silicium-einkristall hergestellter leistungstransistor mit minoritaetstraegern | |
DE2737503A1 (de) | Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung | |
DE1764237C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2247911C2 (de) | Monolithisch integrierte Schaltungsanordnung | |
DE1764398B1 (de) | Sperrschichtkondensator | |
DE4445565A1 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |