DE1764237C3 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1764237C3
DE1764237C3 DE1764237A DE1764237A DE1764237C3 DE 1764237 C3 DE1764237 C3 DE 1764237C3 DE 1764237 A DE1764237 A DE 1764237A DE 1764237 A DE1764237 A DE 1764237A DE 1764237 C3 DE1764237 C3 DE 1764237C3
Authority
DE
Germany
Prior art keywords
layer
resistance
metal
semiconductor device
emitter zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1764237A
Other languages
English (en)
Other versions
DE1764237B2 (de
DE1764237A1 (de
Inventor
Alfons Matthijs Reinier Van Nijmegen Jersel (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1764237A1 publication Critical patent/DE1764237A1/de
Publication of DE1764237B2 publication Critical patent/DE1764237B2/de
Application granted granted Critical
Publication of DE1764237C3 publication Critical patent/DE1764237C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor, der eine Anzahl von in Reihen angeordneten Emitterzonen, die an eine mit einer Isolierschicht bedeckte Oberfläche des Halbleiterkörpers grenzen, enthält, über welchen Emitterzonen öffnungen in der Isolierschicht angebracht werden, wonach auf der genannten Oberfläche Metallbahnen angebracht werden, die die einzelnen Emitterzonen jeder Reihe über eine die Emitterzonen kontaktierende Widerstandsschicht verbinden und die selbst mit einem gemeinsamen Anschlußleiter verbunden sind.
Halbleiteranordnungen dieser An sind bekannt aus der BE-PS 6 58 963. Bei dieser Halbleiteranordnung sind die Serienwiderstände zumindest teilweise neben den Emitterzonen angeordnet, wobei der Strom die Widerstände in Schichtrichtung durchfließt Obwohl dabei der sog. »zweite Durchbruch« wirksam vermieden wird, beansprucht eine solche Transistorstruktur verhältnismäßig viel Raum, was insbesondere bei Hochfrequenztransistoren unerwünscht ist
Aus der FR-PS 13 58 189 ist ein Transistor mit einer einzigen, zusammenhängenden Emitterzone bekann?, wobei sich zwischen der Emitterzone und der Emittermetallisierung eine Widerstandsschicht befindet, um die Stromverteilung innerhalb der verhältnismäßig niedrig dotierten Emitterzone zu vergleichmäßigen.
Die Erfindung geht nun von der Erkenntnis aus, daß bei Transistoren m:t einer Anzahl von getrennten Emitterzonen durch Anwendung von Emitterwiderständen, die von dem Strom senkrecht zur Halbleiteroberfläche durchflossen werden, eine befriedigende Stromverteilung über den Emitterzonen und gleichzeitig eine > beträchtliche Raumeinsparung erreich' werden kann.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren gemäß dem Oberbegriff des Anspruchs 1 so auszugestalten, daß auf besonders einfache Weise ein gegen den zweiten Durchbruch geschützter Hochfrequenztransistor mit einer Anzahl von möglichst kleinen Emitterzonen hergestellt werden kann.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
i) Die mit der Erfindung erzielten Vorteile sind insbesondere darin zu sehen, daß die Maske zur Herstellung der Metallstreifen auf der Widerstandsschicht nur in einer Richtung, nämlich quer zur Emitterreihenrichtung genau ausgerichtet zu werden braucht. Es ergibt sich daher in Reihenrichtung eine große Ausrichttoleranz, was insbesondere bei sehr kleinen Emitterabmessungen wichtig ist.
So erlaubt es das Verfahren nach der Erfindung Transistoren herzustellen, bei denen die größte
■Γ) Abmessung der Emitterzone kleiner als IC^misL
Ein weiterer Vorteil der Erfindung ist darin zu sehen, daß die Widerstandsschicht praktisch keine zusätzliche Oberfläche beansprucht, so daß die: Erfindung insbesondere bei Transistoren für sehr hohe Frequenzen, d. h.
Transistoren mit sehr kleinen Abmessungen der Emitterzonen, anwendbar ist.
Außerdem ist zum Anbringen der Widerstandsschicht keine komplexe Emitterstruktur erforderlich, da die Widerstandsschicht keinen Teil des Halbleiterkörpers
« bildet.
Wie bereits bemerkt wurde, hat die Erfindung besondere Vorteile bei Halbleiteranordnungen mit sehr kleinen Emitterzonen, deren Abmessungen kleiner als 10 μπι sind, bei denen das Anbringen von ausreichend hohen Widerständen in Reihe mit den Emitterzonen nach bekannten Verfahren in der Praxis nicht möglich oder sehr schwierig ist.
Weiterbildungen des Verfahrens nach der Erfindung ergeben sich aus den Unteransprüchen.
μ Als Widerstandsmaterial sind im wesentlichen alle Materialien verwendbar, die einem ausreichend hohen spezifischen Widerstand aufweisen und sowohl mit den Emitterzonen, als auch mit der darüberliegenden
Metallbahn einen guten und reproduzierbaren Kontakt bilden. Die Weiterbildungen des Verfahrens nach den Ansprüchen 2 und 3 haben den Vorteil, daß sich die Widerstandsmaterialien einfach aufbringen lassen und daß auf einfachem Wege durch Änderung des Mischverhältnisses der Bestandteile der gewünschte spezifische Widerstand erhalten werden kann.
Die EmittTbahnwiderstände können, in Abhängigkeit u. a. vom verwendeten Emitterstrom und von der Anzahl der Emitterzonen, voneinander abweichende Werte aufweisen, die in den meisten wichtigen Fällen zwischen etwa 0,5 und 10 Ohm liegen.
Die Weiterbildung des Verfahrens nach der Erfindung gemäß Anspruch 6 weist u.a. den wichtigen Vorteil auf, daß durch Änderung der Zusammenstellung der Zerstäubungsquelle auf einfache Weise das richtige Mischverhältnis zum Erhalten des gewünschten spezifischen Widerstands festgelegt werden kann. Außerdem lassen sich die als Widerstandsmaterial verwendeten Materialien oft nur schwer durch Auidsmnfen oder auf eine andere Weise anbringen.
Als maskierende Metallschicht läßt sich im wesentlichen jedes Metall verwenden, das sich selektiv ätzen laßt. Die angebrachte Metallschicht muß dabei eine solche Dicke aufweisen, daß während der Zeit, die zur ganzen Entfernung der unbedeckten Teile des Widerstandsmaterials erforderlich ist, die Metallschicht an der Stelle der Widerstände noch nicht ganz verschwunden ist. Für jedes gewählte Metall läßt sich die dazu erforderliche Stärke leicht bestimmen.
Von besonderem Vorteil ist es jedoch, ein maskierendes Metall zu verwenden, das gegenüber dem Widerstandsmaterial eine geringe Zerstäubungsgeschwindigkeit hat. Das Aufbringen einer verhältnismäßig dünnen Metallschicht ist dann ausreichend, was die Definition des durch Ätzen erhaltenen Metallmusters erheblich verbessert. Mit Vorteil wird somit gemäß der Weiterbildung des Verfahrens nach Anspruch 7 eine aus Aluminiut. bestehende Metallschicht verwendet, da Aluminium auch bei Anwendung eines Hochfrequenz- w Zerstäubungsverfahrens nur eine geringe Zerstäubungsgeschwindigkeit hat, beispielsweise eine viel geringere als das obengenannte Tantal und Siliziumoxid enthaltende Widerstandsmaterial.
Ein Aüsführungsbeispiel des Verfahrens nach der ·»■> Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 eine Draufsicht auf einen nach dem erfindungsgemäßen Verfahren hergestellten Hochfrequenzleistungstransistor,
F i g. 2 bis 5 schematische Schnitte durch den Transistor nach Fig. 1 gemäß der Linie II —II in verschiedenen Herstellungsstufen,
F i g. 6 schematisch einen teilweisen Schnitt gemäß der Linie II —II des Transistors nach Fig. 1,
F i g. 7 schematisch einen teilweisen Schnitt gemäß der Linie VII — VII durch den Transistor nach Fig. 1,
F i g. 8 schematisch einen Schnitt durch eine Vorrichtung zur Herstellung einer Halbleiteranordnung gemäß F i g. 1. feo
F i g. 1 ist eine Draufsicht auf eine Halbleiteranordnung und die Fig.6 und 7 zeigen schematisch einen Schnitt durch diese Anordnung. In einem Halbleiterkörper I aus Silizium (siehe F i g. 6, 7), von dem eine Fläche teilweise mit einer isolierenden Oxidschicht 2 bedeckt to ist, ist ein Transistor Kit einer epitaxialen, N-leitenden Kollektorzone 3, einer cindiffundierten P-Ieitenden Basiszone 4. und einer Anzahl, in diesem Beispiel 90,
30
r.
eindiffundierter N-Ieitender Emitterzonen 5 angebracht. Die Emitterzonen 5 mit einer Länge von ΙΟμηι und einer Breite von 3 μιη sind in zehn Reihen von neun Zonen (siehe Fig. 1) mit einem Abstand von 13 μπι zwischen den Reihen und 5 μιη zwischen den Zonen in jeder Reihe geordnet und grenzen an die Oxidschicht 2. Der Deutlichkeit halber sind die Figuren nicht maßgerecht dargestellt, insbesondere in bezug auf die Abmessungen quer zur Siliciumscheibe.
Über den Emitterzonen 5 (siehe F i g. 6, 7) sind öffnungen 9 in der Isolierschicht 2 angebracht, wobei über jede Reihe eine mit den Emitterzonen 5 verbundene Aluminiumbahn (6, 15) angebracht ist, welche Bahnen mit einem ebenfalls aus einer Aluminiumschicht bestehendem gemeinsamen Anschlußleiter 7 verbunden sind (siehe Fig. 1). Die auf der Fläche angebrachten Metallschichten sind in Draufsicht gestrichelt dargestellt.
Zwischen jeder Emitterzone 5 un^ der darüberliegenden Metallbahn (6, 15) ist nach 'ier Erfindung eine Widerstandsschicht 8 angebracht, die aus in den öffnungen 9 auf den Emitterzonen 5 angebrachtem Widerstandsmaterial besteht, das die Zone 5 /on der Metallbahn (6, 15) trennt Dieses Widerstandsmaterial bestem im vorliegenden Beispiel aus einem Gemisch aus Tantal und Siliziumoxid in einem derartigen Mischungsverhältnis, daß der spezifische Widerstand ungefähr 0,005 Ohm cm beträgt. Die Stärke der Widerstandsschicht 8 beträgt etwa 2 μπι, was je Widerstand einen Wert von etwa 3 Ohm ergibt.
Die Basiszone 4 wird durch Aluminiumstreifen 10 (siehe Fig. 1) zwischen den Emiterzonenreihen kontaktiert, welche Streifen 10 über öffnungen 11 (siehe F i g. 6) in der Oxidschicht 2 mit der Basiszone 4 kontaktiert sind, und mit den Metallbahnen (6, 15) ein interdigitales System bilden. Auch diese Streifen 10 sind mit einem aus einer Aluminiumschicht bestehenden gemeinsamen Anschlußleiter 12 verbunden. Die Kollektorzone 3 wird durch eine epitaxiale Schicht gebildet, c":e auf einem hochdotierten N-leitenden Substrat 13 angebracht ist, das an der Unterseite der Siliziurriplatte kontaktiert ist und einen guten ohmschen Kontakt mit der Kollektorzone ermöglicht. Der beschriebene Transistor ist bis zu Frequenzen über 1000 MHz u,id einem maximalen Emitterstrom von 200 mA verwendbar.
Dieser Transistor läßt sich beispielsweise auf die oben beschriebene Weise herstellen Auf einem hochdotierten N-leitenden Siliziumsubstrat 13 (siehe Fig.2) mit einem spezifischen Widerstand von 0,01 Ohm cm wird nach in der Halbleitertechnik allgemein üblichen Verfahren eine epitaxiale N-Ieitende Schicht 3 mit einer Stärke von 6 μπι und einem spezifischen Widerstand von 3 Ohm cm durch Anwachsen angebracht. In dieser epitaxialen Schicht werden danach durch selektive Diffusion auf bekannte Weise ein P-Ieitendes Basisgebiet 4 und N-Ieitende Emitterzonen 5 angebracht. Die Basiszone 4 hat eine Eindringtiefe von 1,1 μτη und einen Flächenwidersti .id von etwa 160 Ohm, die Emitterzonen 5 haben eine Eindringtiefe von 0,8 μπι und einen Flächenwiderstand von etwa 5 Ohm.
In der während dieser Bearbeitunger auf der Fläche entstandenen Oxidschicht 2 werden danach durch Anwendung von bekannten Ätztechniken über den Emitterzonen 5 Fenster 9 erhalten, wodurch die Struktur entsteht, von der in Fig. 2 ein Teil eines Querschnittes dargestellt ist.
Danach wird (siehe F i g. 3) über die ganze Oberfläche eine Schicht 8 aus Widerstandsmaterial angebracht, das
aus Tantal und Sili/iumdioxid mit einem spezifischen Widerstand von 0,005 Ohm cm und einer Starke von 2 μηι besteht. Das Anbringen dieser Schicht 8 erfolgt in diesem Beispiel auf besonders einfache Weise durch Zerstäuben des Widerstandsmaterials unter Anwendung des sogenannten Hochfrcquenzzerstäubungsverfahrens. Diese Technik ist von P.D. Davidse in »Semiconductor Products and Solid State Technology«, Dez. 1966, Seite 30—36 eingehend beschrieben worden. Im vorliegenden Beispiel wird (siehe F-" i g. B) eine Vakuumglocke 21 verwendet, deren Oberseite durch eine Tantalplatte 22 mit einem Halbmesser η gebildet wird, auf der mittels eines Tantalbolzens 23 eine Quarzscheibe 24 mit einem Halbmesser ο befestigt ist. Die zu bearbeitende Siliziumplatte 1 ist leitend verbunden mit einem Metallträger 25, der über die kolirrlr Durchführung 26 mit der Anschlußklemme 27 verbunden ist, und befindet sich im Abstand von ungefähr 25 mm von der Tantalplatte 22. Auf der Tantalplatte 22 befindet sich eine Glasplatte 28 einer Stärke von ungefähr 2 mm, auf der eine Metallplatte 29 angeordnet ist, die mit einer Anschlußklemme 30 leitend verbunden ist, so daß die Tantalplatte 22 kapazitiv mit der Klemme 30 verbunden ist.
Der Halbmesser rt beträgt etwa 60 mm, der Halbmesser ο etwa 27 mm. Dadurch, daß das Verhältnis
geändert wird, kann die Zusammensetzung des
zerstäubten Ta-SiO2-Gemisches und dadurch der spezifische Widerstand desselben geändert werden.
Zum Anbringen der Schicht 8 (siehe F i g. 3) wird nun die Klemme 27 auf Erdpotential gebracht, während zwischen die Klemmen 27 und 30 eine Hochfrequenzspannung von 12 MHz mit einem Spitze-zu-Spitze-Wert von etwa 2000 V angelegt wird. Über das Nadelventil 31 wird Argon bis zu einem Druck von etwa IO -' mm zugelassen. Bei den erwähnten Werten von r, und ο wird dann auf dem Silizium in 120 Minuten eine Ta-SiOi-Schicht 8 von etwa 2 μπι Stärke mit einem spezifischen Widerstand von ca. 0,005 Ohm cm niedergeschlagen.
Auf dieser Schicht 8 v. ird nun durch Aufdampfen eine Aluminiumschicht 15 von etwa 0,5 μπι Stärke niedergeschlagen (siehe F i g. 3), wonach diese Aluminiumschicht mittels einer der vielen in der Halbleitertechnik üblichen photolithographischen Ätztechniken in die Form des gewünschten Musters gebracht wird (siehe F i g. 4). Danach werden durch ein Zerstäubungsverfahren in umgekehrter Richtung (wozu in Fig. 8 nur die Potentiale an den Klemmen 27 und 30 umgetauscht /u werden brauchen, während die Platten 23 und 24 durch eine Metallplatte, beispielsweise eine Kupferplatte. ersetzt werden) die nicht durch Aluminium bedeckten Teile der Widerstandsschicht 8 gemäß den Pfeilen nach F i g. 4 entfernt. Dadurch entsteht die Struktur gemäß Fig. 5, bei der das Aluminium teilweise zerstäubt, jedoch zum Teil zurückbleibt, und Zerstäubung der darunterliegenden Ta-SiOj-Schicht verhindert. Danach werden mittels üblicher photolithographischcr Ät/methoden über der Basiszone 4 in der Oxidschicht 2 Fenster 11 geätzt, wonach unter Anwendung von üblichen Aufdampf- und Ätzverfahren die Aluminiumbahnen 6 und 10 zum Kontaktieren der Widerstandsschichten 8 bzw. der Basiszone 4 (siehe Fig. 1. 6. 7) angebracht werden.
F.s ist möglich, die Widerstandsschicht 8 statt in Form von S'-eifen auch in Form von untereinander getrennten inselförmigen Gebieten auf den F.mittern anbringen. Auch können andere Materialien, andere Anordnungen und Parameter beim Zerstäubungsverfahren oder andere Verfahren zum Anbringen des Widerstandsmaterials angewandt werden. So wurde z. B. in einem anderen Verfahren eine 85% Ti-15% Si Legierung angebracht mittels eines Zerstäubungsverfahrens (1500 Volt Gleichspannung, 30 mm FJektrodenabstand. 10 ' mm Argon, 65 mA Sprühstrom) wobei in 50 Minuten eine 0,15 μιτι dicke Schicht aufgebracht wurde mit einem spezifischen Widersland von 0,0065 Hem. Ähnliche Resultate wurden erzielt mit einer Molybdän-Siliziumlegierung. Weiter kann die Geometrie der hergestellten Transistorstrukturen von der im Beispiel gezeigten abweicnen.
Hierzu 3 BLiIt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor, der eine Anzahl von in Reihen angeordneten Emitterzonen, die an eine mit einer Isolierschicht bedeckte Oberfläche des Halbleiterkörpers grenzen, enthält, über welchen Emitterzonen öffnungen in der Isolierschicht angebracht werden, wonach auf der genannten Oberfläche Metallbahnen angebracht werden, die die einzelnen Emitterzonen jeder Reihe über eine die Emitterzonen kontaktierende Widerstandsschicht verbinden und die selbst mit einem gemeinsamen Anschlußleiter verbunden sind, dadurch gekennzeichnet, daß zunächst die Widerstandsschicht (8) in Form einer die ganze genannte Oberfläche bedeckenden Schicht erzeugt wird, auf welcher Widerstandsschicht dann eine Metallschicht (15) aufgebracht wird, die in Form von Streifen je eine Reihe von Emitterzonen (5) bedeckt, wonach mittels eines Zerstäubungsverfahrens der nicht durch die Metallstreifen (15) bedeckte Teil der Widerstandsschicht (8) völlig und die Metallstreifen nur über einen Teil ihrer Stärke entfernt werden, und dann über den Metallstreifen (15) die Metallbahnen (6) angebracht werden.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zur Ausbildung der Widerstand -,schicht (8) ein Widerstandsmaterial verwendet wird, das Tantal und/oder Tantaloxid enthält.
3. Halbleitervorrichtung na^h einem der vorstehenden Ansprüche, dadurch geKennzeichnet.daß zur Ausbildung der Widerstandsschicht (8) ein Wider-Standsmaterial verwendet wird, das Silicium und/ oder Siliciumoxid enthält.
4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß zur Ausbildung der Widerstandsschicht (8) als Widerstandsmaterial eine Titan-Siliciumlegierung verwendet wird.
5. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß zur Ausbildung der Widerstandsschicht (8) als Widerstandsmaterial eine Molybdän-Siliciumlegierung verwendet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Widerstandsschicht (8) durch ein Zerstäubungsverfahren angebracht wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Metallschicht (15) aufgebracht wird, die im wesentlichen aus Aluminium besteht.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zur Ausbildung der Widerstandsschicht (8) ein Widerstandsmaterial verwendet wird, das Tantal und Siliciumoxid enthält.
DE1764237A 1966-11-07 1968-04-29 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE1764237C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7288766 1966-11-07
NL6706641A NL6706641A (de) 1966-11-07 1967-05-12

Publications (3)

Publication Number Publication Date
DE1764237A1 DE1764237A1 (de) 1971-07-01
DE1764237B2 DE1764237B2 (de) 1979-01-18
DE1764237C3 true DE1764237C3 (de) 1979-09-20

Family

ID=26414019

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764237A Expired DE1764237C3 (de) 1966-11-07 1968-04-29 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3562607A (de)
AT (1) AT320736B (de)
BE (1) BE715021A (de)
CH (1) CH474157A (de)
DE (1) DE1764237C3 (de)
FR (1) FR1561857A (de)
GB (1) GB1228916A (de)
NL (2) NL6706641A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1263381A (en) * 1968-05-17 1972-02-09 Texas Instruments Inc Metal contact and interconnection system for nonhermetic enclosed semiconductor devices
GB1245882A (en) * 1968-05-22 1971-09-08 Rca Corp Power transistor with high -resistivity connection
NL7002117A (de) * 1970-02-14 1971-08-17
FR2121405A1 (en) * 1971-01-11 1972-08-25 Comp Generale Electricite Integrated circuit with resistor(s) - applied without attacking silicon substrate with resistor-trimming etchant
US3740621A (en) * 1971-08-30 1973-06-19 Rca Corp Transistor employing variable resistance ballasting means dependent on the magnitude of the emitter current
DE2251727A1 (de) * 1972-10-21 1974-04-25 Licentia Gmbh Halbleiteranordnung mit mindestens zwei zonen entgegengesetzten leitfaehigkeitstyps
SE444921B (sv) * 1982-06-01 1986-05-20 Asea Ab Vagnskorg for jernvegsfordon i lettmetall med fiberkompositband forenade med lettmetallprofiler
US5128271A (en) * 1989-01-18 1992-07-07 International Business Machines Corporation High performance vertical bipolar transistor structure via self-aligning processing techniques
EP0378794A1 (de) * 1989-01-18 1990-07-25 International Business Machines Corporation Aufbau und Herstellungsverfahren eines Vertikalen Bipolartransistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3504239A (en) * 1964-01-31 1970-03-31 Rca Corp Transistor with distributed resistor between emitter lead and emitter region
ES313647A1 (es) * 1964-09-29 1965-07-16 Fairchild Camera Instr Co Perfeccionamientos en la construccion de transistores
GB1078790A (en) * 1964-11-20 1967-08-09 Nippon Electric Co A resistor element and a manufacturing method therefor
US3427511A (en) * 1965-03-17 1969-02-11 Rca Corp High frequency transistor structure with two-conductivity emitters

Also Published As

Publication number Publication date
CH474157A (de) 1969-06-15
BE715021A (de) 1968-11-12
AT320736B (de) 1975-02-25
NL6706641A (de) 1968-11-13
US3562607A (en) 1971-02-09
DE1764237B2 (de) 1979-01-18
NL6715032A (de) 1968-05-08
DE1764237A1 (de) 1971-07-01
FR1561857A (de) 1969-03-28
GB1228916A (de) 1971-04-21

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1764237C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2031082C2 (de) Planares Halbleiterbauelement
DE1614383B2 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE2147447C3 (de) Halbleiterbauelement
DE3022122C2 (de)
DE1614233B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1464525C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Feldeffekt
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2426529C3 (de) Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung
DE2547447A1 (de) Verfahren zum anbringen eines leiterschichtmusters mit in geringem gegenseitigen abstand liegenden teilen, insbesondere bei der herstellung von halbleiteranordnungen
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE2737503A1 (de) Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE2357640B2 (de) Kontaktierung eines planaren Gunn-Effekt-Halbleiterbauelementes
DE2126303A1 (de) Eine isolierte Gate-Elektrode aufweisender Feldeffekt-Transistor mit veränderlicher Verstärkung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE112018007456B4 (de) Halbleitervorrichtung, Halbleiterwafer und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee