DE2031082C2

DE2031082C2 - Planares Halbleiterbauelement

Info

Publication number: DE2031082C2
Application number: DE19702031082
Authority: DE
Inventors: Mario Milano Conti
Original assignee: Generale Semiconduttori SpA Sgs Agrate Brianza Milano It Soc
Current assignee: Generale Semiconduttori SpA Sgs Agrate Brianza Milano It Soc
Priority date: 1969-08-09
Filing date: 1970-06-24
Publication date: 1983-02-17
Also published as: NL168654C; NL7009259A; FR2070661B1; GB1260618A; DE2031082A1; FR2070661A1; NL168654B

Description

Die Erfindung betrifft ein planares Halbleiterbauelement mit durch Diffusion von Dotierungsstoffen in eine Scheibe aus monokristallinem Halbleitermaterial und durch Maskiervorgänge mit Oxiden erzeugten planaren pn-Übergängen, bei dem die an der Oberfläche der Scheibe austretenden planaren pn-Übergänge jeweils mit einer Oxidschicht bedeckt sind und bei dem über dieser Oxidschicht eine dünne leitfähige Schicht angeordnet ist, die mit einer Zone des planaren pn-Übergangs in elektrischem Kontakt steht.

Bekanntlich werden elektronische Halbleiterbauelemente, insbesondere Transistoren, gegenwärtig nach zwei unterschiedlichen Verfahren hergestellt, die als Planarverfahren und Mesaverfahren bekannt sind. Beim ersten dieser Verfahren wird das Eindringen der verschiedenen Dotierungsstoffe in die Scheibe aus Halbleitermaterial (ζ. B. Silizium) zur Bildung von Schichten mit P· und N-Leitfähigkeit durch Schichten aus Siliziumoxid verhindert, welche an geeigneten Zonen der Oberfläche der Scheibe angeordnet sind. Durch geeignete Lichtdruckverfahren (Photogravüreverfahren) wird das Siliziumoxid von bestimmten Flächen der Oberfläche der Scheibe aus Halbleitermaterial entfernt, und dadurch wird eine Maske gebildet, durch deren Öffnungen hindurch die Diffusion des Dotterungsswffes stattfindet

Beim sogenannten Mesaverfahren wird das diffundierte Material, welches auf einigen Flächen der Halbleiterscheibe angeordnet ist, üblicherweise durch Ätzen entfernt, wodurch auf der Oberfläche dieser Scheibe Zonen aus einem Material von verschiedener Art gebildet werden.

Gegenwärtig werden die Obergänge, die man mit dem Planarverfahren erhält wegen einer >nzahl von vorteilhaften Eigenschaften vorgezogen, z. B. wegen einer hohen Reproduzierbarkeit der Bauteile, einer einfachen Herstellungstechnologie, und auch deshalb, weil sich der Obergang kaum verschlechtert, wenn er bei Temperaturen von 100—125°C betrieben wird.

fs Darüber hinaus ist auch der Verbrauch an Halbleitermaterial gering.

Die mit dem Mesaverfahren hergestellten Obergänge verschlechtern sich, weil sie durch ein Kunstharz geschützt werden, welches normalerweise ein Silikonharz ist und welches bei Temperaturen in der Größenordnung von 250—300⁰C eine wesentliche Veränderung erfährt Die mit diesen Verfahren erzielten Obergänge erfordern eine Menge von Silizium, die wesentlich größer ist als die theoretisch erforderliche, wodurch sich der Nachteil ergibt, daß die Kosten der auf diese Weise hergestellten Bauelemente wesentlich erhöht werden.

Obwohl die mit dem Planarverfahren hergestellten elektronischen Halbleiterbauelemente eine Anzahl von vorteilhaften Eigenschaften aufweisen, besitzen sie dennoch den Nachteil, daß sie Sperrspannungen nicht widerstehen können, die höher als 400 bis 500 Volt sind, wogegen die mit dem Mesaverfahren erhaltenen Bauelemente nicht nur Spannungen dieser Werte, sondern sogar noch höheren Spannungen in der Größenordnung von etwa 1000 Volt widerstehen können. Diese begrenzte Widerstandsfähigkeit der planaren Übergänge gegenüber Sperrspannungen ist darin begründet, daß wegen der besonderen Maskier-

technik, mit der diese Obergänge hergestellt werden, an den Kanten dieser Obergänge der Übergang eine zylindrische Form hat, im Gegensatz zum mittleren Teil, der flach ist. Weil nämlich die Diffusion des Dotierungsstoffes (z. B. vom P-Typ) durch Ausnehmungen in einer Maske stattfindet, die normalerweise aus mit einem Photogravüreverfahren behandelten Siliziumoxid besteht, ist an den Kanten dieser Ausnehmungen die Diffusionsgeschwindigkeit beträchtlich geringer a!s diejenige in der Mitte der Ausnehmungen (welche ungefähr konstant ist), und demzufolge ergibt sich an den Kanten eine diffundierte Zone 1, welche, wie in der F i g. 1 der Zeichnung dargestellt, im Querschnitt eine im wesentlichen zylindrische Form aufweist, wobei die Achse des Zylinders etwa mit der Kante der Ausnehmung der genannten Maske zusammenfällt.

Sowohl theoretisch als auch durch experimentelle Ergebnisse wurde erschöpfend demonstriert, daß ein zylindrischer Übergang nur einer maximalen Sperrspannung widerstehen kann, welche lediglich einen Bruchteil der Spannung beträgt, der ein planarer Übergang aus demselben Material widerstehen kann.

Um planare Übergänge zu erhalten, welche höheren Sperrspannungen widerstehen können, sind planare Halbleiterelemente der eingangs genannten Art, wie sie in Fig. 2 dargestellt sind, bekanntgeworden (vergl. US-PS 34 05 329). Hier ist eine Metallelektrode oder -schicht 2 vorgesehen, welche sowohl mit der Fläche (P in Fig. 2), in der die Diffusion des Dotierstoffes

stattgefunden hat, als auch mit der Schicht aus Siüziurnoxid 3 in Verbindung steht, welche über dem nichtdotierten Gebiet (N-Typ) der Scheibe angeordnet ist Hier wird der Versuch unternommen, das elektrische Feld an der, Kanten des Gebietes vom P-Typ, in dem die zylindrische Diffusion stattgefunden hat, zu modifizieren, um ein elektrisches Md zu erhalten, das in Obereinstimmung mit diesem diffundierten Gebiet so gleichförmig wie möglich ist. jedoch scheint die durch die Elektrode 2r erzielte Wirkung nicht besonders vorteilhaft zu sein, was entweder darauf zurückzuführen ist, daß im Bereich der äußeren Kanten der Elektrode selbst eine bemerkbare Diskontinuität auftritt (insbesondere mit der Bildung eines zylindrischen elektrischen Feldes in diesem Gebiet), oder weil die Schicht aus Siliziumoxid einer besonders hohen Sperrspannung ausgesetzt wird, wodurch die Gefahr eines Durchschlages besteht

Es ist daher Aufgabe der Erfindung, bei einem planaren Halbleiterbauelement der eingangs genannten Art im Bereich, an dem die planaren pn-Übergänge an die Oberfläche der Scheibe treten, ein im wesentlichen gleichförmiges elektrisches Feld zu erzeugen, und zwar unabhängig von den gerade vorherrschenden Betriebsbedingungen, um eine relativ hohe Sperrspannungsfestigkeit der planaren pn-Übergänge zu erreichen.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die dünne leitfähige Schicht mit der anderen Zone des planaren pn-Übergangs in elektrischem Kontakt steht und eine schwache Leitfähigkeit derart aufweist daß sie einen elektrisch parallel zum planaren pn-Übergang liegenden Widerstand bildet

Diese enindungsgemäße Ausgestaltung bewirkt daß sich das elektrische Feld in Abhängigkeit von dem gerade vorhandenen Potentialunterschied ausbildet so daß es bei allen Betriebsbedingungen im wesentlichen gleichförmig bleibt Dadurch wird erreicht, daß die hohe Sperrspannungsfestigkeit bei allen Betriebsbedingungen gegeben ist. Dies steht im Gegensatz zu der Anordnung nuch der US-PS 34 05 329, bei der das von der Elektrode erzeugte Feld nur abhängig ist von dem Potential an derjenigen Zone, mit der diese Elektrode verbunden ist

Das erfindungsgemäße planare Halbleiterbauelement kann insbesondere ein Transistor, ein Thyristor, eine Diode und dergl. sein, wobei der pn-Übergang Sperrspannungen im Bereich von 1000 Volt und höher durchaus widerstehen kann.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen üu entnehmen.

Anhand von Ausführungsbeispielen der Erfindung, die in den F i g. 3 bis 5 dargestellt sind, soll die Erfindung näher erläutert werden. Es zeigt

F i g. 3 einen Schnitt durch ein Halbleiterbauelement,

Fig.4 einen Schnitt durch ein weiteres Halbleiterbauelement welches ähnlich demjenigen nach der F i g. 3 aufgebaut ist, und

Fig.5 einen Schnitt durch ein drittes Halbleiterbauelement das ebenfalls ähnlich dem der F i g. 3 aufgebaut ist.

Die Fig. 3 zeigt eine Scheibe aus Halbleitermaterial vom N-Typ, z. B. aus Silizium. Auf dieser Scheibe 4 ist eine Schicht 5 aus Siliziumoxid durch bekannte Verfahren erzeugt worden. Danach wurde mittels eines Lichtdruckverfahrens (Photogravüreverfahren) die Schicht aus Siliziumoxid 5 an geeigneten Flächen 6, durch die die Diffusion ein<:s Materials von anderer Art stattfinden soll, entfernt Deshalb bildet die Oxidschicht mit den zugeordneten Ausnehmungen 6 eine Maske, durch deren öffnungen ein geeigneter Stoff vom P-Typ diffundiert wird. Diese Diffusion wird z.B. dadurch bewerkstelligt, daß man die Scheibe 4 Dämpfen eines geeigneten Dotierstoffes, z, B. Bor, aussetzt

Während der Diffusion des Dotierungsstoffes in die Scheibe 4 aus Halbleitermaterial wird ein planarer pn-Übergang 8 im Bereich des mittleren Teiles der

diffundierten Zone 7 gebildet, wogegen sich ein zylindrischer pn-Übergang 9 an den Kanten dieser Zonen ergibt Tatsächlich ist die Diffusionsgeschwindigkeit an der. Kanten der Maske von der gleichen Größenordnung wie die entsprechende Diffusionsgeschwindigkeit im mittleren Teil der in der Maske vorgesehene Ausnehmung 6.

Nach Beendigung des Diffusionsschrittes und nach dem Entfernen des hierbei gebildeten Oxids von der Oberfläche der diffundierten Zone wird eine Schicht aus schwachleilfähigem Material über dieser Zone aufgebracht Diese Schicht erstreckt sich i-ber den gesamten Kantenabschnitt des pianaren pn-Übergtages, d. h. über die zylindrischen Gebiete 9 dieses Überganges, und deshalb bildet die Schicht 11 einen Leiter, dessen einer Seitenteil 11a mit dem diffundierten Gebiet vom P-Typ in Kontakt steht wogegen ein mittlerer Teil derselben, 11 b, die Oxidschicht 5 bedeckt und ein anderer Seitenteil lic die Oberfläche des Materials vom N-Typ der Scheibe kontaktiert

Da die Schicht 11 aus schwachleitfähigem Material in einer in der Zeichnung nicht dargestellten Weise mit einer der Elektroden des Halbleiterbauelements verbunden ist verändert sich die Spannung längs dieser Schicht vom Maximalwert bei 11a bis zum Minimalwert an dem Endteil lic desselben, wo er gleich Null ist Vorzugsweise kann die Dicke der Schicht 11 und/oder ihre Form im Querschnitt in jeder gewünschten Weise variiert werden (in dem Bandelement gemäß Fig.3 wird die Dicke stufenweise variiert), um einen vorgegebenen Widerstandsabfall längs dieser Schicht zu erhalten. Als Ergebnis dieses Widerstandsabfalls wird das Verhalten des an den pn-Übergang angelegten elektrischen Feldes viel gleichmäßiger als in Abwesenheit der Schicht 1 aus schwachleitendem Material.

Insbesondere können Form und Dicke dieser Schicht so gewählt werden, daß man ein gewünschtes Verhalten des elektrischen Feldes erhält um jede Konzentration dieses Feldes zu vermeiden.

Durch die Vergleichmäßigung des an den pn-Übergang angelegten elektrischen Feldes wird das Verhalten

des pn-Überganges verbessert, und insbesondere kann

die Sperrspannung, mit der dieser pn-übergang betrieben werden kann, eogar höher sein als 1000 Volt.

Bei Jem Ausführungsbeispiel nach Fig.4 sind über

der Schicht 12 aus Siliziumoxid — welche der Schicht 5 des vorhergehenden Ausführungsbeispieles seiir ähnlich ist — mehrere Metallelektroden 13a, 13ö, 13c und 13c/ angebracht von denen die erste mit dem diffundierten Gebiet vom P-Typ der Scheibe und die letzte mit dem Material von N-Typ der Scheibe in Verbindung steht Über den Metallelektroden 13s, 13b, 13cund 13c/ist eine Schicht 14 aus schwachleitfähigem Material angebracht, die der Schicht 11 des vorhergehenden Austührungsbeispieles sehr ähnlich ist. Auch bei diesem Ausführungs-

^b5 beispiel fgib' sich längs der Schicht 14 aus schwnclileit fähigem Material ein Widerstandsabfall ähnlich dem in der Schicht nach der Fig. 3 erzeugten Widerstandsabfall, wodurch auch bei diesem AusfühninErshpisnirl pinr

bemerkenswerte Gleichförmigkeit des an den pn-Übergang angelegten elektrischen Feldes erzielt wird. Die Metallelektroden 13a bis 13t/tragen dabei durch weitere Modifikation des elektrostatischen Potentials der Halbleiterscheibe dazu bei. diese Gleichförmigkeit zu erzielen.

Das Halbleiterbauelement gemäß Fig. 5 ist ähnlich demjenigen nach F i g. 4, wobei der einzige Unterschied darin besteht, daß die Metallelektroden 13a bis \3düber einer Schicht 15 aus schwachleitfähigem Material und nicht zwischen einer Schicht dieser Art und dieser Schicht aus .Siliziumoxid angeordnet sind, wie dies beim Ausführurigsbeisptel gemäß der F i g. 4 der Fall war.

Um entsprechend den Ausführungsbeispielen nach den Fig. 4 und 5 eine Schicht 14 bzw. 15 aus

schwachleitfähigem Material /u erhalten, in der der Spannungsabfall in einer gewünschten Weise vor sich geht, ist es lediglich notwendig, die Konfiguration der betroffenen Schichten zu variieren. Diese Oberflächenkonfiguration kann — wie gewünscht — in einer sehr einfachen Weise durch die üb'ichen Methoden der Photogravüre erhalten werden, und deswegen ist insgesamt die Verwirklichung der Bauelemente nach den F i g. 4 und 5 außerordentlich einfach, wodurch man Halbleiterbauelemente geringer Kosten erhalten kann. Ferner ergibt das Vorsehen der Metallelektroden 13a bis 13</ keinerlei AnIaD zu Schwierigkei'en bei der Herstellung der ! lalbleiterbauelemente. da diese Elektroden gleichzeitig mit der normalen Metallisierung der Halbleiterscheibe gebildet werden können.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche;

t, Planares Halbleiterbauelement mit durch Diffusion von Dotierungsstoffen in eine Scheibe aus monofcristaUinero Halbleitermaterial und durch Masldervorgänge mit Oxiden erzeugten planaren pn-Übergängen, bei dem die an der Oberfläche der Scheibe austretenden planaren pn-Obergänge jeweils mit einer Oxidschicht bedeckt sind und bei dem über dieser Oxidschicht eine dünne lehfähige Schicht angeordnet ist, die mit einer Zone des planaren pn-Obergangs in elektrischem Kontakt steht, dadurch gekennzeichnet, daß die dünne leitfähige Schicht (11; 14; 15) auch mit der anderen Zone des planaren pn-Obergangs (9) in elektrischem Kontakt steht und eine schwache Leitfähigkeit derart aufweist, daß sie einen elektrisch parallel zum planaren pn-Obergang (9) liegenden Widerstand bildet
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Querschnitt der schwach ieitfähigen Schicht (11) entsprechend einem bestimmten Widerstandsverlauf in dieser Schicht ausgebildet ist
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der schwach Ieitfähigen Schicht (11) euisprechend einem bestimmten Widerstandsverlauf in dieser Schicht ausgebildet ist
4. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberflächenkonfiguration de. schwach leitfähigen Schicht (11; 14; 15) entsprechend einem bestirr.-nten Widerstandsverlauf in dieser Schicht ausgebildet ist
5. Halbleiterbauelement nac^ Anspruch 1 oder 2, dadurch gekennzeichnet, daß unter oder Ober der schwach leitfähigen Schicht (14; 15) eine oder mehrere Metallelektroden (13a, 136, 13c, \3d) angeordnet sind (F i g. 4 und 5).