DE2031082A1 - Anordnung fur elektronische Bauteile aus Halbleitermaterial - Google Patents

Anordnung fur elektronische Bauteile aus Halbleitermaterial

Info

Publication number
DE2031082A1
DE2031082A1 DE19702031082 DE2031082A DE2031082A1 DE 2031082 A1 DE2031082 A1 DE 2031082A1 DE 19702031082 DE19702031082 DE 19702031082 DE 2031082 A DE2031082 A DE 2031082A DE 2031082 A1 DE2031082 A1 DE 2031082A1
Authority
DE
Germany
Prior art keywords
layer
conductive material
dipl
ing
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702031082
Other languages
English (en)
Other versions
DE2031082C2 (de
Inventor
Mario Mailand Conti (Italien) M
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS Societa Generale Semiconduttori SpA
Original Assignee
SGS Societa Generale Semiconduttori SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Societa Generale Semiconduttori SpA filed Critical SGS Societa Generale Semiconduttori SpA
Publication of DE2031082A1 publication Critical patent/DE2031082A1/de
Application granted granted Critical
Publication of DE2031082C2 publication Critical patent/DE2031082C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

DIPL.-JNG. HORST ROSE DIPL.-ING. PETER KOSEL PATENTANWÄLTE
D 3353 Bad Gandersheim 23. Juni 1970
HohenhöfenS
Telefon C05383 2842
Telegrunm-Adresse: Sledpalent Gandnrafiefcn
1 Akten-Nr.: 2657/1
Soeieta Generale Semiconduttori S.p.A. SGS Patentgesuch vom 23.6.1970
Societa Generale Semiconduttori S.p.A. SGS
Via C. Olivetti n. 1 20041 A g r a t e (Mailand)
Anordnung für elektronische Bauteile aus Halbleitermaterial
Die Erfindung betrifft eine Anordnung für elektronische .bauteile, die durch Diffusion von Dotierungsstoffen in Scheiben aus HalDleitermaterial und durch Maskiervorgänge mit Oxyden erhalten werden. Sie eignet sich besonders für integrierte Schaltungen sowie für Dioden, Transistoren und Thyristoren von planarem Aufbau, die mit hohen Sperrspannungen betrieben werden sollen.
.bekanntlich werden elektronische Bauteile der oben angegebenen Arten, insbesondere Transistoren, gegenwärtig nach zwei verschiedenen Verfahren hergestellt, die als Planarverfahren und Mesaverfahren bekannt sind. Beim ersten dieser Verfahren wird das Eindringen der verschiedenen Dotierungsstoffe in die Scheibe aus Halbleitermaterial (z.B. Silizium), welches dazu dient, Schichten mit P- und IJ-Leiti'ähigkeit zu erzeugen, durch Schichten aus
109815/1256 Ra/ai
Bankkonto: Br«un»di*»ialicli· Sl««tib«nk, Fill.le Bad Gint]»rih»lm, Konto Mr 22.1 ΙΪ.97Ο ■ PoiHcheckkonto: Mmnovtr ββ715
Siliziumoxyd verhindert, welche an geeigneten Zonen der Oberfläche der Scheibe angeordnet sind. Durch geeignete Lichtdruckverfahren (Photogravüreverfahren) wird das Siliziumoxyd von bestimmten Flächen der Oberfläche der Scheibe aus Halbleitermaterial entfernt, und dadurch wird eine Maske gebildet, durch deren Öffnungen die Diffusion des Dotlerungsstoffes stattfindet.
Beim sogenannten Mesaverfahren wird das diffundierte Material, welches auf einigen Flächen der Halbleiterscheibe angeordnet ist, üblicherweise durch Ätzen entfernt, wodurch auf der Oberfläche dieser Scheibe Zonen aus einem Material von verschiedener Art definiert werden.
Gegenwärtig werden die Übergänge, die man mit dem Planarverfahren erhält, wegen einer Anzahl von vorteilhaften Eigenschaften vorgezogen, z.B„ wegen einer hohen Wiederholungsfähigkeit des Bauteils, einer einfachen Herstellixngstechnologie, dem Fehlen einer Verschlechterung des Übergangs, wenn derselbe bei Temperaturen über 100 bis 125 ° betrieben wird, und dem geringen Verbrauch an Halbleitermaterial,
Die Mesa-Übergänge unterliegen dagegen der erwähnten Verschlechterung, und zwar deshalb, weil sie durch ein Kunstharz geschützt werden, welches normalerweise ein Silikonharz ist, und welches bei Temperaturen in der Größenordnung von 250 bis
ο *
300 C eine wesentliche Veränderung erfährt. Die mit diesem Verfahren erzielten Übergänge erfordern eine Menge von Silizium, welche wesentlich größer ist als die theoretisch . notwendige, wodurch sich der Nachteil ergibt, daß die ,Kosten der auf diese Weise hergestellten Bauteile wesentlich erhöhtwerden. ■ . ;:?οί~
Obwohl die mit dem Planarverfahren hergestellten elektronischen Bauteile eine Anzahl von vorteilhaften Eigenschaften aufweisen, wie das eben ausgeführt würde, leiden sie an dem Nachteil, daß sie keinen Sperrspannungen widerstehen können, welche höher als 40U bis tJOO Volt sind, während die mit dem Mesaverfahren erhaltenen Bauteile nicht nur Spannungen dieser Werte widerstehen können, sondern sogeir höheren Spannungen
109815/1256
in der Größenordnung τοη 1000 ToIt. Diese "begrenzte Widerstandsfähigkeit der planaren Übergänge gegenüber Sperrspannungen ist darin "begründet, daß wegen der besonderen Maskiertechnik, mit der diese Übergänge hergestellt werden, an den Kanten dieser Übergänge der Übergang eine zylindrische Porm hat, im Gegensatz zum mittleren Teil, der flach ist. Da nämlich die Diffusion des Dotierstoffs (z.B. vom P-Typ) durch Ausnehmungen oder löcher in einer Maske stattfindet, die normalerweise aus Siliziumoxyd besteht, welches mit einem Photogravüreverfahren behandelt wurde, ist an den Kanten dieser Ausnehmungen die Diffusionsgeschwindigkeit beträchtlich niedriger als diejenige in der Mitte der Ausnehmungen, welche ungefähr konstant ist, und demzufolge ergibt sich an den Kanten eine diffundierte Zone 1, welche wie in Pig. 1 der beiliegenden Zeichnung dargestellt, im Querschnitt eine im wesentlichen zylindrische Form-aufweist, wobei die Achse des Zylinders etwa mit der Kante der Ausnehmung der genannten xiaske zusammenfällt.
Sowohl theoretisch wie durch experimentelle Ergebnisse wurde erschöpfend demonstriert, daß ein zylindrischer Übergang nur einer maximalen Sperrspannung widerstehen kann, welche lediglich einen Bruchteil der Spannung beträgt, der eine planarer Übergang aus demselben Material widerstehen kann,.
Um planare Übergänge zu erhalten, welche höheren Sperrspannungen widerstehen können, sind Anordnungen der in Pig. dargestellten Art vorgeschlagen worden; hier ist eine Metallelektrode oder -schicht 2 vorgesehen, welche sowohl mit der Fläche (P in Pig. 2), in welcher die Diffusion des Dotierstoffes stattgefunden hat, wie auch mit der Schicht aus Siliziumoxyd 3 steht, welche über dem nicht dotierten Gebiet (N-Typ) der Scheibe angeordnet ist«, Bei dieser Anordnung wird ein Versuch unternommen, das elektrische PeId an den Kanten des Gebiets vom P-Typ, in welchem die zylindrische Diffusion stattgefunden hat, zu modifizieren, um ein elektrisches PeId zu erhalten, was in Übereinstimmung mit diesem diffundierten Gebiet so gleichförmig wie möglich ist. Jedoch scheint die durch die Elektrode 2 erzielte Wirkung nicht besonders
109815/1256
2031Q82
vorteilhaft zu sein, entweder als Folge einer bemerkbaren Diskontinuität in Übereinstimmung mit den äußeren Kanten der Elektrode selbst (insbesondere mit der Bildung eines zylindrischen elektrischen Feldes in diesem Gebiet) oder weil die. Schicht aus Siliziumoxyd einer besonders hohen Sperrspannung ausgesetzt wird, wodurch die Gefahr eines Durchschlages besteht.
Es ist deshalb eine Aufgabe der Erfindung, einen planaren Übergang zu schaffen, der sich besonders für Transistoren, Dioden, Thyristoren und dergl. eignet und die oben angeführten Nachteile vermeidet, welche bei den planaren Übergängen nach dem Stand der Technik vorhanden sind; insbesondere ist es eine Aufgabe der Erfindung, einen Übergang zu schaffen, der Sperrspannungen im Bereich von 1000 Volt und höher widerstehen kann.
Erfindungsgemäß wird dies bei einer eingangs genannten Anordnung dadurch erreicht, daß mindestens ein Teil der in dieser Weise erhaltenen planaren Übergänge von einer dünnen Schicht eines schwach leitfähigen Materials überdeckt ist, welches einen Widerstand mit vorgegebenen Widerstandswert bildet. Die Spannung nimmt im Betrieb längs dieses Widerstands in einer vom Übergang wegführenden Richtung allmählich ab, um bei diesem Übergängen im Betrieb ein im wesentlichen gleichförmiges elektrisches Feld zu erzeugen«
Weitere Einzelheiten und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den im folgenden beschriebenen und in der Zeichnung dargestellten Ausführungsbeipielene
Es zeigen:
Fig. 3 einen Schnitt durch einen Teil einer Anordnung, welche einen erfindungsgemäßen Übergang aufweist,
Fig. 4 einen Schnitt durch einen Teil einer Anordnung, welche ähnlich wie diejenige nach Fig. 3 aufgebaut ist, entsprechend einem zweiten Ausführungsbeispiel der Erfindung, und
1 03815/1258
Mg. 5 einen Schnitt durch einen Teil einer Anordnung, die ähnlich aufgebaut ist wie diejenige nach Fig. 3, entsprechend einem dritten Ausführungsbeispiel der Erfindung.
Fig. 3 zeigt eine Scheibe 4 aus Halbleitermaterial vom Ji-Typ, z.B. aus Silizium; auf dieser Scheibe 4 ist eine Schicht 5 aus Siliziumoxyd durch bekannte Verfahren erzeugt worden. Im folgenden ist mittels eines Mchtdruckverfahrens (Photogravüreverfahren) die Schicht aus Siliziumoxyd 5 an geeigneten Flächen 6 entfernt worden, durch die die Diffusion eines Materials von anderer Art stattfinden soll. Deshalb bildet die Oxydschicht 5 mit den zugeordneten Ausnehmungen eine Maske, durch deren Öffnungen ein geeigneter Stoff vom P-Typ 7 diffundiert wird. Diese Diffusion wird z.B. dadurch bewerkstelligt, daß man die Scheibe 4 Dämpfen eines geeigneten Dotierstoffes aussetzt, z.B. Dämpfen von Bor.
Wie bereits gesagt, wird während der Diffusion des Dotierungsstoffes in die Scheibe aus Halbleitermaterial 4 ein planarer Übergang 8 in Übereinstimmung mit dem mittleren Teil der diffundierten Zone 7 gebildet, während ein zylindrischer Übergang 9 an den Kanten dieser Zone sich ergibt. In der Tat ist die Diffusionsgeschwindigkeit an den Kanten der Maske von der gleichen Größenordnung wie die entsprechende Diffusionsgeschwindigkeit im mittleren Teil der Ausnehmung 6, welche in der Maske vorgesehen ist.
Fach Beendigung des Diffusionsschrittes und nach dem Entfernen des hierbei gebildeten Oxyds von der Oberfläche der diffundierten Zone wird eine Schicht aus schwach leitfähigem Material 11 über diese?Zone angebracht. Diese Schicht erstreckt sich über den gesamten Kantenabschnitt des planaren Übergangs, d«h. über die zylindrischen Gebiete 9 dieses Übergangs, und deshalb bildet die Schicht 11 einen Leiter, dessen einer Seitenteil 11a mit dem diffundierten Gebiet vom P-Typ in Kontakt steht, während ein mittlerer Teil desselben, 11b, die Oxydschieht 5 bedeckt, und ein anderer Seitenteil 11c in Kont-ikt. mit dtjr Oberi'lüoho uob Materials vom H-Typs
1 0 1IÜ ! S / ] 2 5 8
Da die Schicht 11 aus schwach leitfähigem Material in : einer (in den Zeichnungen nicht dargestellten) Weise mit einer der Elektroden des elektronischen Bauteils verbunden ist, variiert die Spannung längs dieser Schicht vom Maximalwert oei 11a zum Minimalwert, welcher gleich HuIl ist, an dem Endteil 11c desselben. Vorzugsweise kann die Dicke der Schicht 11 und/oder ihre Form im Querschnitt in jeder gewünschten Weise variiert werden (in Pig. 3 wird die Dicke stufenweise variiert), um einen vorgegebenen Widerstandsabfall längs dieser Schicht su erhalten« Als. ein Ergebnis dieses Widerstandsabfalles wird das Verhalten des an den Übergang angelegten elektrischen Feldes viel gleichförmiger als in Abwesenheit der Schicht aus schwach leitendem Material 11« Insbesondere können Form'und Dicke dieser Schicht so gewählt werden, daß man ein gewünschtes Verhalten des elektrischen Feldes erhält,_ um jede Konzentration dieses Feldes zu vermeiden. ' " ——— ———-—
Als ein Ergebnis der Gleichförmigkeit des an den Übergang angelegten elektrischen Feldes wird, das Verhalten des Überganges verbessert, und insbesondere kann die Sperrspannung, mit der dieser Übergang betreibbar ist, sogar höher sein als 1000 VoIt8
Bei dem Ausführungsbeispiel nach Fig„ 4 sind, über der Schicht aus Siliziumoxyd 12 -welche sehr ähnlich der Schicht 5 des vorhergehenden Ausführungsbeispieles ist- mehrere Metallelektroden 13a, 13b? 13c und 13d angebracht, von denen die erste mit dem diffundierten Gebiet vom P-Typ der Scheibe und die letzte mit dem Material vom Ν-ϊνρ der Scheibe in Verbindung steht. Über den Metallelektroden 13a, 13b, 13c und 13d ist eine Schicht aus schwach leitfähigem Material Ί4 angeordnet, welche der Schicht 11 des vorhergehenden Ausführungsbeispieles sehr ähnlich ist. Auch bei diesem Ausführungsbeispiel ergibt sich längs der Schicht aus schwach leitfähigem Material 14 ein Widerstandsabfall ähnlich dem in der Schicht 11 nach Fig. 3 erzeugten, wodurch auch bei diesem
5/1258="-. -': ■
BAO
Ausführungsbeispiel eine bemerkenswerte Gleichförmigkeit des an den Übergang angelegten elektrischen Feldes erzielt wird. Die riet all schicht en 13a bis 13d ragen dabei durch weitere Modifikation des elektrostatischen Potentials der Halbleiterscheibe dazu bei, diese Gleichförmigkeit zu erzielen.
Die Anordnung des Ausführungsbeispiels nach Fig. 5 ist ähnlich derjenigen nach Fig. 4» wobei der einzige Unterschied darin besteht, daß die Metallelektroden 13a, 13b, 13c und 13d über, einer Söhieht von schwach leitfähigem Material 15 angeordnet sind und nicht zwischen einer Schicht dieser Art und einer Schicht von Siliziumoxyd,"wie das beim vorhergehenden Ausführungsbeispiel der Fall war.
Um mittels der Ausführungsbeispiele nach den Figo 4 und eine Schicht aus sehwach leitfähigem Material 14 bzw. 15 zu erhalten, in der der Spannungsabfall in einer gewünschten Weise vor sich geht, ist es lediglich notwendig, die Konfiguration der betroffenen Schichten zu variieren. Diese Oberflächenkonfiguration kann wie gewünscht in einer sehr einfachen Weise durch die üblichen Methoden der Photogravüre erhalten werden, und deshalb ist insgesamt die Verwirklichung der Anordnungen nach den Fig. 4 und 5 außerordentlich einfach, wodurch man elektronische Bauteile geringer Kosten erhalten kann.
Ferner ergibt das Vorsehen der Metallelektroden 13a bis 13d keinerlei Anlaß zu Schwierigkeiten bei der Konstruktion der elektronischen Bauteile, da diese Elektroden gleichzeitig mit der normalen Metallisierung der Halbleiterscheibe gebildet werden können.
Die vorhergehende Beschreibung beschreibt lediglich einige bevorzugte Ausführungsbeispiele der vorliegenden Erfindung; jedpch sind viele Abwandlungen und Variationen derselben, sowohl was die Form wie der Anordnung der verschiedenen Teile und Komponenten betrifft, möglich, ohne von dem eigenen Gedanken der vorliegenden Erfindung abzuweichen.
Patentanwälte Dipl.-Ing. Horst R Ob β Djpl.-Ing. Pater Kosei
109-81 5/1 2S6

Claims (4)

  1. * 20310
    DIPL.-ING. HORST ROSE DIPL.-ING. PETER WSEL
    PATENTANWÄLTE
    WSEL
    D 3353 Bad Gandersheim 23. Juni 1970
    Hohenhöfen 5
    Telefon (05382) 2842
    Telegramm-Adresse: Siedpatent Gandersheim
    Akten-Hr.: 2657/1
    Societa Generale Semiconduttori S.p.A. SGS Patentgesuch -vom 23.6.1970
    Patentansprüche
    M .yAnordnung für elektronische Bauteile, die durch Diffusion von Dotierungsstoffen in Scheiben aus Halbleitermaterial und durch Maskiervorgänge mit Oxyden erhalten werden, dadurch gekennzeichnet, daß mindestens ein Teil der in dieser Weise erhaltenen planaren Übergänge von einer dünnen Schicht (11; Hi 15) eines schwach leitfähigen Materials überdeckt ist, welches einen Widerstand mit vorgegebenem Widerstandswert bildet.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Einstellung des Widerstandswerts der aus schwach leitfähigem Material gebildeten Schicht die Dicke dieser
    ) Schicht an verschiedenen Stellen verschieden groß ist (Fig. 3).
  3. 3. Anordnung nach Anspruch1, dadurch gekennzeichnet, •daß zur Einstellung des Widerstandswertes der aus schwach ,leitfähigem Material gebildeten Schicht die Oberflächenkonfiguration dieser Schicht verschieden ausgebildet ist.
  4. 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ober- ader unterhalb der Schicht (14; 15) aus schwach leitendem Material mindestens eine Metallelektrode ('13a,-13b, 13c, 13d) angeordnet ist, um im Betrieb das elektrostatische Potential des Halbleitermaterials zu beeinflussen»
    RA/Gl
    Ί098Ί8/126β
    Bankkonto: Braunschwalglschs Staatsbank, FIIIaSo Bad Ganderaholm, Konto-Nr. 22.118.970 · Poetochockkonto: Hannover £3715
    5o Anordnung nach einem der Ansprüche Ί Ms 4, dadurch gekennzeichnet, daß sich die Schicht aus schwach leitendem Material "bei einem p-n-Übergang von"einer Stelle einer
    Legierungsart über eine Oxydschicht (5;12) zu einer Stelle entgegengesetzter Legierungsart erstreckte
    Patentanwälte ■
    Dipl.-Ing. Horst Rose Dipl.-ing. Peter Kosei
    109815/1256
DE19702031082 1969-08-09 1970-06-24 Planares Halbleiterbauelement Expired DE2031082C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT5295669 1969-08-09

Publications (2)

Publication Number Publication Date
DE2031082A1 true DE2031082A1 (de) 1971-04-08
DE2031082C2 DE2031082C2 (de) 1983-02-17

Family

ID=11278832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702031082 Expired DE2031082C2 (de) 1969-08-09 1970-06-24 Planares Halbleiterbauelement

Country Status (4)

Country Link
DE (1) DE2031082C2 (de)
FR (1) FR2070661B1 (de)
GB (1) GB1260618A (de)
NL (1) NL168654C (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2231521A1 (de) * 1971-07-02 1973-01-18 Philips Nv Halbleiteranordnung
US4000507A (en) * 1972-10-04 1976-12-28 Hitachi, Ltd. Semiconductor device having two annular electrodes
US4009483A (en) * 1974-04-04 1977-02-22 Motorola, Inc. Implementation of surface sensitive semiconductor devices
US4121240A (en) * 1975-03-26 1978-10-17 Hitachi, Ltd. Semiconductor device having a discharge-formed insulating film
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US4757362A (en) * 1980-05-30 1988-07-12 Sharp Kabushiki Kaisha High voltage MOS transistor
US4766474A (en) * 1980-05-30 1988-08-23 Sharp Kabushiki Kiasha High voltage MOS transistor
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
EP0615291A1 (de) * 1993-03-10 1994-09-14 Hitachi, Ltd. Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
DE3520599A1 (de) * 1984-06-15 1985-12-19 Rca Corp., Princeton, N.J. Halbleiterbauelement
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
WO2000075989A1 (en) * 1999-06-03 2000-12-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a high-voltage circuit element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405329A (en) * 1964-04-16 1968-10-08 Northern Electric Co Semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405329A (en) * 1964-04-16 1968-10-08 Northern Electric Co Semiconductor devices

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2231521A1 (de) * 1971-07-02 1973-01-18 Philips Nv Halbleiteranordnung
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US4000507A (en) * 1972-10-04 1976-12-28 Hitachi, Ltd. Semiconductor device having two annular electrodes
US4009483A (en) * 1974-04-04 1977-02-22 Motorola, Inc. Implementation of surface sensitive semiconductor devices
US4121240A (en) * 1975-03-26 1978-10-17 Hitachi, Ltd. Semiconductor device having a discharge-formed insulating film
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
US4757362A (en) * 1980-05-30 1988-07-12 Sharp Kabushiki Kaisha High voltage MOS transistor
US4766474A (en) * 1980-05-30 1988-08-23 Sharp Kabushiki Kiasha High voltage MOS transistor
EP0615291A1 (de) * 1993-03-10 1994-09-14 Hitachi, Ltd. Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen
US5552625A (en) * 1993-03-10 1996-09-03 Hitachi, Ltd. Semiconductor device having a semi-insulating layer

Also Published As

Publication number Publication date
GB1260618A (en) 1972-01-19
DE2031082C2 (de) 1983-02-17
NL7009259A (de) 1971-02-11
FR2070661B1 (de) 1974-03-22
NL168654B (nl) 1981-11-16
NL168654C (nl) 1982-04-16
FR2070661A1 (de) 1971-09-17

Similar Documents

Publication Publication Date Title
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2903534A1 (de) Feldeffekttransistor
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE2031082A1 (de) Anordnung fur elektronische Bauteile aus Halbleitermaterial
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE2839044C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Sperrschicht
DE2029219B2 (de) Diffundierter, integrierter Halbleiterwiderstand
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE2628273A1 (de) Halbleiterbauteil
DE2944069A1 (de) Halbleiteranordnung
DE2023557A1 (de) Metall-Isolator-Halbleiter-Baueleinent, insbesondere MIS-Feldeffekt-Transistor, für hohe Spannungen und Verfahren zu dessen Herstellung
EP0341453B1 (de) MOS-Halbleiterbauelement für hohe Sperrspannung
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren
DE3103785C2 (de)
DE1764237C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2543138C3 (de)
DE2540350B2 (de) Halbleiterschaltung mit einer Matrix aus Isolierschicht-Feldeffekttransistoren
DE3024296A1 (de) Doppelgatter-metalloxid-feldeffekt- halbleiterelement
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2154122A1 (de) Halbleiteranordnung mit Hoch spannungspassivierung und Verfahren zu deren Herstellung
DE1910447A1 (de) Halbleiterbauelement
DE2229605A1 (de) Halbleiterbauteile mit stabilen Hochspannungs-Übergängen
DE2012945B2 (de) Halbleiterbauelement
DE1954638A1 (de) Vorrichtung und Verfahren zum Schutz gegen Oberflaechenumkehr

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee