DE1954638A1 - Vorrichtung und Verfahren zum Schutz gegen Oberflaechenumkehr - Google Patents
Vorrichtung und Verfahren zum Schutz gegen OberflaechenumkehrInfo
- Publication number
- DE1954638A1 DE1954638A1 DE19691954638 DE1954638A DE1954638A1 DE 1954638 A1 DE1954638 A1 DE 1954638A1 DE 19691954638 DE19691954638 DE 19691954638 DE 1954638 A DE1954638 A DE 1954638A DE 1954638 A1 DE1954638 A1 DE 1954638A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- zones
- conductivity type
- elongated
- withdrawal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000005669 field effect Effects 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000008961 swelling Effects 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Vorrichtung und Verfahren zum Schutz gegen Oberflächenumkehr
.
Pur diese Patentanmeldung wird die Priorität aus der entsprechenden
U. S. Anmeldung Serial No. 772 192 vom
31. Oktober 1968 in Anspruch genommen.
31. Oktober 1968 in Anspruch genommen.
Die Erfindung bezieht sich allgemein auf Metall-Isolator-Halbleiter-Vorrichtungen
(metal-insulator-semiconductor devices, MIS devices) und insbesondere auf eine Vorrichtung
und ein Verfahren zur Beseitigung der schädlichen Auswirkungen einer Oberflächenladung auf eine Metall-Isolator-Halb-Ieiter-Vorrichtung
infolge unbeabsichtigter Umkehr bestimmter Bereiche der Unterlage.
Die Beschreibung ist insbesondere auf einen neuartigen Metall-Isolator-Halbleiter-Peldeffekttransistor und ein
Verfahren zu dessen·Herstellung gerichtet, wobei eine Vorrichtung zum Sperren von leckstromwegen vorgesehen ist, die durch Umkehr der Unterlagenoberfläche infolge einer auf
dem Dielektrikum angesammelten Oberflächenladung verursacht werden könnten.
Verfahren zu dessen·Herstellung gerichtet, wobei eine Vorrichtung zum Sperren von leckstromwegen vorgesehen ist, die durch Umkehr der Unterlagenoberfläche infolge einer auf
dem Dielektrikum angesammelten Oberflächenladung verursacht werden könnten.
0QII19/1U3
Hit der zunehmenden Anwendung bestimmter Kristallorientierungen
für die als Ausgangsmaterial bei integrierten Schaltungsanordnungen verwendeten Unterlagen hat sich,
gezeigt, daß neue Techniken entwickelt werden müssen, um unerwünschte Störungen durch Umkehr oder Inversion der
Unterlage zu verhindern, die sich unterhalb einer das Halbleitermaterial bedeckenden Oxidschicht oder eines anderen
Dielektrikums befindet. Beispielsweise hat das seither für Unterlagen verwendete Silizium (Orientierung 1-1-1)
ein Umkehrpotential von etwa 30 bis 35 Volt für ein 10 000 A° Oxid und eine Unterlage von 2,5 Ohm · cm, dagegen
hat das in neuerer Zeit verwendete Material (Orientierung 1-0-0) ein Umkehrpotential von vielleicht 14 bis 15 Volt.
Offensichtlich wird zur Umkehr des neuen Materials eine kleinere Ladung auf der Oberfläche eines überlagernden
Dielektrikums benötigt als zur Umkehr des früheren Materials.
Die dabei in Frage kommende Oberflächenladung kann in einigen fällen durch eine statische Aufladung entstehen,
die auf der Oberfläche des Dielektrikums auftritt, läßt sich jedoch leichter auf solche Erscheinungen wie die
Abwanderung von Ionen von einer metallischen Oberfläche auf das Dielektrikum, das Vorhandensein geringer Verunreinigungen
in Oxid oder auf die Polarisation des Oxids unter einer- angelegten Vorspannung zurückführen. Unbesehen
der Tatsache, daß der genaue Weg der Ladung im allgemeinen
unbekannt ist, ist dagegen bekannt, daß eine solche Ladung
vorhanden ist und daß diese Ladung einen Faktor darstellt, der bei Verwendung der neueren Siliziumkristallorientierungen
berücksichtigt werden muß.
Die erste Folgerung, die sich aus der Anhäufung einer dielektrischen Oberflächenladung ergibt, ist, daß die Ladung,
die durch Anlegen einer Vorspannung an einen Abschnitt der dielektrischen Oberfläche nicht gesteuert werden kann,
sich beispielsweise um die Sperr- oder Torelektrode eines Feldeffekttransistors herum aufbauen und die Umkehr der
darunterliegenden Halbleiteroberfläche hervorrufen kann, wodurch ein nichtbeeinflußbarer und unerwünschter Leckstromweg
zwischen der Quell- und der Entzugszone entsteht. Dieser Weg ist im wesentlichen ein leitfähiger Kanal, der ähnlich
ist dem der Sperrelektrode von aktiven Hetall-Oxid-Halbleiter-Vorrichtungen
und eine Verringerung der Ladung hervorrufen oder eine Veränderung der gespeicherten Spannungswerte
der Vorrichtung bewirken kann.
Sie Aufgabe der Erfindung besteht in erster Linie darin, eine Vorrichtung und ein Verfahren anzugeben, durch
welche die Zuverlässigkeit einer Metall-Isolator-Halbleiter-Vorrichtung
verbessert wird, indem die Vorrichtung gegen die Auswirkungen einer Umkehr infolge einer störenden Ladung,
die sich auf der Oberfläche der Isolatorschicht der Unterlage angesammelt hat, abgeschirmt wird.
009819/U63
Erfindungsgemäß 1st eine wie eine Randschicht wirkende
Zone aus hochdotiertem Halbleitermaterial, das eine Dotierung vom gleichen Leitfähigkeitstyp wie die als Ausgangsmaterial dienende Unterlage aufweist, zur Begrenzung des
Bereiches vorgesehen, in welchem eine Umkehr zugelassen wird. Auf diese Weise werden keine unerwünschten Leckstromwege, die durch Umkehr infolge einer Oberflächenladung hervorgerufen werden, zwischen bestimmten Elementen des FeIdeffekttransistors oder zwischen den Elementen der verschiedenen Feldeffekttransistoren einer integrierten Schaltung
zugelassen.
Die vorgeschlagene Vorrichtung ist erfindungsgemäß
gekennzeichnet durch eine Quellzone und eine Entzugszone eines ersten Leitfähigkeitstyps, die in eine Unterlage vom
entgegengesetzten Leitfähigkeitstyp eindiffundiert sind, eine oberhalb der die Quell- und die Entzugszone trennenden Kanalzone angeordnete und von diesen beiden Zonen
durch eine Schicht aus einem dielektrischen Material getrennte metallische Sperr- oder Torelektrode, und eine
langgestreckte Zone aus Fremdstoffen hoher Konzentration und vom entgegengesetzten Leitfähigkeitstyp, welche sich
in der Nähe der Kanalzone befindet, wobei ein Abschnitt der metallischen Sperrelektrode wenigstens bis zu dem
nächstliegenden Rand der langgestreckten Zone geführt
und von der langgestreckten Zone durch die Schicht aus dielektrischem Material getrennt ist und eine Vorrichtung
009819/ U63
darstellt, welche dazu dient, jeden Leckstromweg zu sperren,
der durch Umkehr der Unterlagenoberfläche Infolge einer auf dem Dielektrikum angesammelten Ladung verursacht wird.
Nach dem erfindungsgemäßen Verfahren wird in eine Unterlage eines ersten Leitfähigkeitstyps eine langgestreckte
Zone hoher Fremdstoffkonzentration von diesem ersten Leitfähigkeitstyp eindiffundiert, in die Unterlage
werden in der Nähe der langgestreckten Zone wenigstens zwei voneinander getrennte Zonen hoher Fremdstoffkonzentration
vom entgegengesetzten Leitfähigkeitstyp eindiffundiert,
auf die Oberfläche der Unterlage wird oberhalb dieser Zonen eine dielektrische Schicht aufgebracht, metallische Anschlüsse,
die jeweils in einem ohmschen Eontakt mit den voneinander getrennten Zonen stehen werden angebracht und dann wird
schließlich eine oberhalb der voneinander getrennten Zonen und von diesen durch die dielektrische Schicht elektrisch
isoliert eine metallische Sperr- oder Torelektrode angeordnet, die sich wenigstens bis zur nächstliegenden Grenzlinie
der langgestreckten Zone über die voneinander getrennten Zonen hinaus erstreckt.
Weitere Merkmale, sowie die Vorteile der Erfindung sind aus der nachfolgenden Beschreibung eines bevorzugten
Ausführungsbeispiels in Verbindung mit den Zeichnungen
ersichtlich.
00ÖI1Ö/U63
Fig. 1 ist eine Draufsicht auf eine bekannte Ausführungsform
eines Feldeffekttransistors und zeigt den Leckstromweg, welcher durch Umkehr infolge einer auf dem Dielektrikum befindlichen
Oberflächenladung verursacht wird.
Fig. 2 ist ein Querschnitt durch den Feldeffekttransistor der Fig. 1 entlang der Linie 2-2.
Fig. 3 ist eine Darstellung eines Feldeffekttransistors, * der eine erfindungsgemäße Vorrichtung zur Ver
ringerung von Leckströmen aufweist, die durch umkehr infolge einer auf dem Dielektrikum befindlichen
Oberflächenladung verursacht wird.
Fig. 4 ist ein Querschnitt durch den Feldeffekttransistor der Fig. 3 entlang der Linie 4-4.
In den Figuren 1 und 2 der Zeichnung ist eine bekannte
Ausführungsform eines Feldeffekttransistors dargestellt. Das Plättchen 10 besteht aus einer Unterlage oder einem
Substrat 11 aus Halbleitermaterial von einem Leitfähigkeitstyp, beispielsweise vom n-Leitfähigkeitstyp, auf dem sich
eine Quellzone 12 und eine Entzugszone H, beide aus p-Material, und eine metallische Sperr- oder Torelektrode
16 befinden, welche oberhalb des Bereiches der Unterlage angeordnet ist, der die Quell- und Entzugszone voneinander
trennt. Ein Paar metallischer Anschlußelektroden 1Θ bzw.
20 dienen zur Verbindung der Schaltung mit der Quellzone
004119/U63
12, sowie der Entzugszone 14·
Durch Anlegen einer Steuerspannung V an die Sperrelektrode 16 wird die unterhalb der dielektrischen Schicht
17 und der Sperrelektrode 16 liegende Zone 22 zwischen der Quell- und der Entzugszone umgekehrt und verändert sich von
der η-Leitfähigkeit zur p-Leitfähigkeit, so daß ein leitfähiger Kanal zwischen der Quellzone 12 und der Entzugszone
14 entsteht. Die Leitfähigkeit dieser Zone wird durch das an die Sperrelektrode 16 angelegte Potential bestimmt.
Der vorstehend beschriebene Aufbau und die sich aus
diesem ergebende Wirkungsweise gelten für den allgemein verwendeten Feldeffekttransistor bekannter Ausführung, bei
dem ein neues Steuerproblem auftritt, wenn die in neuerer Zeit verwendeten Kristallorientierungen verwendet werden.
Bei diesem Problem handelt es sich um Leckströae, die
durch Umkehr oder Inversion der Unterlage infolge einer
auf dem die Unterlage in der vorstehend beschriebenen Weise
entstehen bedeckenden DielektrUbm 17 befindlichen Oberflächenladung/
Wie die Zeichnung zeigt, bildet sich diese Oberflächenladung 26 typischerweise auf der Oberfläche des Dielektrikums um
die Sperrelektrode 16 herum aus. Wenn diese Ladung infolge Ladungsanhäufung groß genug geworden ist, kann sie zur Umkehr der unterhalb befindlichen Unterlage führen und damit
einen leitfähigen Weg 24 zwischen der Quellzone und der
Entzugszone bilden, so daß «wischen diesen beiden Zonen
°°98.19/U63
ein Leckstrom der Größe I^ fließen kann, welcher durch die
Sperrelektrode 16 nicht gesteuert oder verhindert werden kann. Dadurch ergibt sich ein ernsthaftes Steuerproblem,
das durch bestimmte Abänderungen nach der Erfindung vermindert werden kann.
In Fig. 3 der Zeichnung ist ein bevorzugtes Ausführungsbeispiel nach der Erfindung dargestellt, das eine zum Schutz
gegen die genannten Nachteile der bekannten Ausführungen dienende Vorrichtung aufweist. Wie aus der Zeichnung ersichtlich,
weist diese Ausführung genau wie die in Pig. 1 dargestellte bekannte Ausführung eine Unterlage oder ein Substrat
3o auf, die bzw. das zum Zwecke der Beschreibung n-leitfähig
sein soll. Weiterhin sind eine Quellzone 32 und eine Entzugszone 34, beide vom p-Leitfähigkeitstyp, eine metallische
Sperr- oder Torelektrode 36, welche den Kanal 37 tiberlagert, und ein Paar metallischer Anschlüsse 38 und 40 vorgesehen,
welche zu der Quell- bzw. der Entzugszone führen.
Der Hauptunterschied zwischen der neuen und der bekannten Ausführung besteht darin, daß eine hochdotierte Zone 42
aus η-Material vorgesehen ist, welche die Halbleiteroberfläche einschließlich der Quell-, der Entzugs- und der
Sperrelektrodenzone umgibt. Weiterhin läßt sich aus der Zeichnung ersehen, daß ein Abschnitt 44 der Sperrelektrode
36 über einen Abschnitt der n+ Zone 42 weggeführt ist.
Wenngleich die Zone 42 nur in der Form eines gürteiförmigen
009819/1463
Bereiches dargestellt ist, welcher den Aufbau des Feldeffekttransistors
umgibt» soll darauf hingewiesen werden, daß die Breite dieses Bereiches in gleicher Weise auch
bis zum Rande des Plättchens oder bis zum Umfang eines benachbarten Feldeffekttransistors oder bis zu einem
!Element eines benachbarten !Transistors ausgeführt sein kann. Mit anderen Worten kann es für das Herstellungsverfahren
erforderlich sein, die gesamte obere Oberfläche der Unterlage 30, mit Ausnahme von rechteckigen Ausschnitten
beispielsweise in der Kitte des Plättchens, in welche die Quell- und die Entzugszone eindiffundiert werden sollen",
und mit Ausnahme des durch den Kanal 37 eingenommenen Bereiches, hoch zu dotieren.
Genau wie im Falle des bekannten Aufbaues soll angenommen werden, daß sich eine hohe Oberflächenladung 46
auf der Oberfläche des Dielektrikums 39, welches die obere Oberfläche der Unterlage 30 bedeckt, um die Sperrelektrode
36 herum angesammelt hat. Auch dann, wenn die Ladung groß genug ist, um die Unterlage 30 umzukehren,
ist die überdeckte n+ Zone 42 ausreichend stark vom n-Leitfähigkeitstyp, um eine Umkehr zu verhindern. Da
weiterhin der metallische Leiter der Sperrelektrode 36 eine hohe Leitfähigkeit aufweist, hält er innerhalb der
Grenzen seiner eigenen Ausdehnung das gewünschte Potential aufrecht, so daß innerhalb der Metalleiter keine
Ladungsanhäufung auftreten kann. Wenn sich die Vorrich-
QQ9819/U63
- ίο -
tung im Sperrzustand befindet, ist dieses Potential daher
unterhalb des Kanal- und Feldumkehrwertes und es zeigt sich, daß die Zone 42 den Leckstromweg wirksam sperrt,
der ansonsten infolge einer durch die Oberflächenladung bedingten Umkehr von der Quellzone zur Entzugszone um
die Sperrelektrode herum gebildet werden könnte.
Der beschriebene Aufbau nach der Erfindung kann vermittels eines Herstellungsverfahrens unter Verwendung von
fünf Masken hergestellt werden, wie beispielsweise in einer weiteren Patentanmeldung der Anmelderin mit dem
Aktenzeichen P 19 49 523.9, angemeldet am 1. Oktober 1969 beschrieben ist. Entsprechend dieser anderen Patentanmeldung
wird die Randzone 42 während der ersten Maskierungsstufe in die Unterlage 30 eindiffundiert, wogegen es sich
bei der hier beschriebenen Ausführungsform um eine p-Kanal-Vorrichtung
handelt. Diese stark diffundierte rechteckige Zone kann mit einem geeigneten n-Fremdstoff dotiert sein,
es hat sich jedoch gezeigt, daß das Plättchen bei Verwendung von Antimon, das einen niedrigen Diffusionskoeffizienten
aufweist, nach der Ablagerung einer Reihe von Behandlungsvorgängen
bei erhöhter Temperatur ausgesetzt werden kann, ohne daß dadurch der diffundierte Aufbau in seiner
Beschaffenheit verändert wird.
Während der zweiten Maskierungsstufe werden die Quellzone
32 und die Entzugszone 34 innerhalb des Bereiches,
009819/U63
welcher von der n+ Zone 4-2 umgehen wird, in die Unterlage
eindiffundiert. In der hier dargestellten Ausführungsform kann die p-Dotierung beispielsweise aus Bor bestehen, dae
zur Bildung der beiden hochdotierten Zonen 32 und 34 verwendet wird.
Die übrigen Maskierungsvorgänge werden anschließend
auf der Unterlage durchgeführt, um auf der Oberfläche der Unterlage eine Isolationsschicht mit geeigneten öffnungen
auszubilden, durch welche hindurch eine Sperrelektrode 36 und Anschlüsse 38 und 40 ausgebildet werden. Die Sperrelektrode
befindet sich oberhalb eines Bereiches des Dielektrikums, der eine geringere Dicke als der diesen
Bereich umgebende Teil des Dielektrikums aufweist. Wie bereits in der vorgenannten Patentanmeldung ausgeführt
wird, gestattet das Verfahren unter Verwendung von fünf Masken nicht nur die Herstellung der hier offenbarten
p-Eanal-Vorrichtung, sondern gestattet auch die gleichzeitige
Herstellung von η-Kanal- und p-Eanal-Vorrichtungen
auf dem gleichen Plättchen, indem lediglich die Folge von erster und zweiter Maske über den bereits vorbereiteten
Unterlagenbereichen umgekehrt wird, in denen eine η-Kanal-Vorrichtung hergestellt werden soll.
Es ist ohne weiteres ersichtlich, daß die Anwendungsmöglichkeiten der Erfindung nicht auf einen Feldeffekttransistor mit einem einzigen Paar von Quell- und Entzugs-
009819/U63
zonen beschränkt sind, sondern die Erfindung bei entsprechender
Anpassung auch eine Kombination mehrerer in Reihe liegender Feldeffekttransistoren umfaßt. Die Erfindung
ist weiterhin verträglich mit der Massenherstellung von integrierten Schaltungen. Hinzu kommt, daß die hier offenbarte
Erfindung nicht auf die hier beschriebene rechteckige Ausführungsform beschränkt ist, sondern in jeder
geeigneten geometrischen Formgebung ausgeführt werden kann. In einigen Fällen kann es beispielsweise wünschenswert
sein, wenn die Zone 42 nicht in sich selbst und um den Bereich von Quell- und Entzugszone herum geschlossen ist,
sondern einfach nur aus langgestreckten Zonen besteht, die in der Nähe des Feldeffekttransistors in den Bereichen
der Unterlage angeordnet sind, in denen eine durch Oberflächenaufladung
verursachte Umkehr auftreten und einen Leckstromweg bilden könnte.
Wenngleich als beschriebene Ausführungsform zum Zwecke der Veranschaulichung eine Metall-Oxid-Halbleiter-Vorrichtung
gewählt worden ist, die vermittels eines mehrstufigen Diffusionsverfahrens hergestellt wird, lassen sich die
Vorrichtung und das Verfahren nach der Erfindung gleichermaßen auf jedes Metall-Isolator-Halbleiter-Verfahren oder
jede Metall-Isolator-Halbleiter-Vorrichtung anwenden, und die verschiedenen Zonen könnten genausogut auch vermittels
eines epitaxialen oder eines anderen geeigneten Verfahrens hergestellt werden.
009819/1463
Aus der vorstehenden Beschreibung sind für den Fachmann
viele in den Rahmen der Erfindung fallende Abänderungen und weitere technische Ausgestaltungen ersichtlich, die über
das hier dargestellte Ausführungsbeispiel hinausgehen.
009819/146 3
Claims (10)
1. ) Vorrichtung zum Schutz gegen Oberflächenumkehr,
insbesondere in einem Metall-Isolator-Ealbleiter-Eeldeffekttransistor,
gekennzeichnet durch eine Quellzone (32) und eine Entzugszone (34) eines ersten Leitfähigkeitstyps,
die in eine Unterlage (30) vom entgegengesetzten Leitfähigkeitstyp eindiffundiert sind, eine oberhalb
der die Quell- und die Entzugszone trennenden Kanalzone (37) angeordnete und von diesen beiden Zonen durch
eine Schicht aus einem dielektrischen Material (39) getrennte metallische Sperr- oder Torelektrode (36), und
eine langgestreckte Zone (42) aus "Fremdstoffen hoher
Konzentration und vom entgegengesetzten Leitfähigkeitstyp, welche sich in der Nähe der Kanalzone befindet, wobei
ein Abschnitt (44) der metallischen Sperrelektrode wenigstens bis zu dem nächstliegenden Hand der langge-)
streckten Zone geführt und von der langgestreckten Zone durch die Schicht aus dielektrischem Material getrennt
ist und eine Vorrichtung darstellt, welche dazu dient, jeden Leckstromweg zu sperren, der durch Umkehr der Unterlagenoberfläche
infolge einer auf dem Dielektrikum angesammelten Ladung verursacht wird.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die langgestreckte Zone (42) entlang einer Seite
009819/1463
des Transistors von einer in der Nähe der Quellzone (32)
liegenden Stelle bis zu einer in der Nähe der Entzugszone (34) liegenden Stelle verläuft.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß eine weitere langgestreckte Zone (42) vom entgegengesetzten Leitfähigkeitstyp auf der anderen Seite des
Transistors ausgebildet ist.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet,
daß die langgestreckten Zonen Abschnitte einer Zone (42) sind, welche die Quell- und die Entzugszone im wesentlichen
vollständig umgibt.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die langgestreckte Zone ein Abschnitt einer Zone vom
entgegengesetzten Leitfähigkeitstyp ist, welche im wesentlichen die gesamte obere Oberfläche der unterlage (30) mit
Ausnahme der Quell-, der Entzugs- und der Kanalzone bedeckt.
6. Verfahren zur Herstellung einer Vorrichtung zum Schutz gegen Oberflächenumkehr, insbesondere Verfahren
zur Herstellung eines Metall-Isolator-Halbleiter-Feldeffekttransistors,
nach einem der Ansprüche 1 bis 5» durch welches die Vorrichtung bzw* der Transistor gegen Leckstromwege
geschützt wird, die durch Umkehr der die Vor-
009819/1463
richtung umgebende Unterlage infolge einer auf der Vorrichtung angehäuften Oberflächenladung verursacht werden,
dadurch gekennzeichnet! daß in eine Unterlage (30) eines ersten Leitfähigkeitstyps eine langgestreckte Zone (4-2)
hoher Fremdstoffkonzentration von diesem ersten Leitfähigkeitstyp eindiffundiert wird, in die Unterlage in
der Nähe der langgestreckten Zone wenigstens zwei voneinander getrennte Zonen hoher Fremdstoffkonzentration
vom entgegengesetzten Leitfähigkeitstyp eindiffundiert
werden, auf die Oberfläche der Unterlage oberhalb dieser Zonen eine dielektrische Schicht (39) aufgebracht wird,
metallische Anschlüsse (38, 40), die jeweils in einem ohmschen Eontakt mit den voneinander getrennten Zonen
stehen, angebracht werden und oberhalb der voneinander getrennten Zonen und von diesen durch die dielektrische
Schicht elektrisch isoliert eine metallische Sperr- oder Torelektrode (36) angeordnet wird, die sich wenigstens
bis zur nächstliegenden Grenzlinie der langgestreckten
Zone über die voneinander getrennten Zonen hinaus erstreckt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die langgestreckte Zone entlang einer Seite der Vorrichtung, insbesondere eines Feldeffekttransistors,
angeordnet wird und sich von einer Stelle, die der einen der voneinander getrennten Zonen benachbart ist, bis zu
009819/U63
einer Stelle, die der anderen der voneinander getrennten Zonen benachbart ist, erstreckt.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine weitere langgestreckte Zone hoher Fremdstoffkonzentration
vom ersten Leitfähigkeitstyp entlang der anderen Seite der Vorrichtung, insbesondere des
Feldeffekttransistors, angeordnet wird und sich von einer Stelle, die der einen der voneinander getrennten Zonen
benachbart ist, bis zu einer Stelle, die der anderen der voneinander getrennten Zonen benachbart ist, erstreckt·
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die langgestreckte Zone als Teil einer Zone vom
ersten Leitfähigkeitstyp ausgebildet wird, welche die beiden
ge term ten Zonen im wesentlichen umgibt.
10. Verfahren nach einem der Ansprüche 6-9, insbesondere Verfahren zur Herstellung eines Feldeffekttransistors,
bei welchem in einer Unterlage eine Quellzone und eine Entzugs zone vorhanden sind und eine dünne
Schicht eines dielektrischen Materials derart ausgebildet ist, daß sie eine metallische Sperr- oder Torelektrode
gegenüber der zwischen Quell- und Entzugszone befindlichen Kanalzone elektrisch isoliert, dadurch gekennzeichnet,
009819/1463
daß eine langgestreckte Zone (42) hoher Fremdstoffkonzentration vom gleichen Leitfähigkeitstyp wie die Unterlage (30)
in der Nähe der Kanalζone ausgebildet und die metallische
Sperr- oder Torelektrode (36) wenigstens bis zur nächstliegenden Grenzlinie der langgestreckten Zone durchgeführt
und dadurch eine Vorrichtung ausgebildet wird, die dazu dient, jeden Leckstromweg zu sperren, der durch Umkehr
der Unterlagenoberfläche infolge einer auf dem Dielektrikum angesammelten Oberflächenladung verursacht wird.
009819/1463
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US77219268A | 1968-10-31 | 1968-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1954638A1 true DE1954638A1 (de) | 1970-05-06 |
Family
ID=25094254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19691954638 Pending DE1954638A1 (de) | 1968-10-31 | 1969-10-30 | Vorrichtung und Verfahren zum Schutz gegen Oberflaechenumkehr |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE1954638A1 (de) |
| FR (1) | FR2021973A7 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2455730A1 (de) * | 1973-12-03 | 1975-06-05 | Rca Corp | Stabilisierte halbleiter-bauelemente und verfahren zur herstellung derselben |
| WO1998042939A1 (de) * | 1997-03-20 | 1998-10-01 | Robert Bosch Gmbh | Schaltungsanordnung zur steuerung eines elektrisch betätigten kraftfahrzeug-türschlosses o. dgl. |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753944A (en) * | 1980-09-17 | 1982-03-31 | Hitachi Ltd | Semiconductor integrated circuit |
-
1969
- 1969-09-22 FR FR6932115A patent/FR2021973A7/fr not_active Expired
- 1969-10-30 DE DE19691954638 patent/DE1954638A1/de active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2455730A1 (de) * | 1973-12-03 | 1975-06-05 | Rca Corp | Stabilisierte halbleiter-bauelemente und verfahren zur herstellung derselben |
| WO1998042939A1 (de) * | 1997-03-20 | 1998-10-01 | Robert Bosch Gmbh | Schaltungsanordnung zur steuerung eines elektrisch betätigten kraftfahrzeug-türschlosses o. dgl. |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2021973A7 (de) | 1970-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2706623C2 (de) | ||
| DE2853736C2 (de) | Feldeffektanordnung | |
| DE2903534A1 (de) | Feldeffekttransistor | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE2655998C2 (de) | Isolierschicht-Feldeffekttransistor mit zusammengesetztem Kanal und Verfahren zu seiner Herstellung | |
| DE2933694A1 (de) | Integrierter schaltkreis | |
| DE2335333B1 (de) | Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2915024A1 (de) | Halbleiterbauelement | |
| DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
| DE2704647A1 (de) | Widerstand mit gesteuert einstellbarer groesse | |
| DE2109928A1 (de) | Feldeffekt Transistor | |
| DE3021042A1 (de) | Widerstandselement mit hoher durchbruchsspannung fuer integrierte schaltungen | |
| DE2023557A1 (de) | Metall-Isolator-Halbleiter-Baueleinent, insbesondere MIS-Feldeffekt-Transistor, für hohe Spannungen und Verfahren zu dessen Herstellung | |
| DE2747668A1 (de) | Thyristor-bauelement | |
| DE2031082A1 (de) | Anordnung fur elektronische Bauteile aus Halbleitermaterial | |
| DE4127795A1 (de) | Herstellungsverfahren und aufbau eines mos-transistors | |
| DE2823629C2 (de) | Planar-Halbleitervorrichtung | |
| DE3138747A1 (de) | Selbstsperrender feldeffekt-transistor des verarmungstyps | |
| DE1954638A1 (de) | Vorrichtung und Verfahren zum Schutz gegen Oberflaechenumkehr | |
| DE2451364C2 (de) | Digital steuerbarer MOS-Feldeffektkondensator | |
| DE1764398B1 (de) | Sperrschichtkondensator | |
| DE1514082C3 (de) | Feldeffekt-Transistor | |
| DE1949523B2 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor |