DE3138747A1 - Selbstsperrender feldeffekt-transistor des verarmungstyps - Google Patents

Selbstsperrender feldeffekt-transistor des verarmungstyps

Info

Publication number
DE3138747A1
DE3138747A1 DE19813138747 DE3138747A DE3138747A1 DE 3138747 A1 DE3138747 A1 DE 3138747A1 DE 19813138747 DE19813138747 DE 19813138747 DE 3138747 A DE3138747 A DE 3138747A DE 3138747 A1 DE3138747 A1 DE 3138747A1
Authority
DE
Germany
Prior art keywords
drain
source
gate
effect transistor
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813138747
Other languages
English (en)
Inventor
Ottomar 8012 Ottobrunn Jäntsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813138747 priority Critical patent/DE3138747A1/de
Publication of DE3138747A1 publication Critical patent/DE3138747A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Selbstsperrender Feldeffekt-Transistor des Verarmungstyps
  • Die Erfindung bezieht sich auf einen Feldeffekt-Transistor des Verarmungstyps nach dem Oberbegriff des Anspruchs 1.
  • Die selbstsperrende Eigenschaft eines Transistors dieser Art leitet sich ab aus dem Leitungstyp und dem hohen Dotierungsgrad des polykristallinen Gates und der Einfügang eines dotierten Verarmungagebiets, das denselben Leitungstyp aufweist wie das Source- und das Drain-Gebiet, aber schwächer dotiert ist.
  • Ein solcher Transistor ist dem Aufsatz "A Normally-Off Type Buried Channel NOSFET for VLSI Circuits" von t.
  • Nishiuchi und anderen, abgedruckt auf den Seiten 26-29 der Technical Papers zu dem IEDM, Washington 1978, zu entnehmen. Bei diesem Transistor weist das dotierte Verarmungsgebiet zusammen mit dem Source- und Drain-Gebiet einen gegemeinsamen, im wesentlichen ebenen pn-Übergang zu den übrigen Teilen des Halbleiterkörpers aui, Bei Xanallängen unterhalb von 3 juin, wie sie für eine Anwendung des Transistors im VLSI-Bereich in Frage kommen, sinkt Jedoch mit abnehmender Kanallänge die Einsatzspannung des Transistors, d. h. die Gatespannung, bei der der Kanal zu leiten beginnt.
  • Der Erfindung liegt die Aufgabe zugrunde, einen selbstsperrenden Feldeffekt-Transistor der eingangs erwähnten Art an zugeben, dessen Einsatzspannung von der Kanallänge praktisch unabhängig ist. Das wird durch eine Ausbildung des Transistors nach dem kennzeichnenden Teil des Anspruchs 1 erreicht.
  • Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß die Abhängigkeit der Transistor-Einsatzspannung von der wirksamen Kanallänge auch für Kanallängen unterhalb von 1 µm praktisch ausgeschaltet ist, so daß sich gute Anwendungsmöglichkeiten im VLSI-3ereich ergeben.
  • Die Ansprüche 2 bis 4 betreffen vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.
  • Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt: Fig. 1 den Querschnitt eines nach der Erfindung ausgebildeten Transistors und Fig. 2 die entsprechende Darstellung einea anderen erfindungsgemäß ausgebildeten Transistors.
  • In Fig. 1 ist ein Halbleiterkörper 1 dargestellt, dessen Zone 14 z. B. aus p-leitendem Silizium besteht. In diesen sind ein n+-dotiertes Sourcegebiet 2 und ein ebenfalls n+-detiertes Draingebiet 3 eingefügt. Eine Grenzfläche 4 des Halbleiterkörpers ist mit einer dflnnen Schicht 5 aus elektrisch isolierendem Material, z. B. aus SiO21bedeckt, auf der ein den Bereich zwischen den Gebieten 2 und 3 einer; deckendes Gate 6 angeordnet ist. Das Gate 6 besteht aus polykristallinem Halbleitermaterial, z. B. Silizium, und ist hochdotiert, wobei ein Dotierungsstoff verwendet ist, der das Gate 6 p+-leitend macht. Die Gebiete 2 und 3 sind mit Anschlüssen 7 und 8 versehen, das Gate 6 mit einem Anschluß 9. Unterhalb des Gate 6 ist in den Halbleiterkörper 1 ein n-leitendes Verarmungsgebiet 10 eingefügt, das den Halbleiterbereich zwischen den Gebieten 2 und 3 ausfüllt und sich bis zur Grenzfläche 4 erstreckt. Es ist schwächer n-dotiert als die Gebiete 2 und 3.
  • Nach der Erfindung sind unterhalb des Sourcegebiets 2 und des Draingebiets 3 zusätzliche n-leitende Halbleitergebie- te 11 und 12 in den Halbleiterkörper 1 eingefügt, die wenigstens annähernd den gleichen Dotierungsgrad aufweisen wie das Verarmungsgebiet 10. Sie haben zusammen mit dem Gebiet 10 einen gemeinsamen, im wesentlichen ebenen pn-Übergang 13 zu dem angrenzenden Teil 14 des Halbleiterkorpers 1. Der dem Doppelpfeil A entsprechende Abstand des pn-ttbergangs 13 von der Grenzfläche 4 ist so gewählt, daß sich bei einem noch erreichbaren, hohen Dotierungsgrad des Gate 6 und bei spannungslosem Anschluß 9 unterhalb von 6 eine Raumladungszone aufbaut, die den gesamten Querschnitt des Verarmungsgebiets 10 bis zum pn-Ubergang 13 ausfüllt und damit den in der Nähe des Übergangs 13 verlaufenden Transistorkanal zwischen den Gebieten 2 und 3 vollständig sperrt. Bei Zuführung einer positiven Gatespannung, die über der Einsatzspannung liegt, baut sich dann der Transistorkanal auf und der Transistor gelangt in den leitenden Zustand.
  • Bei dem in Fig. 2 dargestellten Ausführungsbeispiel weisen das Sonrcegebiet 2 und das Draingebiet 3 Teilbereiche 2A und 3A auf, die dem Gate 6 zugewandt sind und eine wesentlich kleinere Eindringtiefe TI aufweisen als die übrigen Teilbereiche der Gebiete 2 und 3, deren Eindringtiefe mit T bezeichnet ist. Die Eindringtiefe der Gebiete 2 und 3 in fig. 1 entspricht der Eindringtiefe von 2A und 3A und ist ebenfalls mit T1 bezeichnet. Der Abstand A des für die Gebiete 10, 11 und 12 gemeinsamen, im wesentlichen ebenen pn-Übergangs 13 von der Grenzfläohe 4 ist größer als TI aber kleiner als T. Hierdurch gelingt es, die Source- und Drain-Gebiete 2 und 3 besser zu kontaktieren, als es bei den sehr dünnen Gebieten 2 und 3 der Fig. 1 der Fall ist.
  • Der Teilbereich 3A weist mit Vorteil in Richtung auf das Gate 6 mindestens eine Länge L auf, die der Abmessung der Raumladungszone entspricht, welche sich bei Zuführung einer Spannung VDD an den Anschluß 8 unterhalb des Gebiets 3 in der genannten Richtung ausbildet.
  • Aus fertigungstechnischen GrUnden ist es zweckmäßig, wenn die Teilbereiche 2A und 3A eine Arsen-Dotierung aufweisen und die übrigen Teilbereiche der Gebiete 2 und 3 mit einer Phosphor-Dotierung versehen sind.
  • 4 Patentansprüche 2 Figuren

Claims (1)

  1. Patentansprüche 1. Feldeffekt-Transistor des Verarmungstyps mit in einen dotierten Halbleiterkörper eines ersten Leitungstyps eingefügtem Source- und Drain-Gebiet, mit einem diese verbindenden und schwächer als diese dotierten Verarmungsgebiet eines zweiten Leitungstyps und mit einem das letztere überdeckenden, gegen den Halbleiterkörper isolierten Gate aus einem polykristallinen Halbleitermaterial des ersten Leitungstyps, das einen so hohen Dotierungsgrad hat, daß sich bei spannungslesem Gate eine den gesamten Querschnitt des Verarmungsgebiets ansfüllende Raumladungszone ausbildet, d a d u r c h g e k e n n z e i c h n e t , daß unterhalb des Sonrce- und des Drain-Gebiets (2 und 3) und an diese angrenzend jeweils zusätzliche Halbleitergebiete (11 und 12)des zweiten Leitungstyps vorgesehen sind, die wenigstens annähernd den gleichen Dotierungsgrad aufweisen wie das Verarmungsgebiet (10) und zusammen mit diesem einen gemeinsamen, im wesentlichen ebenen pn-Vbergang (13) zu dem angrenzenden Teil des Halbleiterkörpers (1) haben, 2. Feldeffekt-Transistor nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß das Source- und das Drain-Gebiet (2 und 3) jeweils Teilbereiche t2A, 3A) aufweisen, die den source- und drain-seitigen Gatekanten zu; gewandt sind und eine wesentlich kleinere Eindringtiefe (21) in den Halbleiterkörper (1) haben als die übrigen Teilbereiche des Source- und des Drain-Gebiets (2 und 3), und daß der Abstand (A) des gemeinsamen, im wesentlichen ebenen pn-Übergangs (13) von der das Gate (6) tragenden.
    Grenzfläche (4) des Halbleiterkörpers (1) großer ist als die Eindringtiefe (e1) der erstgenannten Teilbereiche (2, 3A) und kleiner als die (e) der übrigen Teilbereiche.
    3. Feldeffekt-Transistor nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die laterale Ausdehnung (L) des eine kleinere Eindringtiefe (21) aufweisenden Teilbereiches (3A) des Draingebiets (3) in Richtung auf die drainseitige Kante des Gate (6) der Abmessung der Raumladungszone des Draingebiets (3) in derselben Richtung entspricht oder diese übersteigt.
    4. Feldeffekt-Transistor nach Anspruch 2 oder 3, d a -d u r c h g e k e n n z e i c h n e t , daß die eine kleinere Eindringtiefe (e1) aufweisenden Teilbereiche (2A, 3A) des Source- und des Drain-Gebiets (2 und 3) eine Arsen-Dotierung aufweisen und die übrigen Teilbereiche dieser Gebiete (2 und 3) mit einer Phosphor-Dotierung versehen sind.
DE19813138747 1981-09-29 1981-09-29 Selbstsperrender feldeffekt-transistor des verarmungstyps Withdrawn DE3138747A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813138747 DE3138747A1 (de) 1981-09-29 1981-09-29 Selbstsperrender feldeffekt-transistor des verarmungstyps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813138747 DE3138747A1 (de) 1981-09-29 1981-09-29 Selbstsperrender feldeffekt-transistor des verarmungstyps

Publications (1)

Publication Number Publication Date
DE3138747A1 true DE3138747A1 (de) 1983-04-14

Family

ID=6142937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813138747 Withdrawn DE3138747A1 (de) 1981-09-29 1981-09-29 Selbstsperrender feldeffekt-transistor des verarmungstyps

Country Status (1)

Country Link
DE (1) DE3138747A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0255133A2 (de) * 1986-07-31 1988-02-03 Hitachi, Ltd. MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
WO1990010309A2 (en) * 1989-03-02 1990-09-07 Thunderbird Technologies Inc. Fermi threshold field effect transistor
WO1993015524A1 (en) * 1992-01-28 1993-08-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor with reduced gate and diffusion capacitance
WO1994019830A1 (en) * 1993-02-23 1994-09-01 Thunderbird Technologies, Inc. High saturation current, low leakage current fermi threshold field effect transistor
US5440160A (en) * 1992-01-28 1995-08-08 Thunderbird Technologies, Inc. High saturation current, low leakage current fermi threshold field effect transistor
US5525822A (en) * 1991-01-28 1996-06-11 Thunderbird Technologies, Inc. Fermi threshold field effect transistor including doping gradient regions
WO1996018211A1 (en) * 1994-12-07 1996-06-13 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
WO1997004489A1 (en) * 1995-07-21 1997-02-06 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors
WO1997033321A1 (en) * 1996-03-08 1997-09-12 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1764847B2 (de) * 1967-08-18 1974-01-24 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zum Herstellen einer Halbleiteranordnung
US4242691A (en) * 1978-09-18 1980-12-30 Mitsubishi Denki Kabushiki Kaisha MOS Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1764847B2 (de) * 1967-08-18 1974-01-24 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zum Herstellen einer Halbleiteranordnung
US4242691A (en) * 1978-09-18 1980-12-30 Mitsubishi Denki Kabushiki Kaisha MOS Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: IEEE Journal of Solid-State Circuits, Vol. SC-15, No.5, Oktober 1980, S.809-815 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0255133A2 (de) * 1986-07-31 1988-02-03 Hitachi, Ltd. MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
EP0255133A3 (en) * 1986-07-31 1988-12-07 Hitachi, Ltd. Mos field-effect transistor and method of making the same
US4916500A (en) * 1986-07-31 1990-04-10 Hitachi, Ltd. MOS field effect transistor device with buried channel
WO1990010309A2 (en) * 1989-03-02 1990-09-07 Thunderbird Technologies Inc. Fermi threshold field effect transistor
WO1990010309A3 (en) * 1989-03-02 1991-01-24 Thunderbird Tech Inc Fermi threshold field effect transistor
US5525822A (en) * 1991-01-28 1996-06-11 Thunderbird Technologies, Inc. Fermi threshold field effect transistor including doping gradient regions
US5440160A (en) * 1992-01-28 1995-08-08 Thunderbird Technologies, Inc. High saturation current, low leakage current fermi threshold field effect transistor
US5369295A (en) * 1992-01-28 1994-11-29 Thunderbird Technologies, Inc. Fermi threshold field effect transistor with reduced gate and diffusion capacitance
WO1993015524A1 (en) * 1992-01-28 1993-08-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor with reduced gate and diffusion capacitance
US5543654A (en) * 1992-01-28 1996-08-06 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
US5786620A (en) * 1992-01-28 1998-07-28 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same
US5814869A (en) * 1992-01-28 1998-09-29 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors
WO1994019830A1 (en) * 1993-02-23 1994-09-01 Thunderbird Technologies, Inc. High saturation current, low leakage current fermi threshold field effect transistor
WO1996018211A1 (en) * 1994-12-07 1996-06-13 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
WO1997004489A1 (en) * 1995-07-21 1997-02-06 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors
WO1997033321A1 (en) * 1996-03-08 1997-09-12 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE69515876T2 (de) Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
DE3881304T2 (de) MOS-Transistor.
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE2922334C2 (de)
EP0037105B1 (de) Feldeffekttransistor
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE2903534A1 (de) Feldeffekttransistor
DE2242026A1 (de) Mis-feldeffekttransistor
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69215935T2 (de) Laterale Feldeffekthalbleiteranordnung mit isolierter Gateelektrode
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE69317004T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE3138747A1 (de) Selbstsperrender feldeffekt-transistor des verarmungstyps
DE2059072A1 (de) Halbleiter-Einrichtung
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee