DE1514082C3 - Feldeffekt-Transistor - Google Patents

Feldeffekt-Transistor

Info

Publication number
DE1514082C3
DE1514082C3 DE1514082A DE1514082A DE1514082C3 DE 1514082 C3 DE1514082 C3 DE 1514082C3 DE 1514082 A DE1514082 A DE 1514082A DE 1514082 A DE1514082 A DE 1514082A DE 1514082 C3 DE1514082 C3 DE 1514082C3
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
base body
insulator layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1514082A
Other languages
English (en)
Other versions
DE1514082B2 (de
DE1514082A1 (de
Inventor
Toshimitsu Momoi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1514082A1 publication Critical patent/DE1514082A1/de
Publication of DE1514082B2 publication Critical patent/DE1514082B2/de
Application granted granted Critical
Publication of DE1514082C3 publication Critical patent/DE1514082C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft einen Feldeffekt-Transistor (FET) aus einem Silicium-Einkristallgrundkörper eines ersten Leitfähigkeitstyps mit einer im wesentlichen ebenen Hauptfläche, in der eine Zuleitungszone und eine Ableitungszone entgegengesetzten Leitfähigkeitstyps angeordnet sind und die mit einer Isolatorschicht versehen ist, die mindestens den Teil der Hauptfläche zwischen der Zuleitungszone und der Ableitungszone überdeckt und auf der eine Torelektrode angeordnet ist. Ein Feldeffekt-Transistor dieses Aufbaus ist aus den US-PS 30 56 888 und 31 02 230 bekannt.
Die verwendete Isolatorschicht ist eine Siliciumdioxidschicht, die die Halbleiteroberfläche gegen äußere Einflüsse schützen soll. Wie in »Proceedings of the IEEE« 1963, Seiten 1190 bis 1202 beschrieben, bildet sich unter einer derartigen Isolatorschicht an der äußersten Oberfläche des Halbleiterkörpers eine Inversionsschicht, die bei einem p-Halbleiter η-leitend ist. Hierdurch kommt es zu einer Kanalbildung zwischen der Zu- und der Ableitungszone an der Oberfläche des Halbleiterkörpers unter der Isolatorschicht.
In der gleichen Veröffentlichung sind ferner zwei Transistortypen beschrieben, von denen der eine als »Depletion-Type Transistor« und der andere als »Induced Channel-Type Transistor« bezeichnet ist. Um einen Feldeffekt-Transistor des ersten Typs zu erhalten, wird der obenerwähnte Kanal belassen. Will man dagegen einen Feldeffekt-Transistor des zweiten Typs herstellen, so wird die Inversionsschicht, die infolge der durch thermische Oxidation erzeugten Isolatorschicht entsteht, dadurch kompensiert, daß in die Oberfläche des Halbleiterkörpers vor der Oxidation ein Störstoff eindiffundiert wird, der den gleichen Leitungstyp hat wie der Halbleiterkörper. Wie unter Bezugnahme auf Fig. 8 der Veröffentlichtung erläutert, läßt sich also die Abhängigkeit des an der Ableitungszone abgenommenen Stroms von der an der Torelektrode liegenden Spannung durch einen solchen Diffusionsvorgang beeinflussen.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekt-Transistor anzugeben, bei dem die Dichte der Donatoren in der Halbleiteroberfläche unter der Isolatorschicht unabhängig von der Anwendung sonstiger Maßnahmen bei der Transistorherstellung, wie etwa Eindiffundieren von Störstoff, verringert ist.
Diese Aufgabe wird bei dem Feldeffekt-Transistor der eingangs angegebenen Gattung dadurch gelöst, daß die Hauptflächc im wesentlichen parallel zu einer 1100)-Kristallebene oder zu einer |110|-Kristallebene ausgerichtet ist.
Bei sonst gleichem Aufbau und gleicher Herstellungsweise ist bei einem Feldeffekt-Transistor, dessen Halbleiterkörper eine derart ausgerichtete Hauptfläche aufweist, die Donatorendichte unter der Isolatorschicht geringer als bei einem Feldeffekt-Transistor, bei dem die Hauptfläche des Halbleiterkörpers in herkömmlicher Weise parallel zu einer {111}-Kristallebene ausgerichtet ist. Infolgedessen ist die Schwellenspannung Vco an der Torelektrode kleiner. Da diese Spannung wiederum die
ίο Betriebsspannung der MOSFET-Schaltung bestimmt, können Schaltungen, die Transistoren mit {100}- oder (110}-orientiertem Grundkörper verwenden, bei niedrigerer Betriebsspannung eingesetzt werden als solche mit {111 (-orientiertem Grundkörper.
Infolge der Verringerung der Donatorendichte braucht ferner zu deren Kompensation nur eine entsprechend kleinere Menge an Akzeptoren in den Grundkörper eingebracht zu werden, um einen Feldeffekt-Transistor mit gewünschter Charakteristik zu erzielen. Daher ist die Kapazität zwischen der Ableitungszone und dem Grundkörper verringert, und die Durchbruchspannung zwischen der Ableitungszone und dem Grundkörper ist erhöht. Die geringere Menge an einzubringenden Akzeptoren ist ferner insofern von Vorteil, als Dotierverfahren nur schwer mit hoher Genauigkeit steuerbar sind und gewünschte Eigenschaften eines Feldeffekt-Transistors um so weniger genau erreichbar sind, je mehr Dotiermaterial eingeführt werden soll.
Ein zusätzlicher Vorteil besteht darin, daß die Elektronenbeweglichkeit an der Grenzfläche zwischen dem Siliciumkörper und der Isolatorschicht für die {100}- und die {110}-Orientierungen größer ist als für die (111 (-Orientierung. Aufgrund der erhöhten Elektronenbeweglichkeit besitzen die erfindungsgemäßen Feldef-
j5 fekt-Transistoren eine erhöhte Leitfähigkeit. Um den gleichen Strom leiten zu können, kann daher die Kanalbreite verringert werden. Dies resultiert in einem geringeren Flächenbedarf des einzelnen Transistors, was wiederum eine Erhöhung der Integrationsdichte zuläßt.
Durch die höhere Elektronenbeweglichkeit sind ferner Frequenzgang und Schaltgeschwindigkeit des MOSFETs verbessert.
Aus der deutschen Auslegeschrift 10 95 952 ist es bekannt, Halbleiterkörper, beispielsweise für Transistoren, herzustellen, deren Hauptfläche nicht nur zu einer {111 [-Kristallebene, sondern auch zu anderen Ebenen, darunter auch der {100}- oder {110}-Kristallebene, parallel ausgerichtet ist.
Ein ähnlicher Mehrschichten-Aufbau eines Transistors ist der belgischen Patentschrift 6 09 586 und der österreichischen Patentschrift 2 29 371 zu entnehmen. In beiden Fällen werden auf einem Halbleiterscheibchen eines gegebenen Leitfähigkeitstyps nacheinander Schichten abwechselnden Leitfähigkeitstyps epitaktisch gezüchtet. Wie die oben abgehandelte deutsche Auslegeschrift 10 95 952 erwähnt die belgische Patentschrift 6 09 586 in erster Linie die {11 !(-Orientierung für die Oberfläche des Halbleiterplättchens, wobei auch andere Orientierungen als Möglichkeiten genannt werden, bei-
bo spielsweise die {100}-, (HO)- und (211(-Ebenen. Demgegenüber bezeichnet die österreichische Patentschrift 2 29 371 die (lOO)-Fläche als besonders gut geeignet für einkristallines Aufwachsen von Halbleitermaterial. Beide Druckschriften beziehen sich auf Transistoren, die
b5 von Feldeffekt-Transistoren mit eindiffundierten Zu- und Ableitungszonen und einer auf einer Isolatorschicht liegenden Torelektrode verschieden sind.
Eine weitere Veröffentlichung, die sich mit dem epi-
taktischen Aufwachsen von einkristallinem Silicium auf einem Siliciumgrundkörper befaßt, findet sich in »Journal of the Electrochemical Society« 1960, Seiten 568 und 569. Dort wird festgestellt, daß einkristalline Siliciumschichten auf einem Silicium-Grundkörper mit (100}-Orientierung aufwachsen.
Eine weitere rein wissenschaftliche Arbeit stellt die Veröffentlichung in »The Bell System Technical Journal« 1959, Seiten 749 bis 783 dar, die sich mit der Stabilisierung von Siliciumoberflächen befaßt. Hier wird die Oberflächenatomstruktur am Beispiel einer |100)-orientierten reinen Siliciumoberfläche erläutert. Auch hier wird die bereits eingangs genannte, grundsätzlich auftretende Kanalbildung unter einer Oxidschicht erwähnt.
In »Compound Semiconductors« 1962, Seiten 423 bis 431, sind Untersuchungen der Oberflächenzustände für verschiedene Halbleiteroberflächen beschrieben, wobei außer der {lll}-Orientierung auch die (100)- und |110[-Orientierungen als Beipiele erwähnt werden, ohne irgendwelche Unterschiede zwischen diesen Orientierungen anzugeben.
In der deutschen Patentschrift 11 04 074 ist gesagt, daß die Orientierung der Kristallachsen im Halbleiterkörper einen Einfluß auf die elektrischen Eigenschaften eines Transistors hat, doch bezieht sich diese Aussage auf Legierungstransistoren mit Germaniumbasis.
Schließlich ist in »Applied Physics Letters« 1963, Seiten 213 bis 215 gesagt, daß beim Implantieren von Cäsium in einen Siliciumkristall Unterschiede in elektrischen Eigenschaften in Abhängigkeit davon auftreten, ob die Cäsium-Ionen senkrecht zu einer (110}- oder einer jlllf-Kristallfläche auftreffen, wobei diese Unterschiede mit Implantationskanälen innerhalb der Diamantstruktur bzw. der Eindringtiefe der Cäsium-Ionen in Verbindung gebracht werden.
Der erfindungsgemäße Feldeffekt-Transistor wird im folgenden anhand der Zeichnung erläutert; es zeigt
Fig. 1 eine perspektivische, teilweise geschnittene Ansicht eines Feldeffekt-Transistors,
Fig.2a, 2b und 2c Kennlinien von erfindungsgemäßen Feldeffekt-Transistoren (F i g. 2a und 2b) und eines herkömmlichen Feldeffekt-Transistors (F i g. 2c), und
Fig.3a und 3b Kennlinien eines herkömmlichen (Fig.3a) und eines erfindungsgemäßen Feldeffekt-Transistors (F i g. 3b).
Fig. 1 zeigt einen auf folgende Weise hergestellten Feldeffekt-Transistor: Auf einem Silicium-Einkristallgrundkörper 1 mit p-Leitfähigkeit wird eine SKVIsolatorschicht 2 erzeugt und dann eine Metallelektrode 3 auf der Isolatorschicht 2 angebracht. Die SKVIsolatorschicht 2 verursacht eine Kanalschicht 4 an der entsprechenden Oberfläche des Einkristallgrundkörpers 1. Ferner werden Zonen 5 mit η-Leitfähigkeit innerhalb des Einkristallgrundkörpers gebildet, auf denen Elektroden 6 und 7 angebracht werden.
In diesem Zustand wird die Leitfähigkeit G zwischen den Klemmen 6 und 7 gemessen. Diese Leitfähigkeit kann durch folgende Gleichung ausgedrückt werden:
W L
wird; bei Q = 0 wird die obige Gleichung zu
G - q ■ N0S ·
W -j-,
wobei dann G proportional der Donatorendichte Nus an der Oberfläche ist.
Wenn nun eine Spannung Va an die Torelektrode 3 gelegt wird, bei der G gleich Null wird, gilt
q ■ N os = Q
für Va = VV;o. Dann gilt ferner
<?- Voo-Cc;.
wobei Ca die Kapazität der Torelektrode ist.
Aus Gleichung (3) kann Q bestimmt werden. Wenn somit G = O wird, kann aus q · N as = Q und Q = Vco ■ Ca dann die Donatorendichte an der Oberfläche Nas durch folgende Gleichung ausgedrückt werden:
Nas= Vco ■ CcJq.
Ausführungsbeispiel 1
wobei q die Elektronenladung, Afaydie Donatorendichte an der Oberfläche, (? die Ladung an der Elektrode Ζ,μά die Elektronenbeweglichkeit an der Oberfläche und L und Wdie Länge und Breite der Kanalschicht 4 bedeuten.
Q ist eine Ladung, die von außen her aufgebracht
In jedem Fall wird ein in F i g. 1 dargestellter Silicium-Einkristallgrundkörper 1 mit p-Leitfähigkeit und einem spezifischen Widerstand von 100 Ohm · cm verwendet.
Auf diesem Grundkörper~wird eine Siliciumdioxid-Isolatorschicht 2 von etwa 150 nm erzeugt und dann eine Torelektrode 3 aus Aluminium im Vakuum auf die Isolatorschicht 2 aufgedampft. Auf der Oberfläche des Einkristallgrundkörpers 1 bildet sich eine Kanalschicht 4.
Außerdem werden Zonen 5 mit η-Leitfähigkeit einer Länge von 1600μΐτι und etwa ΙΟμηι Tiefe bei einem gegenseitigen Abstand von etwa 7 μπι auf dem Einkristallgrundkörper 1 erzeugt und entsprechend mit einer Zuleitungselektrode 6 und einer Ableitungselektrode 7 versehen. Die Zonen 5 stellen ohmsche Kontakte für die Kanalschicht dar.
Zur Verringerung der Donatorendichte kann nach einem älteren Patent (DE-PS 14 89 052) eine Kombination von Wärmebehandlung und Spannungseinwirkung angewandt werden, durch die die Größe der Kanalschicht verringert wird. Jedoch ergibt sich auch hierbei eine untere Grenze, unter die die Donatorendichte an der Oberfläche des Halbleiters nicht gesenkt werden kann.
Die Existenz einer unteren Grenze für die Donatorendichte an der Oberfläche innerhalb der Kanalschicht bedeutet, daß in einem Feldeffekt-Transistor mit einer derartigen Kanalschicht der Ableitungsstrom für eine Torspannung Null nicht unter einen bestimmten Wert absinkt.
Um die Donatorendichte Nos an der Oberfläche der Kanalschicht 4 von auf obige Weise hergestellten Feldeffekt-Transistoren zu vermindern, wird gemäß dem älteren Patent eine Gleichspannung von 5 Volt an die Elektroden 3 und 6 (oder 7) angelegt, wobei die Elektrode 6 (oder 7) positiv ist. Nach Anlegen der Spannung wird der Transistor 2 h auf 350cC aufgeheizt, worauf die Donatorendichte an der Oberfläche der Kanalschicht 4 auf einen minimalen Wert der Donatorendichte absinkt.
Die Beziehung zwischen der Torspannung Vc (V) und der Leitfähigkeit G (mS) zwischen der Zuleitungs- und der Ableitungselektrode der Feldeffekt-Transistoren nach der Wärmebehandlung ist in den F i g. 2a bis 2c als
Kennlinienfeld graphisch dargestellt, wobei die F i g. 2a und 2b Feldeffekt-Transistoren mit (100}- bzw. (110}-Orientierung der Hauptfläche und F i g. 2c Feldeffekt-Transistoren mit {lll}-Orientierung der Hauptfläche entsprechen.
In jeder Figur sind die Mittelwerte der Ergebnisse von jeweils drei Proben mit {100}-, {110}- bzw. {111 [-Orientierung dargestellt.
Die Mittelwerte der Ergebnisse dieser drei Proben jeder Orientierung einschließlich der Orientierungsabhängigkeit der Elektronenbeweglichkeit an der Oberfläche sind in der folgenden Tabelle 1 aufgeführt.
Tabelle 1
Indices Vco (cm-2) 10" μά
(V) (Minimalwert) 10" (cm2/V-s)
{111} -5,5 8,3 · 10" 150
{110} -3,3 5.0 · 320
{100} -2,3 3,5 · 530
In der nachstehenden Tabelle 2 sind die entsprechenden Ergebnisse vor dem Verfahren der Kombination von Wärmebehandlung und Spannungseinwirkung dargestellt:
Tabelle 2
Indices
Vco
(V)
N ds (cm-2)
μά (cm2/V-s)
{111} -7,2 11,0 · 10" 170
{110} -4,6 6,4 · 10" 300
{100} -3,0 4,1 · 10" 500
Aus den Werten der Tabellen ergibt sich, daß die Torspannung Vco bei G = 0 in der Reihenfolge der Orientierungen {111}, {110} und {100} dem Betrage nach kleiner wird. Da die Spannung Vco proportional der Dowatorendichte an der Oberfläche Nns ist, wie aus Gleichung (4) hervorgeht, bedeutet ein kleiner Wert von Vco einen kleinen Wert für Nns- Daraus ist ersichtlich, daß die Donatorendichte N as an der Oberfläche der Kanalschichten 4 bei den obigen drei Kristallorientierungen in der angegebenen Reihenfolge kleiner wird.
Darüber hinaus bedeutet eine hohe Elektronenbeweglichkeit /id eine große Leitfähigkeitsänderung bei einer Änderung der Torspannung, d. h. eine hohe Spannungsabhängigkeit, was bei MOSFETs besonders vorteilhaftist.
Aus den Ergebnissen geht klar hervor, daß durch die erfindungsgemäße Orientierung der Hauptfläche im wesentlichen parallel zu einer {100}- oder {110}-Kristallebene die Donatorendichte an der Halbleiteroberfläche gegenüber der {111}-Orientierung herabgesetzt ist.
Ausführungsbeispiel 2
Aus zwei Silicium-Einkristallgrundkörpern 1 mit {111}- und {100}-Ebenen an ihrer Oberfläche weiden p-Halbleiter mit einem Widerstand von 4 Ohm ■ cm hergestellt. Jeder Einkristallgrundkörper 1 wird 20 min in einer Dampfatmosphäre von 1000"C wärmebehandelt, worauf sich eine Siliciumdioxid-Isolatnrschicht 2 von etwa 150 nm Dicke bildet, wie in F i g. 1 schematisch dargestellt ist. Es bildet sich außerdem eine Kanalschicht 4 unmittelbar unterhalb der Siliciumdioxid-Isolatorschicht 2 aus. Daraufhin wird durch Aufdampfen im Vakuum Aluminium auf die Siliciumdioxid-Isolatorschicht 2 aufgebracht, um eine Torelektrode 3 mit L = 5 μΐη und W= 1600 μίτι zu erzeugen (vgl. L und Win Fig. 1).
Zusätzlich werden Zonen 5 mit η-Leitfähigkeit mit einer Länge von 1600 μπι, einer Dicke von 10 μηι, einem Widerstand von etwa 0,5 Ohm · cm und einem gegenseitigen Abstand von 5 μπι im Einkristallgrundkörper 1 erzeugt, mit denen eine Zuleitungselektrode 6 und eine Ableitungselektrode 7 verbunden werden.
Daraufhin wird eine Gleichspannung von 5 Volt an die Elektrode 6 bzw. die Elektrode 7 und die Torelektrode 3 des Feldeffekt-Transistors angelegt, wobei die Elektrode 6 bzw. 7 positiv ist.
Bei angelegter Spannung wird der Feldeffekt-Transistor bei 350° C 1 h oder langer einer Wärmebehandlung unterworfen, bis die Donatorendichte an der Oberfläche der Kanalschicht 4 ein Minimum erreicht.
Die angelegte Gleichspannung, die Erhitzungstemperatur und die Behandlungszeit sind beispielhaft; bei höherer Gleichspannung können kürzere Behandlungszeiten genügen. Die einzige Forderung für die Kombination der obigen drei Behandlungsfaktoren ist, daß die Donatorendichte an der Oberfläche der Kanalschicht 4 abnimmt. Bei einem Silicium-Einkristallgrundkörper sollte die Behandlungstemperatur mindestens 750C betragen, da sonst die Donatorendichte an der Oberfläche nicht auf einen Minimalwert erniedrigt werden kann.
Als Ergebnis der obigen Behandlung ergeben sich je nach der Orientierung der Hauptfläche verschiedene Grenzwerte einer minimalen Donatorendichte an der Oberfläche, wie aus den Ergebnissen der Tabelle 1 hervorgeht. Diese Grenzwerte können nicht unterschritten werden. Als Ergebnis einer Berechnung nach Gleichung
(4) ergibt sich gemäß dem Ausführungsbeispiel 2 insbesondere, daß der Minimalwert für Nqs im Fall einer {111}-Ebene 5 · 10"/cm2 und im Fall einer {100}-Ebene 2 ■ 10''/cm2 beträgt.
Wie aus F i g. 3b gegenüber F i g. 3a ersichtlich ist, sind beim erfindungsgemäßen Feldeffekt-Transistor die Abstände zwischen den Kurven verschiedener Spannungen Vc größer.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Feldeffekt-Transistor aus einem Silicium-Einkristallgrundkörper eines ersten Leitfähigkeitstyps mit einer im wesentlichen ebenen Hauptfläche, in der eine Zuleitungszone und eine Ableitungszone entgegengesetzten Leitfähigkeitstyps angeordnet sind und die mit einer Isolatorschicht versehen ist, die mindestens den Teil der Hauptfläche zwischen der Zuleitungszone und der Ableitungszone überdeckt und auf der eine Torelektrode angeordnet ist, dadurch gekennzeichnet, daß die Hauptfläche im wesentlichen parallel zu einer {100}-KristaIlebene oder zu einer {110)-Kristallebene ausgerichtet ist.
DE1514082A 1964-02-13 1965-02-12 Feldeffekt-Transistor Expired DE1514082C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP738864 1964-02-13

Publications (3)

Publication Number Publication Date
DE1514082A1 DE1514082A1 (de) 1969-09-18
DE1514082B2 DE1514082B2 (de) 1974-04-25
DE1514082C3 true DE1514082C3 (de) 1984-08-30

Family

ID=11664527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1514082A Expired DE1514082C3 (de) 1964-02-13 1965-02-12 Feldeffekt-Transistor

Country Status (4)

Country Link
US (1) US3643137A (de)
DE (1) DE1514082C3 (de)
GB (1) GB1100124A (de)
NL (1) NL154867B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860948A (en) * 1964-02-13 1975-01-14 Hitachi Ltd Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby
US3585464A (en) * 1967-10-19 1971-06-15 Ibm Semiconductor device fabrication utilizing {21 100{22 {0 oriented substrate material
US3651565A (en) * 1968-09-09 1972-03-28 Nat Semiconductor Corp Lateral transistor structure and method of making the same
NL171309C (nl) * 1970-03-02 1983-03-01 Hitachi Ltd Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium.
GB2000638B (en) * 1977-06-29 1982-01-20 Tokyo Shibaura Electric Co Semiconductor device
US5171703A (en) * 1991-08-23 1992-12-15 Intel Corporation Device and substrate orientation for defect reduction and transistor length and width increase

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB805292A (en) * 1953-12-02 1958-12-03 Philco Corp Semiconductor devices
GB797687A (en) * 1956-05-28 1958-07-09 Marconi Wireless Telegraph Co Improvements in or relating to processes for the manufacture of semi-conductor rectifiers
GB852003A (en) * 1958-06-10 1960-10-19 Siemens Edison Swan Ltd Improvements relating to the production of wafers of semi-conductor material
US2986481A (en) * 1958-08-04 1961-05-30 Hughes Aircraft Co Method of making semiconductor devices
GB922150A (en) * 1958-08-04 1963-03-27 Philips Electrical Ind Ltd Improvements in or relating to methods of making semiconductor bodies
US2994811A (en) * 1959-05-04 1961-08-01 Bell Telephone Labor Inc Electrostatic field-effect transistor having insulated electrode controlling field in depletion region of reverse-biased junction
NL265382A (de) * 1960-03-08
NL267831A (de) * 1960-08-17
GB923153A (en) * 1960-08-18 1963-04-10 Fairchild Semiconductor Semiconductor strain gauge
US3045129A (en) * 1960-12-08 1962-07-17 Bell Telephone Labor Inc Semiconductor tunnel device
AT229371B (de) * 1961-04-14 1963-09-10 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung
US3330030A (en) * 1961-09-29 1967-07-11 Texas Instruments Inc Method of making semiconductor devices
FR1308788A (fr) * 1961-10-16 1962-11-09 Merck & Co Inc Matière semi-conductrice et son procédé de fabrication
DE1867911U (de) * 1961-12-07 1963-02-28 Gerda Wilberger Buegelbrett mit standvorrichtung.
US3255005A (en) * 1962-06-29 1966-06-07 Tung Sol Electric Inc Masking process for semiconductor elements
US3384829A (en) * 1963-02-08 1968-05-21 Nippon Electric Co Semiconductor variable capacitance element
US3349475A (en) * 1963-02-21 1967-10-31 Ibm Planar injection laser structure
US3244566A (en) * 1963-03-20 1966-04-05 Trw Semiconductors Inc Semiconductor and method of forming by diffusion
GB1094068A (en) * 1963-12-26 1967-12-06 Rca Corp Semiconductive devices and methods of producing them
US3303059A (en) * 1964-06-29 1967-02-07 Ibm Methods of improving electrical characteristics of semiconductor devices and products so produced

Also Published As

Publication number Publication date
DE1514082B2 (de) 1974-04-25
NL6501818A (de) 1965-08-16
NL154867B (nl) 1977-10-17
DE1514082A1 (de) 1969-09-18
US3643137A (en) 1972-02-15
GB1100124A (en) 1968-01-24

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE3788525T2 (de) Feldeffekttransistoranordnungen.
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2160427C3 (de)
DE1807857A1 (de) Metall-Halbleitertransistor
DE3145592A1 (de) &#34;eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte&#34;
DE1076275B (de) Halbleiteranordnung mit mindestens einem flaechenhaften pn-UEbergang
DE112014001050T5 (de) Halbleitereinrichtung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE3038571C2 (de) Zenerdiode
DE1917013A1 (de) Halbleitervierschichttriode
DE1811492A1 (de) Feldeffekttransistor
DE2503864B2 (de) Halbleiterbauelement
DE2453279C3 (de) Halbleiteranordnung
DE69622135T2 (de) Transistor von hoher Elektronenbeweglichkeit mit einem InAs/InGaAs Supergitter
DE3940388C2 (de)
DE1282796B (de) Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
DE1514082C3 (de) Feldeffekt-Transistor
DE2023557A1 (de) Metall-Isolator-Halbleiter-Baueleinent, insbesondere MIS-Feldeffekt-Transistor, für hohe Spannungen und Verfahren zu dessen Herstellung
DE3688318T2 (de) Feldeffekttransistor.

Legal Events

Date Code Title Description
BHJ Nonpayment of the annual fee
BI Miscellaneous see part 2
8226 Change of the secondary classification

Ipc: H01L 29/76

8281 Inventor (new situation)

Free format text: ONO, MINORU, KODAIRA, TOKYO, JP MOMOI, TOSHIMITSU KAWACHI, YOUJI, TOKYO, JP

8228 New agent

Free format text: BEETZ SEN., R., DIPL.-ING. BEETZ JUN., R., DIPL.-ING. DR.-ING. TIMPE, W., DR.-ING. SIEGFRIED, J., DIPL.-ING. SCHMITT-FUMIAN, W., PRIVATDOZENT, DIPL.-CHEM. DR.RER.NAT. STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

C3 Grant after two publication steps (3rd publication)