DE1949523B2 - Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor - Google Patents

Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor

Info

Publication number
DE1949523B2
DE1949523B2 DE1949523A DE1949523A DE1949523B2 DE 1949523 B2 DE1949523 B2 DE 1949523B2 DE 1949523 A DE1949523 A DE 1949523A DE 1949523 A DE1949523 A DE 1949523A DE 1949523 B2 DE1949523 B2 DE 1949523B2
Authority
DE
Germany
Prior art keywords
zone
zones
semiconductor substrate
conductivity type
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1949523A
Other languages
English (en)
Other versions
DE1949523A1 (de
DE1949523C3 (de
Inventor
Kenneth John Los Altos Hills Calif. Moyle (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE1949523A1 publication Critical patent/DE1949523A1/de
Publication of DE1949523B2 publication Critical patent/DE1949523B2/de
Application granted granted Critical
Publication of DE1949523C3 publication Critical patent/DE1949523C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/04—Dopants, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1. Ein derartiges Halbleiterbauelement ist aus der US-PS 34 00 383 bekannt.
Außerdem ist aus der FR-PS 14 84 322 ein Halbleiterbauelement mit einem Halbleitersubstrat und einem an einer Oberfläche dieses Substrats ausgebildeten Isolierschicht-Feldeffekttransistor bekannt, bei dem die Zuleitung zur Gate-Elektrode mit einer Zone vom Leitungstyp der Source- bzw. der Drainzone verbunden ist. Diese Zone bildet zusammen mit dem Substrat, das sie umgibt, eine Diode zum Schutz der Gate-Isolationsschicht gegen Durchschläge. Bei diesem Bauelement überquert die Zuleitung zur Gate-Elektrode einen Teil der Source-Zone. Damit zwischen diesem Teil der Source-Zone und der zur Schutzdiode gehörenden Zone kein leitender Kanal durch Feldinversion des Leitungstyps des Substrats infolge eines Potentials an der Zuleitung zur Gate-Elektrode gebildet wird, ist zwischen der Source-Zone und der zur Schutzdiode gehörenden Zone unterhalb der Zuleitung zur Gate Elektrode im Substrat eine Zone vom Leitungstyp des Substrats, die einen kleineren Widerstand als das Substrat hat, vorgesehen. Diese Zone ist von der Source-Zone und von der zur Schutzdiode gehörenden Zone beabstandet.
Bei den bekannten Halbleiterbauelementen befindet sich ein Substratkontakt an der dem Feldeffekttransistor gegenüberliegenden Oberfläche des Halbleitersubstrates.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement der im Oberbegriff des Anspruchs 1 genannten Art so auszugestalten, daß der Substratkontakt an derselben Oberfläche wie der lsplierschicht-Feldeffektransistor liegt. Außerdem soll für die Gate-Isolationsschicht eine Schutzdiode mit niedriger Durchbruchsspannung geschaffen werden.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 genannten Merkmale gelöst.
Eine zweckmäßige Ausgestaltung des Halbleiter-. bauelemente durch Verwendung von Antimon als Dotierungsstoff für die ringförmige Schutzzone ist im Anspruch 2 genannt
Antimon hat einen niedrigen Diffusionskoeffizienten
beim Eindiffundieren in Silicium und Siliciumdioxyd
:<' sowie einen niedrigen Dampfdruck im Vergleich zu - Phosphor und Arsen, das gewöhnlich sonst als Donator vom N-Typ verwendet wurde. Diese Eigenschaften von Antimon erlauben es, das Plättchen einer Reihe von Behandlungen mit hoher Temperatur nach vorherigem
' ■ Niederschlag und Diffusion zu unterwerfen, ohne daß die diffundierte Struktur merklich beeinträchtigt wird.
Zurr. Beispiel erlaubt eine lange Gate-Oxydation bei 1000° C das Ziehen einer dicken Oxydschicht über den
P- und N-Zonen, ohne daß der N-Übergang zu weit das Substrat eindiffundiert.
Durch die Erfindung wird eine Erd- oder Massenelektrode auf der Oberseite vorgesehen, die es ermöglicht, Masseverbindungen an dem Plättchen herzustellen, ohne daß es notwendig ist, metallene Leitungen durch das Plättchen hindurchlaufen zu lassen. Als Folge der Tatsache, daß kein rückseitiger Ohmscher Anschluß erforderlich ist, ergeben sich gewisse Vorteile hinsichtlich der Packung.
Da das neue Halbleiterbauelement sowohl N- als auch ι·■ P-Diffusionen erfordert, ist die gleichzeitige Herstellung einer Diode niedriger Spannung möglich, die dazu benutzt werden kann, die Steuerelektrode zu schützen. Zum Beispiel kann die Durchbruchsspannung dieser Schutzdiode, welche von den benutzten Dotierungs- · Stoffkonzentrationen abhängt, eine niedrigere Größenordnung haben als die Durchb-uchsspannung des Gate-Dielektrikums.
Im folgenden werden die Erfindung und die mit ihr erzielten Vorteile anhand eines in den Zeichnungen " dargestellten Ausführungsbeispiels erläutert.
Anhand der F i g. I bis 11 wird zur Veranschaulichung des Aufbaus eines erfindungsgemäßen Halbleiterbauelements das bei der Herstellung anzuwendende Fünf-Masken-Verfahren beschrieben.
F i g. 12 ist eine Grundrißdarstellung eines vollständigen Halbleiterbauelements gemäß der Erfindung, das nach dem in den Fig. 1 bis 11 veranschaulichten Verfahren hergestellt ist.
Fig. 13 ist ein Querschnitt des Halbleiterbauelements ■ ■ von Fig. 12längsder Linie 13-13.
F i g. 14 ist ein Querschnitt des Halbleiterbauelements von Fig. 12 längs der Linie 14-14.
Die grundsätzliche Reihenfolge der Oxydationen, Aufbringvorgänge und Diffusionen bei dem anhand der Fig. I bis 11 veranschaulichten Fünf-Masken-Verfahren ist weitgehend die gleiche für die Herstellung eines Halbleiterbauelements mit einem lsoliersehicht-Feldefiekiiransistor (IGFET) mit einem N-Kana!, einem
3 4 - .
P-Kanal oder einer Anordnung mit P- und N-Kanal. Die - ■«*-- >
äinzigen Unterschiede bei der Herstellung eines i^-t^
N-Kanals oder eines P-Kanals oder beider liegen in dem Leitfähigkeitstyp des als Substrat verwendeten Ausgangsmaterials und der Reihenfolge der ersten beiden "· Maskierungsstufen.
Als Ausführungsbeispiel für die Durchführung des Fünf-Masken-Verfahrens mit dem Ergebnis eines IGFET-Aufbaues wird nachstehend eine Folge von Verfahrensstufen zur Herstellung einer P-Kanalanord- '" nung im einzelnen beschrieben. Wie F i g. t der Zeichnung zeigt, ist oberhalb des vorbereiteten Substrats 24 aus Silicium vom N-Typ eine erste Maske 20 mit einer im wesentlichen rechteckigen öffnung 22' vorgesehen. Dieser Zusammenbau wird einer Antimon- ■' diffusion unterworfen, um zu veranlassen, daß eine stark dotierte η+-Zone 22 als ringförmige Schutzzone gegen Feldinversion in die Oberfläche der Unterlage 24 eindiffundiert wird. Durch die Verwendung von Antimon, das einen niedrigen Diffusionskoeffizienten -'(> als Donator vom N-Typ hat, kann das Plättchen einer Reihe von Behandlungen mit hoher Temperatur nach vorherigem Niederschlag und vorheriger Diffusion unterworfen werden, ohne daß die diffundierte Struktur praktisch beeinträchtigt wird -'<
Zusätzlich zu dem Rechteck für die Schutzzone enthält die öffnung in der Maske 20 noch einen Vorsprung 26', der dazu dient, die Anbringung eines äußeren Kontakts an das Substrat 24 zu erleichtern, !n F i g. 2 ist ein Querschnitt längs der Linie 2-2 nach der «" ' ersten Diffusion gezeigt. ■ -.
Die zweite Maske 28 ist in Fig.3 dargestellt. Sie enthält zwei große öffnungen 30' und 32' und zwei kleinere öffnungen 34' und 36'. Nach Anbringung der Maske 28 wird der Zusammenbau einem Donator vom >' P-Typ wie Bor ausgesetzt und es werden vier P+ Zonen in die Unterlage 24 eindiffundiert. Durch die öffnungen 30' bzw. 32' werden eine Sourcezone 30 und eine Drainzone 32 erzeugt, wie in F i g. 6 gezeigt. F i g. 4 ist ein Querschnitt längs der Linie 4-4 nach der P-Diffusion. 4"
Nach der P-Diffusion wird eine Oxydschicht 38 über das Plättchen 24 gezogen, wie in Fig. 5 und 6 dargestellt, so daß ein isolierendes Medium auf der Oberfläche geschaffen wird. Eine dritte oder »Gate«- Maske 40, welche die öffnungen 42'* 44', 4b', 48' und 50' ' · enthält, wird dann über die Oxydschicht 38 gelegt und in diese werden die Löcher 42, 44, 46, 48 und 50 eingeschnitten, wie in F i g. 7 und 8 gezeigt. Das Loch 46 bildet dabei die öffnung, in welche das Gate oder die Steuerelektrode anschließend eingebracht wird. An- ·" schließend an diese Maske wird eine dünne Gateoxydschicht 52 über der die Ränder der Source- und Drainzone trennenden Zone gezogen. Diese Schicht 52 dient als Isolator zum Trennen der metallenen Steuerelektrode von der Source- und Drainzone 30 bzw. ·> 32.
In gleicher Weise wird eine dünne Oxydschicht auch in den anderen freigelegten Löchern gezogen, aber diese Schichten werden während der nächsten Verfahrensstufe entfernt. Wie in F i g. 8 gezeigt, ist eine vierte '"' Maske 54 mit vier öffnungen 56', 58', 60' und 62' vorgesehen, um das Entfernen der unerwünschten Oxydschichten zu ermöglichen und auf diese Weise die N- und P-Zonen unterhalb der öffnungen 56, 58,60 und 62, wie in F i g. 9 und 10 gezeigt, freizulegen. h '■
Wie die Fig. 10 und !! zeigen, wird dann die fünfte und letzte Maske 64 über das Plättchen 24 gelegt, und es werden Metallzonen 66,68, 70 und 72 auf das Plättchen
5 6
durch die öffnungen 66', 68', 70' bzw. 72' aufgedampft, und 34 aneinandergesetzt und mit dem metallenen
um auf diese Weise eine Steuerelektrode 70 sowie Verbindungsstreifen 66, wie in Fig. 13 dargestellt,
Metallkontakte für die verschiedenen Elemente des kurzgeschlossen werden.
FET zu schaffen. Diese neuartige Ausbildung, durch die ein wirksamer
Wenden wir uns nun der Fig. 12 zu, die eine ■ Erdungskontakt auf der Oberseite geschaffen wird, Oberansicht der fertigen IG FET-Anordnung zeigt. An führt zu mindestens zwei bedeutenden Vorteilen. Der dieser sind vier Metallstreifen 66, 68, 70 und 72 erste Vorteil besteht darin, daß ein einwandfreier vorgesehen, welche die Anbringung äußerer Kontakte Erdungskontakt an jedem Punkt des Plättchens ohne an der gesamten Anordnung erleichtern. Der Metall- das Erfordernis einer metallenen Verbindung zu streifen 66 bildet ein Kontaktglied, das die Hersteilung i" anderen Erdungspunkten hergestellt werden kann, eines guten Ohmschen Kontakts an dem Substrat 24 Dadurch wird eine beträchtliche Fläche auf dem gestattet. In gleicher Weise gestatten die Metallstreifen Plättchen erspart und die Planung (layout) des 68 und 72 die Herstellung von Anschlüssen, durch Plättchens erheblich vereinfacht Der zweite Vorteil ist welche die Source- und Drainzone 30 bzw. 32 mit einem der, daß, da kein rückseitiger Ohmscher Kontakt äußeren Stromkreis verbunden werden können. Der ' erforderlich ist, ein flexibleres Packen mit Überkreuzun-Metallstreifen 70 erfüllt einen doppelten Zweck. Er gen und ein Angießen an nichtohmsches Material bei dient als Steuerelektrode und äußerer Anschluß, niedriger Temperatur möglich wird, während er gleichzeitig eine Schutzdiode 36 in den Da in der Praxis viele auf demselben Plättchen in Stromkreis zwischen der Steuerelektrode 70 und dem enger Nachbarschaft zueinander hergestellte Halbäußeren Kreis einschaltet, -'ι leiteranordnungen vorhanden sind, die gewöhnlich
Da das als Ausgangsmaterial dienende Substrat, das durch Verbindungsleitungen verbunden sind, die von zur Herstellung einer IG FET-Anordnung erforderlich den benachbarten dotierten Zonen und von dem ist, einen relativ hohen spezifischen Widerstand hat, d. h. Substrat nur durch eine dünne Oxydschicht getrennt einen Widerstand in der Größenordnung von sind, kann eine Feldinversion auftreten und die 2 Ohm/cm, ist ein durch einfaches Anschmelzen des -'< Wirksamkeit des integrierten Schaltkreises ernsthaft metallenen Verbindungsstreifens 66 an das Substrat 24 beeinträchtigen. Feldinversion wird verursacht, wenn hergestellter Kontakt nicht-ohmisch. Dies machte bei eine metallene Verbindungsleitung dazu gebracht wird, früheren Ausführungen einen rückseitigen Ohmschen eine genügend negative Spannung anzunehmen, um an Kontakt erforderlich, der durch Klebung oder Lötung der Oberfläche des Substrats zwischen zwei benachbarmit dem Substrat verbunden und an sein auf der <" ten Zonen vom gleichen Leitfähigkeitstyp den Leitungs-Oberseite vorgesehenes Schaltungsmuster elektrisch typ des Substrats umzukehren. Wenn dies eintritt und' angeschlossen war. Dagegen wird nach der Erfindung, lB bi»hbi ail die im Falle einer P-Kanalanordnung, wie sie dargestellt iep ist, eine Schutzzone 22 mit einer angrenzenden Zone 34 ehtepvom P-Typ vorsieht, ein guter Erdungskontakt auf der : ■ iiia ada adaa aaiia Oberseite möglich gemacht, dadurch, daß die Zonen 26 bi>»i Λ-
Hierzu 2 Blatt Zeichnungen
, die beiden Zonen verschiedene Potentiale haben, t können schwerwiegende Funktionsstörungen der Schaltung sowie Leistungsverluste auftreten.
Dieser Zustand wird in bekannter Weise verhindert, indem zwei benachbarte Zonen mittels einer langgestreckten Zone getrennt werden, die eine hohe Dotierstoffkonzentration aufweist, d.h. in welcher Fremdstoffe vom N-Typ mit mehr als 10" Atomen pro cm2 Flächenkonzentration in die Feldzone zwischen zwei benachbarten P-Zonen eindiffundiert sind. Bei der dargestellten Anordnung ist diese Schutzzone der Ring aus N + Material 22, der die Source- und Drainzone 30 bzw. 32, wie in Fig. 12 dargestellt, umgibt. Die N-Kanalanordnung kann in gleicher Weise dadurch geschützt werden, daß eine Schutzzone aus Material vom P-Typ zwischen benachbarten N-Zonen vorgesehenwird.
Ein weiteres wichtiges Merkmal der Erfindung besteht darin, daß eine Hochspannungsdurchbruchschutzvorrichtung der in Fig. 12 und 14 dargestellten Art vorgesehen wird. Hierzu gehört die Schaffung einer Diode in der Steuerelektrode 70, bestehend aus einem Teil der N-Zone 22 und der P-Zone 36. Wegen der bei der IGFET-Herstellung verwendeten Substrate hohen ι spezifischen Widerslandes betrug bisher die tiefste erreichbare wirksame Diodendurchbruchspannung etwa 60 Volt. Diese früheren Dioden waren jedoch nicht immer verläßlich, da der Gateoxyddurchbruch in den lGFET-Anordnungen der beschriebenen Art bei etwa ι 100 Volt auftritt und die Widerstandsverluste bei den früheren Dioden es manchmal zuließen, daß die Oxyddurchbruchsspannung erreicht wurde, wenn die Diode genügend Strom aufnahm.
Andererseits kann durch gemeinsame Diffusion der , N- und P-Zone 22 und 36 eine niedrige Durchbruchsspannung in der Größenprdnung von 10 Volt oder weniger vorgesehen werden, was eine beträchtliche Verbesserung gegenüber früheren Ausführungen darstellt. Durch Einstellen der Konzentrationen in der ο P-Zone bzw. in der N-Zone könnte jede gewünschte Durchbruchspannungsgröße erreicht werden. Die? erlaubt die Verwendung besonders dünner Oxydschichten mit niedriger Durchbruchsspannung für niedrigere Schwellwerte. Bei sämtlichen Ausführungsformen nach . der Erfindung ist dieses Merkmal sowohl auf N-Kanalanordnungen als auch auf P-Kanalanordnungen anwendbar. Für R-Kanalanordnungen wird der Kontakt an der P-Zone hergestellt, während er bei N-Kanalanordnungen an der N-Zone hergestellt wird. hi Die oben beschriebene grundsätzliche Reihenfolge der Oxydationen, vorherigen Niederschläge und Diffusionen bleiben unverändert für die Fabrikation von N-Kanalanordnungen, P-Kanalanordnungen oder Anordnungen mit N- und P-KanaL Zum Beispiel kann ö genau der gleiche Prozeß, wie er oben für die Herstellung einer P-Kanalanordnung erläutert wurde, auch dazu benutzt werden, eine entsprechende N-Kanalanordnung herzustellen. Der einzige Unterschied liegt darin, daß ein Substrat vom entgegengesetzten -,ο Leitfähigkeitstyp erforderlich ist und die Reihenfolge der ersten beiden Masken 20 und 28 umgekehrt wird. In diesem Falle werden die Sourcezone und die Drainzone während des Niederschlags und der Diffusion von Antimon gebildet und die Schutzzone gegen Feldinveriv. sion wird anschließend durch Niederschlag und Diffusion des P-Materials hergestellt Wie oben erwähnt, können auch N- und P-Kanalanordnungen
wenn die Unterlage benachbarte Zonen aus Material vom N-Typ und vom P-Typ enthält. Diese benachbarten Zonen können durch epitaktischen (epitaxialen) Niederschlag. Diffusion oder andere geeignete Verfahren gebildet werden.

Claims (2)

Patentansprüche:
1. Halbleiterbauelement mit einem Halbleitersubstrat eines zweiten Leitungstyps, an dessen einer Oberfläche zwei Zonen des entgegengesetzten, ersten Leitungstyps als Source- und Drainzonen eines Isolierschicht-Feldeffekttransistors und eine diese Zonen ringförmig umgebende, stärker als das Halbleitersubstrat dotierte Zone vom zweiten Leitungstyp angebracht sind, so daß die ringförmige Zone vom zweiten Leitungstyp die Source- und die Drainzone des Isolierschicht-Feldeffekttransistors von weiteren Zonen des ersten Leitungstyps, die an der Oberfläche des Halbleitersubstrats vorhanden sind, trennt und eine Schutzzone gegen die Wirkung einer Feldinversion des Leitungstyps des Halbleiteriubstrats durch Potentiale an Verbindungsleitungen, die oberhalb einer das Halbleitersubstrat bedeckenden Isolierschicht verlaufen, bildet, dadurch gekennzeichnet, daß eine dritte Zone (34) vom ersten Leitungstyp angrenzend an eine Ausläuferzone (26) der ringförmigen Schutzzone (22) angeordnet ist, daß eine als Anschluß für das Halbleitersubstrat (24) dienende Elektrode (66) mit der dritten Zone (34) und mit der Ausläuferzone (26) unter Überdeckung der Grenze zwischen diesen beiden Zonen verbunden ist, und daß zur Bildung einer Schutzdiode für die Gate-Isolationsschicht (52) des Isolierschicht-Feldeffekttransistors eine mit der Gate-Elektrode durch eine Verbindungsleitung verbundene vierte Zone (36) vom ersten Leitungstyp an die ringförmige Schutzzone (22) angrenzt und mit dieser einen pn-Ubergang bildet.
2. Halbleiterbauelement nach Anspruch !,dadurch gekennzeichnet, daß das Halbleitersubstrat aus η-leitendem Silizium besteht, und daß die ringförmige Schutzzone (22) mit Antimon in einer Oberflächenkonzentration von 10" Atomen/cm2 dotiert ist.
DE1949523A 1968-10-02 1969-10-01 Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor Expired DE1949523C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76454368A 1968-10-02 1968-10-02

Publications (3)

Publication Number Publication Date
DE1949523A1 DE1949523A1 (de) 1970-06-11
DE1949523B2 true DE1949523B2 (de) 1979-07-12
DE1949523C3 DE1949523C3 (de) 1986-02-13

Family

ID=25071011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1949523A Expired DE1949523C3 (de) 1968-10-02 1969-10-01 Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor

Country Status (5)

Country Link
US (1) US3518750A (de)
JP (1) JPS4912514B1 (de)
DE (1) DE1949523C3 (de)
FR (1) FR2019642B1 (de)
GB (1) GB1279831A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868721A (en) * 1970-11-02 1975-02-25 Motorola Inc Diffusion guarded metal-oxide-silicon field effect transistors
US3898684A (en) * 1970-12-07 1975-08-05 Motorola Inc Diffusion guarded metal-oxide-silicon field effect transistors
US3903591A (en) * 1971-09-22 1975-09-09 Siemens Ag Semiconductor arrangement
US3939555A (en) * 1972-07-20 1976-02-24 Siemens Aktiengesellschaft Strip type radiation detector and method of making same
US3825996A (en) * 1972-10-10 1974-07-30 Gen Electric Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit
US3967988A (en) * 1974-08-05 1976-07-06 Motorola, Inc. Diffusion guarded metal-oxide-silicon field effect transistors
US4049934A (en) * 1976-07-30 1977-09-20 Lawrence Brothers Inc. Security hinge having adjustable cam operator and reciprocable cam follower actuated switch
JPS55123157A (en) * 1979-03-16 1980-09-22 Oki Electric Ind Co Ltd High-stability ion-injected resistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
BE636317A (de) * 1962-08-23 1900-01-01
US3400383A (en) * 1964-08-05 1968-09-03 Texas Instruments Inc Trainable decision system and adaptive memory element
US3354362A (en) * 1965-03-23 1967-11-21 Hughes Aircraft Co Planar multi-channel field-effect tetrode
FR1484322A (fr) * 1965-06-22 1967-06-09 Philips Nv Composant semi-conducteur complexe
NL6606083A (de) * 1965-06-22 1967-11-06 Philips Nv
US3764864A (en) * 1966-03-29 1973-10-09 Matsushita Electronics Corp Insulated-gate field-effect transistor with punch-through effect element
FR1526386A (fr) * 1966-05-09 1968-05-24 Matsushita Electronics Corp Transistor à effet de champ et électrode de commande isolée
FR1530926A (fr) * 1966-10-13 1968-06-28 Rca Corp Procédé pour la fabrication de dispositifs à effet de champ à électrodes de commande isolées

Also Published As

Publication number Publication date
FR2019642A1 (de) 1970-07-03
FR2019642B1 (de) 1974-11-15
JPS4912514B1 (de) 1974-03-25
DE1949523A1 (de) 1970-06-11
US3518750A (en) 1970-07-07
DE1949523C3 (de) 1986-02-13
GB1279831A (en) 1972-06-28

Similar Documents

Publication Publication Date Title
DE2143029C3 (de) Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren
DE2905022C2 (de)
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE1489893B1 (de) Integrierte halbleiterschaltung
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
EP0080523A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1284519B (de) Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1514855C3 (de) Halbleitervorrichtung
DE1949523C3 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2649935A1 (de) Referenzdiode
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE4441901A1 (de) MOSFET auf SOI-Substrat
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen

Legal Events

Date Code Title Description
BI Miscellaneous see part 2
8281 Inventor (new situation)

Free format text: MOYLE, KENNETH JOHN, LOS ALTOS HILLS, CALIF., US

C3 Grant after two publication steps (3rd publication)