DE3634850C2 - - Google Patents
Info
- Publication number
- DE3634850C2 DE3634850C2 DE19863634850 DE3634850A DE3634850C2 DE 3634850 C2 DE3634850 C2 DE 3634850C2 DE 19863634850 DE19863634850 DE 19863634850 DE 3634850 A DE3634850 A DE 3634850A DE 3634850 C2 DE3634850 C2 DE 3634850C2
- Authority
- DE
- Germany
- Prior art keywords
- metal silicide
- polycrystalline silicon
- resistance
- silicon layer
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen
einer größtintegrierten Halbleiter-Schaltungseinrichtung vom
Standardscheibentyp.
Ein Verfahren gemäß dem Oberbegriff des Anspruchs 1 ist aus
DE 31 47 932 A1 bekannt. Im Standardprozeß werden Zellen mit
jeweils einer Mehrzahl von Transistoren und Widerständen gebildet.
Die Zellen sind gruppenweise entlang einer Mehrzahl
von Geraden angeordnet, die parallel zueinander liegen. Die
Standardscheibe mit den genannten Zellen dient dazu, im
Scheibenbearbeitungsprozeß so weiterverarbeitet zu werden,
daß durch Herstellen von Leitungsverbindungen Bauteile mit
gewünschten Funktionen erhalten werden. Der Scheibenbearbeitungsprozeß
selbst ist in der genannten Schrift nicht beschrieben.
Zur Bildung einer bipolaren logischen Schaltung, beispielsweise
zur Bildung einer emittergekoppelten logischen Schaltung,
sind verschiedene Widerstände erforderlich, so daß es
zur Realisierung unterschiedlicher logischer Schaltungen notwendig
ist, im voraus verschiedene Arten von Widerständen in
den jeweiligen Zellen zu erzeugen. Aufgrund der gleichen Ausbildung
für alle Zellen kann jedoch nur eine beschränkte Anzahl
von logischen Schaltungen verwirklicht werden, so daß
der Nutzungsgrad mit den Zellen mit verschiedenen Arten von
Widerständen relativ klein ist.
In der nicht vorveröffentlichten Offenlegungsschrift
DE 35 30 897 A1 ist ein Verfahren zum Herstellen eines SRAMs
beschrieben. Bei diesem Verfahren
ist der Arbeitsablauf ähnlich wie bei einem Standardprozeß
mit anschließendem Scheibenbearbeitungsprozeß, indem nämlich
zunächst Transistoren und später Leitungsverbindungen hergestellt
werden. Bemerkenswert bei dem aus der genannten Offenlegungsschrift
bekannten Verfahren ist, daß Widerstände nicht
zusammen mit den Transistoren, sondern erst zusammen mit den
Leiterbahnen erzeugt werden. Beide Funktionsgruppen werden
in einer polykristallinen Siliziumschicht durch unterschiedliches
Dotieren hergestellt. Diejenigen Bereiche der genannten
Schicht, die Leiterbahnen werden sollen, werden in solcher
Weise dotiert, daß sie gut leiten. Andere Bereiche, die
Widerstände werden sollen, werden durch Ionen-Implantation
dotiert, wodurch sich jeweils gewünschte Widerstandswerte gut
einstellen lassen.
Die Verwendung einer polykristallinen Siliziumschicht zum
Herstellen von Widerstandselementen in einem Standardprozeß
ist aus DE 32 23 276 A1 bekannt. Die Herstellung von Widerständen aus
polykristallinem Silizium ganz allgemein ist in IBM TDB,
Bd. 23, Nr. 7A, Dez. 1980, S. 2811-2812 beschrieben. Der
Widerstandswert wird durch Einstellen der Abmessungen eines
Polysiliziumbereichs und durch Einstellen des spezifischen
Widerstands durch Ionen-Implantation bestimmt. Die Enden der
Polysiliziumbereiche werden dann kontaktiert. Ein sehr ähnliches
Verfahren ist aus EP 00 78 190 B1 bekannt. Dort wird
jeder Widerstandsbereich durch eine Metallsilicidschicht kontaktiert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum
Herstellen einer größtintegrierten Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp anzugeben, bei dem ein hoher
Nutzungsgrad der einzelnen Zellen erreicht wird und der
Scheibenbearbeitungsprozeß einfach ist.
Die Lösung dieser Aufgabe erfolgt mittels der Merkmale des Anspruchs 1.
Eine vorteilhafte Ausgestaltung ist Gegenstand von Anspruch 2.
Die Erfindung zeichnet sich dadurch aus, daß zwar die Widerstandselemente
aus Bereichen polykristallinen Siliziums gebildet
sind,
die durch Bereiche einer Metallsilicidschicht kontaktiert werden,
daß jedoch das Einstellen der Widerstandswerte nicht bereits beim
Herstellen der Bereiche der polykristallinen Siliziumschicht erfolgt,
sondern erst beim Herstellen der Bereiche der Metallsilicidschicht.
Dazu werden die Bereiche der Metallsilicidschicht so
angeordnet, daß zwischen kontaktierten Bereichen jeweils eine
polykristalline Siliziumschicht vorgegebener Länge und Breite
liegt. Die Länge und Breite ist so eingestellt, daß sich der gewünschte
Widerstandswert ergibt. Der Widerstandswert wird somit
erst beim Aufbringen der Metallsilicidschicht, also beim Scheibenbearbeitungsprozeß
und nicht bereits beim Standardprozeß eingestellt.
Dadurch lassen sich viele gleichartige Zellen bei einfachem
Scheibenbearbeitungsprozeß herstellen.
Die Zeichnung stellt ein Ausführungsbeispiel der Erfindung
dar. Es zeigt
Fig. 1 einen Querschnitt durch eine größtintegrierte Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp zur Erläuterung ihrer Herstellungsweise,
Fig. 2 eine Draufsicht auf die größtintegrierte Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp nach Fig. 1.
Im nachfolgenden wird die Erfindung anhand der Fig. 1 näher beschrieben.
Fig. 1 zeigt einen Strukturquerschnitt zur Erläuterung des Herstellungsverfahrens
eines Widerstandselementes mit polykristallinem Silizium auf der größtintegrierten
Halbleiter-Schaltungseinrichtung vom Standardscheibentyp zur Bildung einer zum
Beispiel emittergekoppelten logischen Schaltung. Die Schichtstruktur enthält einen
Oxidfilm 1, eine auf dem Oxidfilm 1 liegende polykristalline Siliziumschicht 2, eine auf
der polykristallinen Siliziumschicht 2 liegende Metallsilicidschicht 3 mit hohem
Schmelzpunkt, einen auf der polykristallinen Siliziumschicht 2 gebildeten Isolationsfilm
4, in dem sich zwei Öffnungen 5a im Bereich der Schicht 3 befinden, sowie zwei Elektroden
5, die durch die Öffnungen 5a hindurchragen.
Im nachfolgenden wird das Herstellungsverfahren näher erläutert.
In einem Standardprozeß werden nicht dargestellte Transistoren sowie ein Oxidfilm 1
zur elektrischen Abtrennung der Transistoren auf einem Halbleitersubstrat gebildet,
wobei eine polykristalline Siliziumschicht auf der gesamten Oberfläche des Oxidfilms 1
erzeugt wird. Nach Injektion von Dotierungsmaterial wird die in Fig. 1 gezeigte polykristalline
Siliziumschicht 2 durch abschnittsweises Entfernen dieser Schicht erhalten.
In einem weiteren sogenannten Scheibenbearbeitungsprozeß wird eine Metallsilicidschicht
3 mit hohem Schmelzpunkt bereichsweise auf der polykristallinen Siliziumschicht
2 gebildet. Anschließend wird ein Isolationsfilm 4 erzeugt, der die gesamte
Oberfläche der einen hohen Schmelzpunkt aufweisenden Metallsilicidschicht 3 überdeckt
und z. B. auch mit der polykristallinen Siliziumschicht 2 in einem Oberflächenbereich
in Kontakt kommt, in dem sich keine Metallsilicidschicht 3 befindet. In den
Isolationsfilm 4 werden im Bereich der Metallsilicidschicht 3 Öffnungen 5a eingebracht,
in die Elektroden 5 eingeführt werden, die mit der Metallsilicidschicht 3 in Kontakt
stehen. Über diese Elektroden 5 wird das auf diese Weise erhaltene Widerstandselement
mit den Transistoren zum Beispiel über Leitungsdrähte verbunden.
Die Fig. 2 zeigt eine Draufsicht auf das Widerstandselement aus polykristallinem
Silizium. Entsprechend der Fig. 2 besitzt die polykristalline Siliziumschicht 2 eine
Breite W und eine Länge Lp in dem Bereich, der nicht von der einen hohen Schmelzpunkt
aufweisenden Metallsilicidschicht 3 bedeckt ist. Die Abstände der Ränder der
Metallsilicidschicht 3 zu den jeweils nächstliegenden Rändern der Öffnungen 5a sind
mit Ls1 und Ls2 bezeichnet. Diese Abschnitte schließen sich unmittelbar an die Länge
Lp an. Der Gesamtwiderstandswert R des Widerstandselements läßt sich somit durch
die folgende Gleichung ausdrücken:
Hierin bedeutet ρs der Schichtwiderstand der Metallsilicidschicht mit hohem Schmelzpunkt
und ρp den Schichtwiderstand der polykristallinen Siliziumschicht mit den genannten
Verunreinigungen.
Üblicherweise ist ρs ≅ mehrere Ω/(Ohm/Flächenelement), ρp ≅ mehrere hundert bis
mehrere tausend Ω/ und ρs « ρp. Der erste und der dritte Ausdruck in der obigen
Gleichung (1) können somit im Vergleich zum zweiten Ausdruck vernachläßigt werden.
Das bedeutet, daß sich der Gesamtwiderstandswert R des Widerstandselementes
näherungsweise zu:
ergibt. Wie aus der obigen Beschreibung hervorgeht, ist es möglich, einen gewünschten
Widerstandswert für das Widerstandselement mit polykristallinem Silizium
durch bereichsweise Bildung einer Metallsilicidschicht mit hohem Schmelzpunkt zu
erhalten.
Ist die gesamte Oberfläche der polykristallinen Siliziumschicht mit der Metallsilicidschicht
mit hohem Schmelzpunkt bedeckt, so läßt sich darüber hinaus der Gesamtwiderstandswert
R durch folgende Gleichung ausdrücken:
Hierin ist Ls der Abstand zwischen den beiden Öffnungen 5a. Besitzt der Abstand Ls
einen Wert, der nahe bei einem Mehrfachen der Breite W liegt, so beträgt der Widerstandswert
R mehrere Ohm bis mehrere zehn Ohm, so daß eine Benutzung als Leitung
möglich ist.
Entsprechend der Erfindung wird eine als Widerstandselement benutzte polykristalline
Siliziumschicht in einem Standardprozeß hergestellt. In einem Scheibenbearbeitungsprozeß
wird eine einen hohen Schmelzpunkt aufweisende Metallsilicidschicht bereichsweise
auf der polykristallinen Siliziumschicht gebildet. Der Scheibenbearbeitungsprozeß
umfaßt daher nur wenige Verfahrensschritte und ist relativ unkompliziert,
so daß eine Zelle mit hohem Nutzungsgrad erhalten wird. Darüber hinaus läßt sich der
Schaltungsaufbau bzw. Schaltungsstrom in jeder Zelle leicht variieren.
Selbstverständlich lassen sich gemäß der Erfindung nicht nur emittergekoppelte logische
Schaltungen sondern, auch bipolare logische Schaltungen realisieren, in denen
ebenfalls die oben genannten Widerstände zur Realisierung derselben Effekte zum Einsatz
kommen.
Claims (3)
1. Verfahren zum Herstellen einer größtintegrierten Halbleiter-
Schaltungseinrichtung vom Standardscheibentyp mit Halbleiterelementen,
mit
- - einem Standardprozeß zum Herstellen von Halbleiterelementen in einem Halbleitersubstrat und
- - einem Scheibenbearbeitungsprozeß zum Herstellen von Leitungsverbindungen zwischen den Halbleiterelementen,
dadurch gekennzeichnet,
- - daß im Standardprozeß neben dem Herstellen der Halbleiterelemente auf dem Halbleitersubstrat zum elektrischen Abtrennen der Halbleiterelemente ein Oxidfilm (1) gebildet wird,
- - daß nach Bilden des Oxidfilms (1) auf diesem Bereiche einer nur der Herstellung von Widerstandselementen dienenden, polykristallinen Siliziumschicht (2) aufgebracht werden und
- - daß im Scheibenbearbeitungsprozeß auf die Bereiche der polykristallinen Siliziumschicht (2) eine einen hohen Schmelzpunkt aufweisende Metallsilicidschicht (3) zur Herstellung der Widerstandselemente mit jeweils gewünschten Widerstandswerten bereichsweise aufgebracht wird,
- - daß auf der den hohen Schmelzpunkt aufweisenden Metallsilicidschicht (3) Elektroden (5) aufgebracht werden und
- - daß die Widerstandselemente mit den Halbleiterelementen über die
Elektroden durch Leitungen verbunden werden,
- - wobei das Aufbringen der Metallsilicidschicht (3) so erfolgt, daß jedes Widerstandselement durch einen Bereich der polykristallinen Siliziumschicht (2) gebildet ist, der von zwei Bereichen der Metallsilicidschicht bedeckt ist, so daß der Widerstandswert (R) jedes Widerstandselements von der Länge (Lp) und der Breite (W) des jeweiligen Abschnitts des Bereichs der polykristallinen Siliziumschicht zwischen den nächstliegenden Rändern der zwei Bereiche der Metallsilicidschicht bestimmt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die einen hohen Schmelzpunkt aufweisende Metallsilicidschicht
(3) so aufgebracht wird, daß der Widerstandswert (R) des die polykristalline
Siliziumschicht (2) aufweisenden Widerstandselementes während des
Scheibenbearbeitungsprozesses mehrere Ohm bis mehrere zehn Ohm annimmt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23074085A JPS6289341A (ja) | 1985-10-15 | 1985-10-15 | マスタスライス方式大規模半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3634850A1 DE3634850A1 (de) | 1987-04-23 |
DE3634850C2 true DE3634850C2 (de) | 1991-06-20 |
Family
ID=16912556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863634850 Granted DE3634850A1 (de) | 1985-10-15 | 1986-10-13 | Verfahren zur herstellung einer groesstintegrierten halbleiter-schaltungseinrichtung vom standardscheibentyp |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS6289341A (de) |
DE (1) | DE3634850A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8726366D0 (en) * | 1987-11-11 | 1987-12-16 | Lsi Logic Ltd | Ic array |
JPH02119244A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | 半導体集積回路の製造方法 |
US5304502A (en) * | 1988-11-08 | 1994-04-19 | Yamaha Corporation | Process of fabricating semiconductor integrated circuit having conductive strips used as resistor and gate electrode of component transistor |
EP0382415B1 (de) * | 1989-02-09 | 1994-09-28 | Sony Corporation | Integrierte Halbleiterschaltungsanordnungen |
JPH0319273A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
JP2836318B2 (ja) * | 1991-10-18 | 1998-12-14 | 日本電気株式会社 | 半導体装置 |
JP2864844B2 (ja) * | 1992-02-24 | 1999-03-08 | 三菱電機株式会社 | 半導体装置における抵抗体構造の形成方法 |
JP2003100879A (ja) * | 2001-09-25 | 2003-04-04 | Seiko Instruments Inc | 半導体装置とその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2495834A1 (fr) * | 1980-12-05 | 1982-06-11 | Cii Honeywell Bull | Dispositif a circuits integres de haute densite |
JPS57211248A (en) * | 1981-06-22 | 1982-12-25 | Hitachi Ltd | Semiconductor integrated circuit device |
FR2515427A1 (fr) * | 1981-10-27 | 1983-04-29 | Efcis | Procede de fabrication de resistances de forte valeur pour circuits integres |
KR940002772B1 (ko) * | 1984-08-31 | 1994-04-02 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 집적회로 장치 및 그 제조방법 |
-
1985
- 1985-10-15 JP JP23074085A patent/JPS6289341A/ja active Granted
-
1986
- 1986-10-13 DE DE19863634850 patent/DE3634850A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0373147B2 (de) | 1991-11-20 |
DE3634850A1 (de) | 1987-04-23 |
JPS6289341A (ja) | 1987-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3721799C2 (de) | Integrierte Redox-Bauelementschaltung und Verfahren zum Herstellen | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE1614872A1 (de) | Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise | |
DE1207511B (de) | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2029219C3 (de) | Diffundierter, integrierter Halbleiterwiderstand | |
EP0078337A2 (de) | Kontakteinrichtung zur lösbaren Verbindung elektrischer Bauteile | |
DE1902369C3 (de) | Verfahren zur Herstellung von integrierten Schaltungen | |
DE1514915B1 (de) | Verfahren zum herstellen einer halbleiteranordnung mit einem extrem kleinflaechigen pn uebergang | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE1810322C3 (de) | Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung | |
DE3123213A1 (de) | Hybridschaltung mit integrierten kondensatoren und widerstaenden und verfahren zu ihrer herstellung | |
DE3634850C2 (de) | ||
DE3109074C2 (de) | ||
DE2031082C2 (de) | Planares Halbleiterbauelement | |
DE2448015C2 (de) | Verfahren zum Herstellen von Zweiwegthyristortrioden | |
DE2916732C2 (de) | Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden | |
DE3002741A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE2840278A1 (de) | Einstellbare daempfungsvorrichtung | |
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE3930622A1 (de) | Statischer ram | |
DE2608813C3 (de) | Niedrigsperrende Zenerdiode | |
DE3003911C2 (de) | Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand | |
DE1614248C3 (de) | Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung | |
DE3024296A1 (de) | Doppelgatter-metalloxid-feldeffekt- halbleiterelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 21/90 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |