JPH02119244A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法に関し、特にマスタ
ースライス方式を採用するセミカスタム半導体集積回路
の製造方法に関する。

〔従来の技術〕

従来、マスタースライス方式による半導体集積回路の製
造においては、半導体基板にトランジスタ、抵抗、容量
、素子等、各々の基本素子を複数個配置して下地基板を
形成しておき、所望の回路を得ようとするときは、コン
タクト形成工程以降の布線設計および、配線工程の形成
のみ行なえばよいので、所望の仕様を備えた半導体集積
回路を短納期で得ることができるという利点があり、広
く採用されている。

第６図は従来のセミカスタムＬＳＩの下地基板の一例の
配置図である。

シリコン基板１には、トランジスタ１２．抵抗素子１３
．コンデンサ１４が複数個配置されている。

アナログ回路では、種々の抵抗値を有した抵抗素子を構
成する必要があり、従来のセミカスタムＬＳＩの構成方
法では、半導体基板１に形成されている基本抵抗を配線
により、直、並列接続することにより所望の抵抗値を実
現している。

第７図（ａ）、（ｂ）は従来のセミカスタムＬＳＩの抵
抗素子の接続例を示す平面図である。

第７図（ａ）は、Ａρ配線１５により抵抗素子１３を直
列して基本抵抗素子の抵抗値の４倍の抵抗値にした例を
示す。

第７図（ｂ）は、同様に４本を並列につなぎ、基本抵抗
素子の抵抗値の４分の１の抵抗値にした例を示す。

第８図（ａ）、（ｂ）は従来の拡散抵抗素子の一例の平
面図及びＤ−Ｄ’線断面図である。

Ｎ型シリコン基板１上に形成したフィールド酸化膜２、
酸化膜３を設け、Ｐ型不純物をイオン注入することによ
りＰ型窩抵抗領域５を形成する。

酸化膜３にコンタクト窓４をあけ、配線を接続する。

第９図（ａ）、（ｂ）は従来の多結晶シリコン抵抗素子
の一例の平面図及びＥ−Ｅ’線断面図である。

シリコン基板１上に、高抵抗の多結晶シリコンを堆積し
、パターニングして多結晶シリコン抵抗８を形成し、酸
化膜３で覆った後コンタクト窓４をあけ、配線を接続す
る。

〔発明が解決しようとする課題〕

しかしながら、上述した従来のアナログ回路用セミカス
タムＬＳＩでは、基本素子の直、並列接続によって各種
の抵抗値を実現しなければならないので、 （１）抵抗値設定の分解能に限界がある。

（２）低抵抗値を実現するためには多くの基本素子の並
列接続を行なうことになり、素子使用率、配線効率が下
がる。

本発明の目的は、抵抗値設定の自由度があり、かつ素子
使用率を改善する半導体集積回路の製造方法を提供する
ことにある。

〔課題を解決するための手段〕

本発明の半導体集積回路の製造方法は、半導体基板にト
ランジスタ、ダイオード、容量及び高抵抗値の抵抗素子
等の半導体素子を形成して下地基板とする工程と、所望
の回路特性と機能に応じて前記抵抗素子に選択的にイオ
ン注入して前記高抵抗素子の一部を低抵抗値の抵抗素子
に変更する工程と、前記トランジスタと抵抗素子とを選
択的に結線して所望の機能を有する回路を構成するため
の配線を形成する工程とを含んで構成される。

これを図面を参照して説明する。

第１図は本発明を説明するための工程区である。

前工程１０１は、酸化工程、拡散工程等によりトランジ
スタやダイオード等が形成される工程までを指すものと
する。

次の高抵抗物質領域層成長工程１０２において、半導体
基板上に、高抵抗領域を形成し、下地半導体基板１０３
を得る。

次の低抵抗領域層形成工程１０４において、実現する品
種ごとに所望の抵抗値の抵抗素子を得るために、前記高
抵抗領域中に、低抵抗領域を設ける。

次のコンタクト形成工程１０５において、酸化膜にコン
タクト窓をあける。

次のアルミニウム配線形成工程１０６において、所定の
配線を形成することで所望のＬＳＩの品種１０７ａ、１
０７ｂ、１０７ｃを得る。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第２図（ａ＞、（ｂ）乃至第３図（ａ）、（ｂ）は本発
明の第１の実施例を説明するための工程順に示した平面
図及び断面図である。

まず、第２図（ａ＞、（ｂ）に示すように、下地となる
Ｎ型半導体基板１フイールド酸化膜２、酸化膜３を形成
し、Ｐ型不純物、例えばホウ素をドーズ量５　Ｘ　１０
　”ｃｍ−２、加速エネルギ−５０ｋｅＶ程度でイオン
注入すると層抵抗１にΩ／口の高抵抗領域５を形成する
。今、フィールド酸化膜２の開口部に形成される酸化膜
３の幅Ｗを１０μｍ、後で形成されるコンタクト窓４間
の距離βを１００μｍとすると、抵抗値１０にΩ程度の
基本素子を多数有する下地基板が形成できる。

次に、第３図（ａ＞、（ｂ）に示すように、ホトレジス
ト等のマスク（図示せず）を用いてＰ型不純物、例えば
ホウ素をドーズ量（２〜３）×ＩＱ”ｃｍ−”、加速エ
ネルギ−５０ｋｅＶ程度でイオン注入して高抵抗領域５
の一部に選択的に層抵抗２００Ω／口程度の低抵抗領域
６を型成する。

これにより、下地基板完成時には１０にΩ程度であった
抵抗素子の抵抗値を下げることができる。

各抵抗素子の高濃度イオン注入領域を適当に変更するこ
により、選択的に形状、コンタクト窓位置の同一な抵抗
素子の抵抗値を変更できる。

第４図（ａ）〜（ｃ）は本発明を実施して得な３本の抵
抗素子の平面図である。

第４図（ａ）〜（ｃ）において、Ｊ、、Ｊｂ。

ρ。はそれぞれ高抵抗領域抵抗長である。この場合、各
抵抗の抵抗値Ｒはコンタクト抵抗を無視すると、（１）
式で示される。

抗領域の層抵抗、Ｗは抵抗幅、Ｌはコンタクト間距離（
全抵抗長）、ｉは高抵抗領域抵抗長である。

今、ρ１＝１にΩ／口、ρ２＝２００Ω／口、Ｗ＝１０
μｍ　　Ｌ＝１００μｍとし、第４図（ａ）〜（Ｃ）に
おいてＪ　ａ　＝　７０　μｍ　、　Ｊ　ｂ　＝　５０
μｍ、Ｊ。＝１０μｍとすれば、各々の抵抗値ＲＲｂ　
Ｒｃはそれぞれ（２）式、（３）式、（４）式のように
変更できる。

＝７．６（ｋΩ〕 ・・・（２） ＝６．Ｏ（ｋΩ〕 ・・・（３） ＝２．８ＣｋΩ〕　　　　　　　　　　　　・・・（４
）第５図（ａ）、（ｂ）は本発明の第２の実施例を説明
するための平面図及びｃ−ｃ’線断面図である。

シリコン基板１の上に多結晶シリコン層を約３００ｎｍ
程度の厚さに成長させ、次に基板全面にホウ素を、例え
ばドーズ量５　Ｘ　１０１４ｃｍ−”、加速エネルギ−
５０ｋｅＶ程度でイオン注入して層抵抗２にΩ／口の多
結晶シリコン層を形成し、ホトリソグラフィ技術により
所望寸法のパターンにエツチングして高抵抗の多結晶シ
リコン抵抗素子８を形成する。次に、この領域に白金を
スパッタして選択的に白金を除去した後、シンタリング
してシリサイド層を形成することによって層抵抗５Ω／
口程度の低抵抗シリサイド領域９を設ける。

〔発明の効果〕

以上説明したように、本発明は、所望の回路特性に適し
た抵抗素子の抵抗値設定工程を下地基板完成後に行なう
ようにしたので、あらかじめ半導体基板上に考え得る抵
抗を多数形成しておく必要がなく、半導体基板内には、
全品種にわたり共通の抵抗のみ形成しておけばよく、各
品種ごとに抵抗の接続、抵抗値の設定が自由に行なえ、
その設定範囲も広くとれるという効果を有する。

【図面の簡単な説明】

第１図は本発明を説明するための工程図、第２図（ａ＞
、（ｂ）乃至第３図（ａ）、（ｂ）は本発明の第１の実
施例を説明するための工程順に示した平面図及び断面図
、第４図（ａ）〜（ｃ）は本発明を実施して製造した抵
抗素子の平面図、第５図（ａ）、（ｂ）は本発明の第２
の実施例の平面図及び断面図、第６図は従来のセミカス
タムＬＳＩの下地基板の一例の配置図、第７図（ａ）。 （ｂ）は従来のセミカスタムＬＳＩの抵抗素子の接続例
を示す平面図、第８図（ａ）、（ｂ）は従来の拡散抵抗
の一例の平面図及び断面図、第９図（ａ）、（ｂ）は従
来の多結晶シリコン抵抗素子の一例の平面図及び断面図
である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・酸化膜、４・・・コンタクト窓、５・・・高抵抗
領域、６・・・低抵抗領域、８・・・多結晶シリコン抵
抗素子、９・・・低抵抗シリサイド領域、１２・・・ト
ランジスタ、１３・・・抵抗、１４・・・コンデンサ、
１５・・・Ａ（配線、１６・・・コンタクト、１０１・
・・前工程、１０２・・・高抵抗物質領域層成長工程、
１０３・・・下地半導体基板、１０４・・・低抵抗領域
層形成工程、１０５・・・コンタクト形成工程、１０６
・・・アルミニウム配線工程。 第２図 第３図 第１図 ＋ｚ　６　＋ 第４図

Claims (1)

【特許請求の範囲】
1. 半導体基板にトランジスタ、ダイオード、容量及び高抵
   抗値の抵抗素子等の半導体素子を形成して下地基板とす
   る工程と、所望の回路特性と機能に応じて前記抵抗素子
   に選択的にイオン注入して前記高抵抗素子の一部を低抵
   抗値の抵抗素子に変更する工程と、前記トランジスタと
   抵抗素子とを選択的に結線して所望の機能を有する回路
   を構成するための配線を形成する工程とを含むことを特
   徴とする半導体集積回路の製造方法。