JPS609165A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS609165A JPS609165A JP11591983A JP11591983A JPS609165A JP S609165 A JPS609165 A JP S609165A JP 11591983 A JP11591983 A JP 11591983A JP 11591983 A JP11591983 A JP 11591983A JP S609165 A JPS609165 A JP S609165A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- diffusion layer
- semiconductor device
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11801—Masterslice integrated circuits using bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thyristors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はカスタムＩＣの試作等に用いられるマスタスラ
イス用の素子パターンとして利用される半導体装置に関
する。
イス用の素子パターンとして利用される半導体装置に関
する。
集積回路の製作は回路設計に始まシ・長いもので１年・
短かいものでも半年の期間を要する。この期間短縮のた
込、マスタスライス法と呼ばれる方法があり、現在ゲー
トアレイ等の短期製作に利用度が高い。この方法は、第
１図に示すように、大量に使用されるとみられる素子（
ゲート回路の場合ならば小信号スイッチング用ｎｐｆｌ
）ランジスタ）をチップ１００上に配列し、酸化・拡散
を終えたウェハ２００（これをマスクスライスと呼ぶ）
を事前に製作しておき、試作要請や顧客の希望に従って
Ａｔの蒸着・エツチング工程による配線の変更によって
所望のＩＣを製作する。チップ上の素子すべてが使用さ
れるわけではなく、素子は幾分無駄になるが、製品とは
無関係にウェハを製作・ストックしておくことができる
ので、受注してからの製作工程が著しく短縮できる。現
在、メモリ素子やゲートアレイ等はこの特徴が発揮され
多く使用されている。
短かいものでも半年の期間を要する。この期間短縮のた
込、マスタスライス法と呼ばれる方法があり、現在ゲー
トアレイ等の短期製作に利用度が高い。この方法は、第
１図に示すように、大量に使用されるとみられる素子（
ゲート回路の場合ならば小信号スイッチング用ｎｐｆｌ
）ランジスタ）をチップ１００上に配列し、酸化・拡散
を終えたウェハ２００（これをマスクスライスと呼ぶ）
を事前に製作しておき、試作要請や顧客の希望に従って
Ａｔの蒸着・エツチング工程による配線の変更によって
所望のＩＣを製作する。チップ上の素子すべてが使用さ
れるわけではなく、素子は幾分無駄になるが、製品とは
無関係にウェハを製作・ストックしておくことができる
ので、受注してからの製作工程が著しく短縮できる。現
在、メモリ素子やゲートアレイ等はこの特徴が発揮され
多く使用されている。
しかし、出力段のパワーを要するｎｐｎ、ｐｎｐトラン
ジスタ素子やダイオード、抵抗等は周辺に配置され、規
格化した配列がなされていない。このため、カスタム設
計には素子の利用率が悪い、配線が複雑となりレイアウ
トの自由度が少ない等不便があり、メモリ素子やゲート
アレイ等以外には使用範囲が拡大できなかった。この傾
向は高耐圧の素子では、特に、顕著となり、マスタスラ
イスはあまり利用されていなかった。
ジスタ素子やダイオード、抵抗等は周辺に配置され、規
格化した配列がなされていない。このため、カスタム設
計には素子の利用率が悪い、配線が複雑となりレイアウ
トの自由度が少ない等不便があり、メモリ素子やゲート
アレイ等以外には使用範囲が拡大できなかった。この傾
向は高耐圧の素子では、特に、顕著となり、マスタスラ
イスはあまり利用されていなかった。
本発明の目的はチップ面積を増加させずに多種類の素子
を設け、しかも、レイアウトの自由度を確保することの
できる素子利用率の高いマスタスライス用素子パターン
を提供するにある。
を設け、しかも、レイアウトの自由度を確保することの
できる素子利用率の高いマスタスライス用素子パターン
を提供するにある。
〔発明の４既要〕
本発明はラテラル形のサイリスタの拡散層がｐｎｐｎの
接合層を持ち、しかも、縦形の接合では無いことに着目
し、同一素子パターンを配線パターンのみを変更するこ
とによって回路を構成するに必要な各種の素子を得られ
るようにしたものである。
接合層を持ち、しかも、縦形の接合では無いことに着目
し、同一素子パターンを配線パターンのみを変更するこ
とによって回路を構成するに必要な各種の素子を得られ
るようにしたものである。
すなわち、ラテラル型サイリスクを構成できるｐｎｐｎ
拡散層のｐｎｐ層、又は・ｎｐｎ層のみに電極を取り付
け、トランジスタとして使用する。
拡散層のｐｎｐ層、又は・ｎｐｎ層のみに電極を取り付
け、トランジスタとして使用する。
また、ｐｎ接合層のみを用いてダイオードとして使用す
る。さらに、ｐ拡散層の一方に３ヶ以上の電極取付口を
設け、抵抗素子として使用できるようにしたことを特徴
とする。
る。さらに、ｐ拡散層の一方に３ヶ以上の電極取付口を
設け、抵抗素子として使用できるようにしたことを特徴
とする。
第２図（ａ）は本発明の一実施例で、島ｌを形成するｎ
形シリコン層にｐ膨拡散層２．３が形成され、さらに、
ｎ膨拡散層４が、ｐ膨拡散層２内に形成されている。各
層には電極引出しのためのコンタクトホール５〜８が設
けられており・配線はこの上に蒸着・エツ≠ング等の集
積回路形成手段によって形成され、各拡散層と接続され
る。同図０）に示すように・配線１５によってｎ膨拡散
層４，１０とｐ膨拡散層２とを接続することによってｎ
ｐｎトランジスタを構成できる。
形シリコン層にｐ膨拡散層２．３が形成され、さらに、
ｎ膨拡散層４が、ｐ膨拡散層２内に形成されている。各
層には電極引出しのためのコンタクトホール５〜８が設
けられており・配線はこの上に蒸着・エツ≠ング等の集
積回路形成手段によって形成され、各拡散層と接続され
る。同図０）に示すように・配線１５によってｎ膨拡散
層４，１０とｐ膨拡散層２とを接続することによってｎ
ｐｎトランジスタを構成できる。
第３図は本発明の第２の実施例である。本例では配線１
５をｐ膨拡散層２，３とｎ膨拡散層１０とに接続するこ
とにより、ｐｎｐ）ランジスタを構成している。この場
合・サイリスタではエミッタとなっているｐ膨拡散層３
をコレクタとすることによって、電流増幅率を上昇でき
る。図中、配線９は配線１５と同一材料で、同一工程で
製造され、他と接続されないコンタクトホールをｉうよ
うに設けられる。このことによシ、アニール、ボンデン
グ等の後工程中に拡散層内に不純物が混入することを防
止でき、素子特性の安定化を図ることができる。
５をｐ膨拡散層２，３とｎ膨拡散層１０とに接続するこ
とにより、ｐｎｐ）ランジスタを構成している。この場
合・サイリスタではエミッタとなっているｐ膨拡散層３
をコレクタとすることによって、電流増幅率を上昇でき
る。図中、配線９は配線１５と同一材料で、同一工程で
製造され、他と接続されないコンタクトホールをｉうよ
うに設けられる。このことによシ、アニール、ボンデン
グ等の後工程中に拡散層内に不純物が混入することを防
止でき、素子特性の安定化を図ることができる。
第４図は本発明の第３の実施例で、ｐ膨拡散層３に新た
なコンタクトホール１１，１２．１３が設けられている
。拡散層３は抵抗として利用され、コンタクトホール１
１〜１３を配線１５で接続することによって種々の値の
抵抗を得ることができる。例えば・各コンタクトホール
の間がＲオームの抵抗値であったならば・配線の工夫に
より、２倍、３倍、ｌ／２倍・２７３倍等の抵抗を作シ
得る。もちろん、コンタクトホールを等間隔に設ける必
要はなく、数は増やしヤもよい。
なコンタクトホール１１，１２．１３が設けられている
。拡散層３は抵抗として利用され、コンタクトホール１
１〜１３を配線１５で接続することによって種々の値の
抵抗を得ることができる。例えば・各コンタクトホール
の間がＲオームの抵抗値であったならば・配線の工夫に
より、２倍、３倍、ｌ／２倍・２７３倍等の抵抗を作シ
得る。もちろん、コンタクトホールを等間隔に設ける必
要はなく、数は増やしヤもよい。
本発明によれば・マスタスライス用の素子パターンとし
て同一パタンを用いることができるのでチップの縮小化
が図れ・また、レイアウトの自由度が高くなシ、設計の
簡易化が図れ、製作日数の短縮に効果がある。
て同一パタンを用いることができるのでチップの縮小化
が図れ・また、レイアウトの自由度が高くなシ、設計の
簡易化が図れ、製作日数の短縮に効果がある。
第１図は本発明の第１の実施例の正面図、第２図＜ａ）
Φ）は本発明の第２の実施例の側断面図および正面図、
第３図（ａ）（ｂ）は本発明の第３の実施例の正面図（
ａ）および（ａ）のＩＩＩＢ−ＩＩ［Ｂ矢視断面図、第
４図は本発明の第４の実施例の正面図である。 １・・・島、２．３−、・ｐ膨拡散層、４，１０・・・
ｎ形拡宅（巳 卯２閉 （ｔｔ） ！ （ｂ） ／Ｓ 察３ 口 ０す （６） ト４ 日
Φ）は本発明の第２の実施例の側断面図および正面図、
第３図（ａ）（ｂ）は本発明の第３の実施例の正面図（
ａ）および（ａ）のＩＩＩＢ−ＩＩ［Ｂ矢視断面図、第
４図は本発明の第４の実施例の正面図である。 １・・・島、２．３−、・ｐ膨拡散層、４，１０・・・
ｎ形拡宅（巳 卯２閉 （ｔｔ） ！ （ｂ） ／Ｓ 察３ 口 ０す （６） ト４ 日
Claims (1)
- 【特許請求の範囲】 １、半導体基板の一方側主表面より不純物上拡散してｐ
型及びｎ型の拡散領域が形成され、この各拡散領域に電
極が取り付けられ、ラテラル型のサイリスタを構成し得
る半導体装置において、前記サイリスタの前記拡散層の
ｎｐｎ層、あるいはｂ ｐｎ Ｉ）層を構成できる拡散
領域にのみ電極を取り付けた事を特徴とする半導体装置
。 ２、特許請求の範囲第１項において、一方の層を使用す
るさい、他方の剰余層を、前記電極と同一金属で覆うこ
とを特徴とする半導体装置。 ３、特許請求の範囲第１項において、前記ｐｎｐ層の少
なくとも−のｐ拡散層に三個以上の電極取出用のコンタ
クトホールを設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11591983A JPS609165A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11591983A JPS609165A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609165A true JPS609165A (ja) | 1985-01-18 |
Family
ID=14674455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11591983A Pending JPS609165A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0522712A2 (en) * | 1991-06-10 | 1993-01-13 | Kabushiki Kaisha Toshiba | Thyristor with insulated gate |
-
1983
- 1983-06-29 JP JP11591983A patent/JPS609165A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0522712A2 (en) * | 1991-06-10 | 1993-01-13 | Kabushiki Kaisha Toshiba | Thyristor with insulated gate |
| EP0522712B1 (en) * | 1991-06-10 | 1999-03-24 | Kabushiki Kaisha Toshiba | Thyristor with insulated gate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3404321A (en) | Transistor body enclosing a submerged integrated resistor | |
| US3659162A (en) | Semiconductor integrated circuit device having improved wiring layer structure | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US3971060A (en) | TTL coupling transistor | |
| JPS609165A (ja) | 半導体装置 | |
| US5068702A (en) | Programmable transistor | |
| JPH0311107B2 (ja) | ||
| JPH0475371A (ja) | 半導体集積回路 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| EP0240273A2 (en) | Programmable transistors | |
| JPH02135770A (ja) | 半導体集積回路 | |
| JPS6246072B2 (ja) | ||
| JPS6045035A (ja) | 半導岩集積回路 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPS5845830B2 (ja) | 集積回路とその製法 | |
| JP2940203B2 (ja) | セミカスタム半導体集積回路 | |
| JPH05267582A (ja) | 半導体ウェーハおよび半導体装置の製造方法 | |
| JPH02137257A (ja) | 半導体集積回路 | |
| JPH02276271A (ja) | バイポーラ・ｃｍｏｓ半導体装置及びその製造方法 | |
| JPS5956755A (ja) | 半導体装置 | |
| JPH04225274A (ja) | 半導体装置の製造方法 | |
| JPS5830143A (ja) | 半導体集積回路 | |
| JPH0786533A (ja) | 半導体集積回路装置 | |
| JPS59191346A (ja) | 半導体集積回路 | |
| JPH05283418A (ja) | バイポーラ集積回路装置 |