JPS59111353A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59111353A JPS59111353A JP22132582A JP22132582A JPS59111353A JP S59111353 A JPS59111353 A JP S59111353A JP 22132582 A JP22132582 A JP 22132582A JP 22132582 A JP22132582 A JP 22132582A JP S59111353 A JPS59111353 A JP S59111353A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide resin
- resistor
- heat treatment
- si3n4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 239000009719 polyimide resin Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000007363 ring formation reaction Methods 0.000 claims abstract description 5
- 150000003949 imides Chemical class 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000714 At alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係シ、特に半導体集
積回路において抵抗あるいはヒユーズとして用いられる
電気抵抗体の製造方法に関する。
積回路において抵抗あるいはヒユーズとして用いられる
電気抵抗体の製造方法に関する。
従来、半導体集積回路における抵抗としては、第1図(
−)に示すような拡散抵抗、又は第1図(b)に示すよ
うなポリシリコン抵抗が用いられる。
−)に示すような拡散抵抗、又は第1図(b)に示すよ
うなポリシリコン抵抗が用いられる。
第1図(、)においては、nuシリコン基板1にSiO
□膜2のマスクを介してBSG(ボロン・シリケート・
ガラス)膜3から込択的に不純物例えばホウ素を熱拡散
し、p型の抵抗領域4を形成したものである。また、第
1図(b)においては、n型シリコン基板1上にSlo
27m2を介してポリシリコン抵抗を形成し、このポリ
シリコン膜にホウ素イオンを加速注入することによnp
型抵抗層5を形成したものである。なお、第1図(−)
(b)において、6はht (アルミニウム)配線層
である。また、ポリシリコンはヒーーズとして一般に使
用されておシ、その構造は第】図(b)と同様である。
□膜2のマスクを介してBSG(ボロン・シリケート・
ガラス)膜3から込択的に不純物例えばホウ素を熱拡散
し、p型の抵抗領域4を形成したものである。また、第
1図(b)においては、n型シリコン基板1上にSlo
27m2を介してポリシリコン抵抗を形成し、このポリ
シリコン膜にホウ素イオンを加速注入することによnp
型抵抗層5を形成したものである。なお、第1図(−)
(b)において、6はht (アルミニウム)配線層
である。また、ポリシリコンはヒーーズとして一般に使
用されておシ、その構造は第】図(b)と同様である。
しかしながら、上記拡散抵抗及びポリシリコン抵抗にお
いてはいずれも次に示すような欠点があった。
いてはいずれも次に示すような欠点があった。
1)拡散抵抗はシリコン基板1中に形成されるため、シ
リコン基板10表面の利用率が悪くなる。また、一般に
使用されている拡散不純物、例えばホウ素を表面抵抗率
ρ8が60rVDになるように拡散するには1100℃
で40分程度の熱処理が必要になる。通常、抵抗は他の
能動素子と同時に形成されるが、上記熱処理が必要であ
るため、菓子特性に影響を与えることなく、抵抗を形成
すること位困難であった。
リコン基板10表面の利用率が悪くなる。また、一般に
使用されている拡散不純物、例えばホウ素を表面抵抗率
ρ8が60rVDになるように拡散するには1100℃
で40分程度の熱処理が必要になる。通常、抵抗は他の
能動素子と同時に形成されるが、上記熱処理が必要であ
るため、菓子特性に影響を与えることなく、抵抗を形成
すること位困難であった。
2)、3?+7シリコン抵抗は通常、絶縁膜を介してシ
リコン基板1上に形成されるため、シリコン基板1の表
面の利用効率は拡散抵抗よシは良くなる。しかし、ポリ
シリコンの形成には、減圧CVD (Chemical
Vapour Deposltion )法を使った
場合、600〜620℃の温度が必要である。
リコン基板1上に形成されるため、シリコン基板1の表
面の利用効率は拡散抵抗よシは良くなる。しかし、ポリ
シリコンの形成には、減圧CVD (Chemical
Vapour Deposltion )法を使った
場合、600〜620℃の温度が必要である。
さらに、不純物、例えばホウ素をイオン注入して導電化
する場合、これを活性化するためには900℃以上の熱
処理が必要になる。
する場合、これを活性化するためには900℃以上の熱
処理が必要になる。
3)このように、従来の抵抗形成には、いずれも高温の
熱処理が必要であった。従って、例えばU等の配線を施
した上には抵抗体を形成することは不可能であった。ち
なみに、純Atの融点は660℃であ、a、Si(シリ
コン)あるいはCu(銅)の添加によシ融点は540℃
程度になる。
熱処理が必要であった。従って、例えばU等の配線を施
した上には抵抗体を形成することは不可能であった。ち
なみに、純Atの融点は660℃であ、a、Si(シリ
コン)あるいはCu(銅)の添加によシ融点は540℃
程度になる。
4)ポリシリコン抵抗の場合は、第1図(b)のp型紙
抗層5の端部付近(Aで示す)の形状が険しくなるため
、At配線層6が段切れしやすい欠点があった。
抗層5の端部付近(Aで示す)の形状が険しくなるため
、At配線層6が段切れしやすい欠点があった。
この発明は上記実情に鑑みてなされたもので、その目的
は、高温の熱処理を施すことなく半導体基板あるいは金
属配線層上に電気抵抗体を形成することのできる半導体
装置の製造方法を提供することにある。
は、高温の熱処理を施すことなく半導体基板あるいは金
属配線層上に電気抵抗体を形成することのできる半導体
装置の製造方法を提供することにある。
すなわち、この発明は、既に素子が形成された半導体基
板上に直接あるいは絶縁膜を介してポリイミド系樹脂絶
縁膜を回転塗布し、100C−1時間、250℃−1時
間、350℃−1時間の乾燥及びイミド環化のだめの熱
処理工程の後、との絶縁膜上にプラズマCVD法によシ
耐イオン注入膜例えは5x3N4+mを形成する。その
彼、513N4膜を所定の抵抗体ができるようにパター
ニングし、これをマスクにしてポリイミド系樹脂P3緑
膜中に不純物例えばAr (アルゴン)イオンを加速注
入する。ポリイミドは加速されたAri子によシ分子が
寸断され炭化されるため、絶縁物から導電物に変換され
、これによシ抵抗体が形成される。この抵抗体は低温で
簡便に形成でき、金属配線層上にも形成することができ
る。
板上に直接あるいは絶縁膜を介してポリイミド系樹脂絶
縁膜を回転塗布し、100C−1時間、250℃−1時
間、350℃−1時間の乾燥及びイミド環化のだめの熱
処理工程の後、との絶縁膜上にプラズマCVD法によシ
耐イオン注入膜例えは5x3N4+mを形成する。その
彼、513N4膜を所定の抵抗体ができるようにパター
ニングし、これをマスクにしてポリイミド系樹脂P3緑
膜中に不純物例えばAr (アルゴン)イオンを加速注
入する。ポリイミドは加速されたAri子によシ分子が
寸断され炭化されるため、絶縁物から導電物に変換され
、これによシ抵抗体が形成される。この抵抗体は低温で
簡便に形成でき、金属配線層上にも形成することができ
る。
以下、図面を参照してこの発明の一実施例を説明する。
先ず、第2図(−)に示すように、既に素子が形成され
たシリコン基板1ノ上に5io2膜12を形成する。さ
らに、このSiO□膜12上に、例えばセミコファイン
(登録商標)等のポリイミド系樹脂の溶液を回転塗布し
た後、100℃−1時間、250℃−1時間、350℃
−1時間の熱処理を飾し、乾燥及びイミド環化を図シ、
膜厚0.3μmのポリイミド樹脂絶縁膜13を形成する
。次に、第2図(b)に示すようにポリイミド樹脂絶縁
j漠13上にプラズマCVD法により膜厚的1.0μm
の813N4M14を形成し、この513N4)% 1
4を7レオンガスを使った通常のプラズマエツチング法
によp ツクターニングして開孔15を形成する。次に
、第2図(c)に示すように、ツクターニングされたS
i、N4膜J 4をマスクにして、不純物例えばArイ
オンを加速電圧150keVで、l X 10”/c!
!加速注入する。これにょシ、ポリイミド樹脂組Rh1
sが炭化され、抵抗体領域13mが形成される。その後
5I3N4N 14ヲ前述の7レオンガスによるプラズ
マエッf7グによシ除去し、第2図(d)に示すように
シリコン基板1ノの表面の平坦化を行う。最後に、第2
図(e)に示すようにシリコン基板1ノの表面に7’9
!マc”iD法によりAM厚約0.8 μmのss、N
4M16を形成し、このSI3N4M16にコンタクト
ホール17を形成した後、厚さ約1.2μmのAt電仕
配線層18を形成する。
たシリコン基板1ノ上に5io2膜12を形成する。さ
らに、このSiO□膜12上に、例えばセミコファイン
(登録商標)等のポリイミド系樹脂の溶液を回転塗布し
た後、100℃−1時間、250℃−1時間、350℃
−1時間の熱処理を飾し、乾燥及びイミド環化を図シ、
膜厚0.3μmのポリイミド樹脂絶縁膜13を形成する
。次に、第2図(b)に示すようにポリイミド樹脂絶縁
j漠13上にプラズマCVD法により膜厚的1.0μm
の813N4M14を形成し、この513N4)% 1
4を7レオンガスを使った通常のプラズマエツチング法
によp ツクターニングして開孔15を形成する。次に
、第2図(c)に示すように、ツクターニングされたS
i、N4膜J 4をマスクにして、不純物例えばArイ
オンを加速電圧150keVで、l X 10”/c!
!加速注入する。これにょシ、ポリイミド樹脂組Rh1
sが炭化され、抵抗体領域13mが形成される。その後
5I3N4N 14ヲ前述の7レオンガスによるプラズ
マエッf7グによシ除去し、第2図(d)に示すように
シリコン基板1ノの表面の平坦化を行う。最後に、第2
図(e)に示すようにシリコン基板1ノの表面に7’9
!マc”iD法によりAM厚約0.8 μmのss、N
4M16を形成し、このSI3N4M16にコンタクト
ホール17を形成した後、厚さ約1.2μmのAt電仕
配線層18を形成する。
上記実施例においては、シリコン基板11上に5lO2
膜12を介して抵抗体領域13aを形成するようにした
が、第3図に示すようにAt配線層28a上に抵抗体領
域23aを形成することもできる。また、第4図に示す
ように厚いポリイミド樹脂絶縁膜33の表面だけにAr
イオンを注入して、表面近傍のみを抵抗体領域33aと
して使用することもできる。なお、第3図及び第4図に
おいて、26.36はそれぞれS i 、N4膜、28
b、3gはそれぞれAt配線層を示している。
膜12を介して抵抗体領域13aを形成するようにした
が、第3図に示すようにAt配線層28a上に抵抗体領
域23aを形成することもできる。また、第4図に示す
ように厚いポリイミド樹脂絶縁膜33の表面だけにAr
イオンを注入して、表面近傍のみを抵抗体領域33aと
して使用することもできる。なお、第3図及び第4図に
おいて、26.36はそれぞれS i 、N4膜、28
b、3gはそれぞれAt配線層を示している。
このように、この発明においては、
(1)抵抗体領域13m、23m、33h形成のための
最高熱処理温度は、ポリイミド樹脂のイミド環化のため
の350℃である。すなわち、81あるいはCUを1〜
5%程度添加したAt合金の融点(約540℃)よシ低
い温度で抵抗体を形成できるため、At配線上に抵抗体
を形成することができる。従って、三次元デバイス等階
層構造を有する半導体装置にも適用することができるも
のである。また、抵抗体をヒユーズROMあるいは冗長
(リダンダンシ)回路に適用する場合には、最土鳩に形
成できるため、ヒーーズの切断が容易となる。
最高熱処理温度は、ポリイミド樹脂のイミド環化のため
の350℃である。すなわち、81あるいはCUを1〜
5%程度添加したAt合金の融点(約540℃)よシ低
い温度で抵抗体を形成できるため、At配線上に抵抗体
を形成することができる。従って、三次元デバイス等階
層構造を有する半導体装置にも適用することができるも
のである。また、抵抗体をヒユーズROMあるいは冗長
(リダンダンシ)回路に適用する場合には、最土鳩に形
成できるため、ヒーーズの切断が容易となる。
(2) また、ポリイミド桓j脂絶;aBi1s中に
抵抗体領域13aを形成するため、第2図(d)に示し
たように表面を平坦化することができる。従って、従来
のポリシリコン抵抗のように、その端部においてAt電
極配線層18の段切れが生じる恐れはなくなる。
抵抗体領域13aを形成するため、第2図(d)に示し
たように表面を平坦化することができる。従って、従来
のポリシリコン抵抗のように、その端部においてAt電
極配線層18の段切れが生じる恐れはなくなる。
尚、上記実施例においては耐イオン注入膜としてS i
、N4膜14を用いて説明したが、これに限定するも
のではなく、その他ポリイミドの分解温度(約460℃
)以下で形成できる無機膜おるいは金属膜を用いてもよ
い。また、注入するイオン種もArに限らず比較的5i
ftの大きな元素、例えばKr (クリプトン) 、X
e (キセノン)、A、 (ヒ素)等でもよい。第5図
は、Arイオンを加速電圧160 keV %注入電流
100μAで厚さ0.3μmのポリイミド樹脂膜に加速
注入した場合の注入量Qdと体積抵抗率ρの関係を示す
ものである。
、N4膜14を用いて説明したが、これに限定するも
のではなく、その他ポリイミドの分解温度(約460℃
)以下で形成できる無機膜おるいは金属膜を用いてもよ
い。また、注入するイオン種もArに限らず比較的5i
ftの大きな元素、例えばKr (クリプトン) 、X
e (キセノン)、A、 (ヒ素)等でもよい。第5図
は、Arイオンを加速電圧160 keV %注入電流
100μAで厚さ0.3μmのポリイミド樹脂膜に加速
注入した場合の注入量Qdと体積抵抗率ρの関係を示す
ものである。
以上のようにこの発明によれば、高温の熱処理を施すこ
となく容易に電気抵抗体を形成することができる。
となく容易に電気抵抗体を形成することができる。
81図は従来の半導体装置を示す断面図、第2図はこの
発明の一実施例に係る半導体装置の製造工程を示す断面
図、第3図及び第4図はそれぞれこの発明の他の実施例
に係る半導体装置の断面図、第5図はポリイミド樹脂膜
におけるイオン注入量と体積抵抗率との関係を示す特性
図である。 1ノ・・・シリコン基板、12・・・51o2膜、13
・・・ポリイミド樹脂絶縁膜、14.16・・・5i3
N4膜、17・・・コンタクトホール、18・・・At
電極配線層。 出!LL人代理人 弁理士 鈴 江 武 彦fM2図 I!!2図 第 3図
発明の一実施例に係る半導体装置の製造工程を示す断面
図、第3図及び第4図はそれぞれこの発明の他の実施例
に係る半導体装置の断面図、第5図はポリイミド樹脂膜
におけるイオン注入量と体積抵抗率との関係を示す特性
図である。 1ノ・・・シリコン基板、12・・・51o2膜、13
・・・ポリイミド樹脂絶縁膜、14.16・・・5i3
N4膜、17・・・コンタクトホール、18・・・At
電極配線層。 出!LL人代理人 弁理士 鈴 江 武 彦fM2図 I!!2図 第 3図
Claims (1)
- 半導体基板上にポリイミド系樹脂膜を塗布し、イミド環
化のための熱処理を施す工程と、前記ポリイミド系樹脂
膜中に選択的にイオンを加速注入し、当該注入領域を導
電性の物質に変換する工程とを具備したことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22132582A JPS59111353A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22132582A JPS59111353A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59111353A true JPS59111353A (ja) | 1984-06-27 |
Family
ID=16765029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22132582A Pending JPS59111353A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59111353A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119244A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | 半導体集積回路の製造方法 |
JPH04245426A (ja) * | 1991-01-30 | 1992-09-02 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642366A (en) * | 1979-09-13 | 1981-04-20 | Sony Corp | Manufacture of semiconductor device |
-
1982
- 1982-12-17 JP JP22132582A patent/JPS59111353A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5642366A (en) * | 1979-09-13 | 1981-04-20 | Sony Corp | Manufacture of semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119244A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | 半導体集積回路の製造方法 |
JPH04245426A (ja) * | 1991-01-30 | 1992-09-02 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4450620A (en) | Fabrication of MOS integrated circuit devices | |
SE439214B (sv) | Forfarande for framstellning av ett elektriskt ledande monster, innefattande ett skikt av titan- eller tantalsilicid, over ett skikt av polykristallint kisel | |
US4598462A (en) | Method for making semiconductor device with integral fuse | |
JPS607775A (ja) | 半導体装置およびその製造方法 | |
JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
US5622884A (en) | Method for manufacturing a semiconductor memory cell and a polysilicon load resistor of the semiconductor memory cell | |
JPS59111353A (ja) | 半導体装置の製造方法 | |
JPS6351385B2 (ja) | ||
US3728176A (en) | Method of causing adherence of glass to gold | |
JPS6325505B2 (ja) | ||
JPS58215055A (ja) | 半導体集積回路装置 | |
JPH06104384A (ja) | 高値抵抗及びその製造方法 | |
JP2002026030A (ja) | 半導体装置およびその製造方法 | |
JP2773938B2 (ja) | 半導体装置の製造方法 | |
JPH0247853B2 (ja) | ||
JPH06163576A (ja) | 半導体装置の製造方法 | |
JP2630616B2 (ja) | 半導体装置の製造方法 | |
JP2654175B2 (ja) | 半導体装置の製造方法 | |
JPS63111665A (ja) | 半導体装置 | |
JPH04209526A (ja) | 半導体装置の製造方法 | |
JPH02246226A (ja) | Mosトランジスタの製造方法 | |
JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
JPS58105575A (ja) | Mis型半導体装置の製造方法 | |
JPH0685052A (ja) | 半導体装置の製造方法 | |
JPS59222937A (ja) | 半導体装置の製造方法 |